JPH0761161B2 - 映像信号のクランプ回路 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ディジタル映像信号をアナログ変換したア
ナログ映像信号中の同期信号の先端部をクランプする映
像信号のクランプ回路に関する。

［従来の技術］ 第３図は入力映像信号を時分割多重して記録するように
構成されたVTRの記録系回路の構成を示すブロック図で
ある。同図において、１はＲ、Ｇ、Ｂの３原色からなる
映像信号の入力端子、２はマトリクス回路で、上記入力
映像信号を輝度信号（以下、Ｙ信号と称する。）と２つ
の色差信号（以下、Pr信号およびPb信号と称する。）に
変換する。

３はA/D変換器で、上記Ｙ、Pr、Pbの各信号をディジタ
ル信号に変換する。４はTCI（Time Compressed Integra
tion）エンコード回路で、上記Ｙ、Pr、Pbの各信号を時
間軸変換し、時分割多重してTCI信号を出力する。５はD
/A変換器、６はローパスフィルタ（以下、JPFと称す
る。）、７はクランプ回路、８はFM変調器である。

つぎに、上記構成の動作について説明する。

入力端子１からＲ、Ｇ、Ｂの３原色からなる映像信号が
入力され、この映像信号はマトリクス回路２において、
Ｙ信号、Pr信号およびPb信号に変換されたのち、A/D変
換器３に入力されてそれぞれディジタル信号に変換され
る。

ついで、そのディジタル化されたＹ信号、Pr信号および
Pb信号はTCIエンコード回路４において、時間軸変換お
よび時分割多重されてTCI信号となる。そのTCI信号には
負極の水平同期信号（以下、Ｈシンクと称する。）およ
び垂直同期信号（以下、Ｖシンクと称する。）が付加さ
れている。

つづいて、D/A変換器５においてアナログ信号に変換さ
れたのち、FM変調器８によりFM変調されて記録される。

ここにおいて、上記FM変調器８への入力に際しては、シ
ンクチップ、黒レベル、白レベルなどを所定のDCレベル
に調整する必要がある。その調整のために、従来は映像
信号の振幅を調整し、所定のDCレベルに固定するクラン
プ回路７を用いている。

第４図は従来のクランプ回路７の構成例を示すブロック
図である。同図において、10は第３図のLPF6から出力さ
れるアナログ映像信号の入力端子、11はバッファで、入
力映像信号を増幅する。12はDC成分をカットするコンデ
ンサ、13は同期分離回路で、入力映像信号から同期信号
を分離する。

14は波形整形回路で、上記同期分離回路13の出力信号を
波形整形してクランプパルスを生成する。17はクランプ
電圧発生回路で、クランプ電圧を決定する抵抗15、16と
コンデンサ９とを有している。18はサンプルホールド回
路で、上記クランプ電圧発生回路17から出力されるクラ
ンプ電圧をサンプリングする。

つぎに、上記第４図の構成の動作について説明する。

入力端子10に第５図（ａ）に示すような映像信号が入力
されると、同期分離回路13において、その入力映像信号
から第５図（ｂ）に示すような同期信号の開始を示す信
号が得られる。この信号が波形整形回路14において波形
整形されて第５図（ｃ）に示すようなクランプパルスが
作成される。

ついで、このクランプパルスはサンプルホールド回路18
に入力され、クランプ電圧発生回路17で発生されたクラ
ンプ電圧をサンプリングする。

一方、上記入力映像信号はバッファ11により増幅され、
その増幅映像信号の出力のDC成分がコンデンサ12により
カットされたのち、上記サンプルホールド回路18におい
てサンプリングされたクランプ電圧にクランプされ、FM
変調器８に入力される。

［発明が解決しようとする課題］ 従来の映像信号のクランプ回路は以上のように構成され
ているので、ＨシンクおよびＶシンクともに同一幅のパ
ルスを作成するに過ぎず、クランプ動作においてＶシン
クの幅を有効に利用することができない問題があった。

この発明は、上述のような課題を解決するためになされ
たもので、その目的は、Ｖシンクの全幅をクランプ動作
に有効に利用することができる映像信号のクランプ回路
を提供することである。

［課題を解決するための手段］ この発明に係る映像信号のクランプ回路は、ディジタル
映像信号をアナログ変換したアナログ映像信号中の同期
信号の先端部を所定電圧にクランプするクランプ回路に
おいて、上記ディジタル映像信号とディジタル基準値信
号とを比較して、上記ディジタル映像信号中の同期信号
の幅に応じたパルス幅をもった同期パルス信号を生成す
るパルス信号生成手段と、上記同期パルス信号をそれぞ
れ異なる時間遅延して、複数のパルス信号を生成する遅
延手段と、上記複数のパルス信号の中から、上記アナロ
グ映像信号中の同期信号の先端部の期間に含まれるパル
ス信号をクランプパルス信号として選択する選択手段
と、上記アナログ映像信号の直流成分を除去するコンデ
ンサと、上記クランプパルス信号の幅に応じた期間、上
記コンデンサにより直流成分を除去されたアナログ映像
信号に上記所定電圧を印加する電圧印加手段とを備えた
ことを特徴とする。

［作用］ この発明では、パルス生成手段は、入力されるディジタ
ル映像信号とディジタル基準値信号とを比較し、ディジ
タル映像信号中の同期信号の幅に応じたパルス幅をもっ
た同期パルス信号を生成し、遅延手段は、上記同期パル
ス信号をそれぞれ異なる時間遅延して複数のパルス信号
を生成し、選択手段は、上記複数のパルス信号の中か
ら、クランプされるアナログ映像信号中の同期信号の先
端部の期間に含まれるパルス信号をクランプパルス信号
として選択する。これにより、クランプされるアナログ
映像信号中の同期信号の幅に応じたクランプパルス信号
を生成することができる。また、ディジタル映像信号に
対して、後段の低域通過フィルタ等により遅延されたア
ナログ映像信号とクランプパルス信号とのタイミングを
合せることができる。

［実施例］ 以下、添付した図面を参照して、この発明の一実施例を
説明する。

第１図はこの発明の一実施例による映像信号のクランプ
回路の構成を示すブロック図である。同図において、19
は映像信号の入力端子、20はクロックの入力端子、21は
比較器で、入力映像信号と基準値信号とを比較して、入
力されたディジタル映像信号中の同期信号の幅に応じた
パルス幅をもったＨシンクおよびＶシンクを同期分離す
る。

22はラッチ回路で、上記比較器21の出力信号を所定量遅
延させる。23はORゲートで、上記ラッチ回路22の出力信
号と比較器21の出力信号とのOR（論理和）をとる。24は
シフトレジスタで、端子20から入力されるクロックに応
じてORゲート23の出力パルスを遅延させる。25はセレク
タ回路で、シフトレジスタ24の出力パルスの中から、LP
F6通過後にクランプされるアナログ映像信号中の同期信
号先端部（シンクチップ）期間に含まれるパルスをクラ
ンプパルスとして選択する。

その他の構成、すなわち、５、６、８、12、14、15、1
6、17、18は、第３図および第４図で示す従来例と同一
の構成であるため、同一の符号を付して、それらの説明
を省略する。

つぎに、上記構成の動作について説明する。

入力端子19に第２図（ａ）に示すような映像信号が入力
されると、この入力映像信号と基準値信号とが比較器21
において比較され、第２図（ｂ）に示すような、入力さ
れるディジタル映像信号中の同期信号の幅に応じたパル
ス幅をもったＨシンクおよびＶシンクが同期分離され、
取り出される。ついで、比較器21の出力信号はラッチ回
路22に入力され、所定量（ｔ）遅延されて、第２図
（ｃ）に示されるような信号としてORゲート23の一方に
入力される。

このORゲート23の他方には上記比較器21の出力信号が入
力されており、それら両信号のORをとって、第２図
（ｄ）で示すように、Ｈシンクチップ期間（HW）および
Ｖシンクチップ期間（Vw）よりもやや狭い幅（Hw1）お
よび（Vw1）のパルスが作成される。ここで、パルスの
幅（Kw1）および（Vw1）は、上記ラッチ回路22の遅延量
により決定される。

一方、上記入力映像信号はD/A変換器５でアナログ信号
に変換されたのち、LPF6に通されることにより、所定時
間遅延されて第２図（ｅ）に示すような信号となる。こ
の遅延されたアナログ映像信号とこのアナログ映像信号
をクランプするためのクランプパルスとの時間合せを行
なうために、シフトレジスタ24において、端子20から入
力されるクロック毎にORゲート23の出力パルスを遅延さ
せていき、７個のパルスを作成する。

ついで、上記クロック毎に遅延された７個のパルスのう
ち、LPF6の通過後のアナログ映像信号のシンクチップ期
間に含まれるパルスをクランプパルスとしてセレクタ回
路25により選択して、第２図（ｆ）に示すようなクラン
プパルスをサンプルホールド回路18に入力し、クランプ
電圧発生回路17で発生されたクランプ電圧をサンプリン
グして、LPF6通過後のアナログ映像信号のシンクチップ
をクランプする。

なお、上記実施例では、ラッチ回路22とORゲート23とを
用いてクランプパルスのもととなるパルスを作成するよ
うに構成したが、ORゲート23の代りにNORゲートを用い
てもよく、また、比較器21の出力がＨレベルのときをシ
ンクチップとして、クランプパルスのもととなるパルス
を作成するときには、ANDもしくはNANDゲートを用いて
も、上記実施例と同様な効果を奏する。

［発明の効果］ 以上に説明したように、この発明によれば、入力される
ディジタル映像信号とディジタル基準値信号とを比較し
て、ディジタル映像信号中の同期信号の幅に応じたパル
ス幅をもった同期パルス信号を生成し、同期パルス信号
をそれぞれ異なる時間遅延して複数のパルス信号を生成
し、上記複数のパルス信号の中から、クランプされるア
ナログ映像信号中の同期信号先端部の期間に含まれるパ
ルス信号をクランプパルス信号として選択するように構
成したので、クランプされるアナログ映像信号中の同期
信号の幅に応じたクランプパルス信号を生成することが
でき、このため、入力するディジタル映像信号中の同期
信号の幅が変動しても、それに追従してクランプパルス
信号の幅を変化させることができ、かつ、アナログ映像
信号中の同期信号の幅を有効に利用してその先端部をク
ランプすることができる。しかも、ディジタル映像信号
に対して後段の低域通過フィルタ等により遅延されたア
ナログ映像信号とクランプパルス信号とのタイミングを
合せることができるので、上記低域通過フィルタ等によ
るアナログ映像信号の遅延量が変動しても、それに追従
してアナログ映像信号中の同期信号の先端部を正確なタ
イミングでクランプすることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例による映像信号のクランプ
回路の構成を示すブロック図、第２図はその動作を説明
するための各部の信号波形図、第３図はTCI記録を行な
うVTRの記録系回路の構成を示すブロック図、第４図は
従来のクランプ回路の構成を示すブロック図、第５図は
第４図の動作を説明するための各部の信号波形図であ
る。 ５……D/A変換器、21……比較器、22……ラッチ回路、2
3……ORゲート、24……シフトレジスタ、25……セレク
タ回路。 なお、図中の同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 【請求項１】ディジタル映像信号をアナログ変換したア
   ナログ映像信号中の同期信号の先端部を所定電圧にクラ
   ンプするクランプ回路において、 上記ディジタル映像信号とディジタル基準値信号とを比
   較して、上記ディジタル映像信号中の同期信号の幅に応
   じたパルス幅をもった同期パルス信号を生成するパルス
   信号生成手段と、 上記同期パルス信号をそれぞれ異なる時間遅延して、複
   数のパルス信号を生成する遅延手段と、 上記複数のパルス信号の中から、上記アナログ映像信号
   中の同期信号の先端部の期間に含まれるパルス信号をク
   ランプパルス信号として選択する選択手段と、 上記アナログ映像信号の直流成分を除去するコンデンサ
   と、 上記クランプパルス信号の幅に応じた期間、上記コンデ
   ンサにより直流成分を除去されたアナログ映像信号に上
   記所定電圧を印加する電圧印加手段とを備えたことを特
   徴とする映像信号のクランプ回路。