JPH0758758B2 - ハーフ・ブリッジ装置 - Google Patents

ハーフ・ブリッジ装置

Info

Publication number
JPH0758758B2
JPH0758758B2 JP2413092A JP41309290A JPH0758758B2 JP H0758758 B2 JPH0758758 B2 JP H0758758B2 JP 2413092 A JP2413092 A JP 2413092A JP 41309290 A JP41309290 A JP 41309290A JP H0758758 B2 JPH0758758 B2 JP H0758758B2
Authority
JP
Japan
Prior art keywords
package
power
terminal
power terminal
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2413092A
Other languages
English (en)
Other versions
JPH04119662A (ja
Inventor
スティーブン コールマン チャールズ
ジョン エールマン アレクサンダー
アーメス エル−ハマムシイ セイド−アムル
アロイス ニューゲバウアー コンスタンティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPH04119662A publication Critical patent/JPH04119662A/ja
Publication of JPH0758758B2 publication Critical patent/JPH0758758B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Amplifiers (AREA)
  • Inverter Devices (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】
【０００１】
【関連出願】本出願は、いずれも本出願と同時に米国に
出願された、発明の名称が「高効率、高周波数Ｄ級電力
増幅器の駆動装置」で、セイド・アムル・エル・ハマム
シ等による米国特許出願第４５４，６１４号、発明の名
称が「ランプ・バラスト機器構成」で、セイド・アムル
・エル・ハマムシ等による米国特許出願第４５４，５４
９号、及び発明の名称が「エンハンスド直接結合銅工程
及び構造」で、エッチ・エフ・ウエブスター等による米
国特許出願第４５４，５４７号の各出願と関連するもの
である。各特許出願は、全体について参照されるように
ここにまとめられている。
【０００２】
【産業上の利用分野】本発明は、半導体装置のパッケー
ジに関し、特に、高電力、高周波数装置のパッケージに
関するものである。
【０００３】
【背景情報】近年、半導体装置は広範な種類のパッケー
ジに収納されるようになった。パワー・デバイス用の一
般的なパッケージとしてはＴＯ−２２０があり、金属ベ
ース、ほぼ四角形のパッケージの一面から延びた３本の
タブ・リードからなる。この半導体装置の外部リードの
一部は、ベースの側面に沿うコイニング（溝又は突起）
により前記ベースに固定されているプラスチックに封止
されている。ヒートシンクとの熱的接続を図るために、
パッケージ・ベースの底部は露出している。この装置の
第一電力端子は、通常は半導体チップのいわゆる裏面に
露出している。チップのこの端子は、組み立て中にパッ
ケージ・ベースに半田付けされる。パッケージの第一電
力リード又はタブはパッケージ・ベースに接着され、パ
ッケージの第二電力リード又はタブはこの装置の第二電
力端子にワイヤ・ボンディングされるとともに、パッケ
ージの制御リード又はタブはこの装置の制御端子にワイ
ヤ・ボンディングされる。これらのボンディング工程の
完了後、半導体装置、そのボンディング部、外部リード
の一部、及びパッケージ・ベースの上面の一部がプラス
チックに封止される。付加リード材料のリードフレーム
によって適所に保持されたパッケージ・リードについて
も、通常、前記工程全てが行われる。封止工程に続い
て、パッケージのリードはリードフレームから切り離さ
れ、３本の電気的に分離されたタブ・リードとなる。こ
の装置の第一電力端子を半導体装置の裏面に露出させな
い場合には、第一装置の電力端子は、パッケージ・ベー
スから電気的に絶縁された対応パッケージ・タブととも
にこの装置の前面に接続された対応パッケージ・タブ・
リードにワイヤ・ボンディングによって接続するように
してもよい。この場合、この装置の３本全てのリードは
パッケージ・ベースから分離されている。しかしなが
ら、最も一般的なチップにおいては、１本の電力リード
はチップの裏面で露出しており、その結果、パッケージ
・ベース及び１本のパッケージ・タブ・リードはともに
チップの前記電力端子に接続される。
【０００４】米国特許出願第４５４，６１４号の回路
は、無電極、長寿命、高強度放電灯に使用する高効率
（８５％以上）、高出力（３００ワット）、高周波数
（１３．５６ＭＨｚ）の駆動回路として設計されてい
る。典型的な従来の駆動回路の効率は７０％台の中頃で
ある。このように、これらは極めて厳しい設計目標であ
る。この駆動回路の固有の動作は、回路内の波形及び信
号の相対的なタイミングに顕著に依存する。この駆動回
路を組み立て、ＴＯ−２２０パッケージに収納されたパ
ワーＭＯＳＦＥＴを用いて試験を行った場合、２個のス
イッチング装置は直流正電位と接地電位との間に直列に
接続されていることから、好ましくない短絡が生じるの
を防ぐため、パッケージ・ベースは互いに絶縁されてい
る必要がある。さらに、ソースが接地されている前記装
置のパッケージ・ベースに固定されたＦＥＴのドレイン
端子は接地電位から絶縁されている必要がある。従っ
て、パッケージ・ベースは、パッケージとヒートシンク
との間に誘電体を挿入してパッケージ・ベース相互及び
接地電位と絶縁される。これにより回路内の熱インピー
ダンスが増加し、２個の装置の温度が等しくなくなる。
このことは、対称な信号及び条件に顕著に依存する回路
の固有動作に対して好ましくない。このように組み立て
られた場合、回路のインダクタンスは、好ましい動作周
波数である１３．５６ＭＨｚにおける固有動作に対し高
すぎることになる。
【０００５】米国特許出願第４５４，６１４号において
議論されているタイプの回路に使用する高周波数での動
作に適する改善された装置パッケージが必要となってい
る。
【０００６】
【発明の目的】従って、この発明の主目的は、ハーフ・
ブリッジ回路のスイッチング装置の各出力電流路におけ
るインダクタンスが低くかつ互いに均等である改善され
た装置パッケージを提供することである。 この発明の他の目的は、ハーフ・ブリッジ回路の制御回
路と電力回路との間の好ましくないフィードバック結合
を最小限にするパッケージを提供することである。 さらにこの発明の他の目的は、２スイッチング装置回路
における制御回路と電力路の対称な結合を可能にするパ
ッケージを提供することである。
【０００７】
【発明の概要】図面を含む明細書全体から分かるよう
に、上記目的及び他の目的は、本発明による装置パッケ
ージにより達成される。この装置パッケージは、第一、
第二及び第三外部電力端子がボンディングされた単一の
絶縁基板を備え、第一及び第三外部電力端子は第二外部
電力端子と反対側に配置されている。第一及び第二外部
制御端子は、互いに反対側となるように基板にボンディ
ングされている。このパッケージは、第一及び第二外部
電力端子にそれぞれボンディングされた第一及び第二半
導体電力装置チップの各裏面端子を備えるとともに、チ
ップの各第二電力端子がそれぞれ第二外部電力端子及び
第三外部電力端子に接続されるように形成されている。
第一及び第二制御端子は好ましくはケルビン対端子であ
り、ケルビン対端子のうち一方の端子は半導体チップの
制御端子と接続するように形成され、他方の端子は制御
信号が参照されるこのチップの電力端子に接続するよう
に形成されている。
【０００８】本発明によると、パッケージされたハーフ
・ブリッジ回路は、パッケージと、パッケージにボンデ
ィング接続され、好ましくはプラスチックに封止される
か又は収納された２個の電力装置を含む。
【０００９】また、本発明によると、パッケージされた
ハーフ・ブリッジ回路は、第一外部電力端子と第三外部
電力端子の間に直流電圧を、第二外部電力端子と参照電
位との間に交流負荷回路を、及び２個の装置の制御回路
をブリッジ回路の制御回路機構にそれぞれ接続すること
により、直流電圧の交流信号への変換に使用され得る。
パッケージされたハーフ・ブリッジ回路はまた、中心タ
ップ変圧器とともに用いて、第一及び第三外部電力端子
間に交流信号（変圧器の外側端子）を接続するととも
に、第二外部電力端子と中央タップ参照との間に直流負
荷を接続し、適当な制御回路機構から２個のスイッチン
グ装置の制御回路を駆動することにより、交流信号を整
流して直流電圧を生成するのにも使用される。
【００１０】２個のハーフ・ブリッジ回路パッケージを
互いに接続した場合には、対称なフル・ブジッジを構成
する。このフル・ブリッジ構成では、直流電流から交流
信号への変換、又は交流信号から直流電流への変換のい
ずれもなされ得る。
【００１１】
【詳細な説明】図１において、米国特許出願第４５４，
６１４号の技術による駆動回路１０の一部分が示され、
これは、スイッチング装置として働く一対のパワーＭＯ
ＳＦＥＴチップ３０とともに組まれている。これらのパ
ワーＭＯＳＦＥＴの各々は、図１に見られるように、チ
ップの上面にはゲート端子３４及びソース端子３８を、
図１では見られないチップの裏面にはドレイン端子３６
をそれぞれ有する。図１において、これらのチップの各
々は、参照番号２０で特定される従来のＴＯ−２２０パ
ッケージに通常の方法で収納されている。パッケージ２
０は、明瞭に表現するために、プラスチック封止を省略
して示している。パッケージ２０は、金属製のパッケー
ジ・ベース２２、外部ゲート端子２４、外部ドレイン端
子２６、及び外部ソース端子２８を備えている。ゲート
端子２４及びソース端子２８は、パッケージ・ベース２
２から電気的に絶縁されている。ドレイン端子２６は、
通常はパッケージ・ベース２２に直接接続されている。
ＭＯＳＦＥＴ３０は、そのドレイン端子３６（図示せ
ず。）がパッケージ・ベース２２に半田付けされ、その
ゲート端子３４がパッケージのゲート端子２４にワイヤ
ボンド２５によって接続され、さらにそのソース端子３
８はパッケージのソース端子２８にワイヤボンド２９に
よって接続されている。図示されているように、パッケ
ージのゲート端子２４、ドレイン端子２６及びソース端
子２８は、全てパッケージ２０の単一（左）面から延び
ている。
【００１２】米国特許出願第４５４，６１４号の駆動回
路に関連して、直流電圧電源の正端子は、図の上側の装
置（Ｑ１）のドレイン端子２６に接続され、直流電圧電
源の負端子又は接地端子は、図の下側の装置（Ｑ２）の
ソース端子２８に接続されている。図の上側装置Ｑ１の
ソース端子２８は、図１の下側装置Ｑ２のドレイン端子
２６に接続され、負荷回路は前記接続部と大地との間に
接続されている。各装置のゲート端子又は制御端子は、
一次巻線５２を有する変圧器の二次巻線５４及び５６に
よって駆動される。
【００１３】米国特許出願第４５４，６１４号の駆動回
路は、１００ボルトで２７アンペアの特性のＩＲＦ５４
０ ＭＯＳＦＥＴ（インターナショナル・レクティファ
イヤーから入手可能）を用いて上記方法で製造される。
ＴＯ−２２０パッケージは共通ヒートシンク上に載置さ
れ、厚さが約２５ｍｉｌｓ（６３０μｍ）の金属化アル
ミナ・スラブがパッケージ・ベースとヒートシンクとの
間に配置される。パッケージは、熱抵抗を最小にするた
めに、アルミナ上の金属化物と半田付けされる。１３．
５６ＭＨｚでこの回路の動作がなされたとき、全体の効
率は４０％で、最大出力（負荷）電力レベルは３５ワッ
トとなる。前記効率は、負荷において消費される直流入
力電力のパーセンテージとして計算される。このように
前記方法で製造された場合でも、回路は出力３００Ｗで
効率８５％という設計目標に遥かに到達していない。我
々は、この低効率及び低電力出力が回路構成のリンギン
グの結果であると結論付けた。このリンギング電圧は、
直流電力電源電圧で僅か１０Ｖというこの装置の安全動
作電圧を超えている。
【００１４】我々は、このリンギングは多くの原因から
生じることを見出した。第一に、所要電圧及び電流を扱
うために、ＭＯＳＦＥＴチップ面積が比較的大きなもの
が採用され（１７０ｍｉｌｓ×２００ｍｉｌｓ又は４．
３２ｍｍ×５．０８ｍｍ）、装置がオフ状態のときに約
１８００Ｐｆと高出力容量を有するということが挙げら
れる。この高容量は、回路に存在するインダクタンスと
の組み合わせにより、望ましい駆動周波数１３．５６Ｍ
Ｈｚと十分近い共振周波数（〜３０ＭＨｚ）を有し、こ
れが回路設計上問題となる。我々は、この回路のインダ
クタンスが比較的高いという問題の原因の一つが、ＴＯ
−２２０パッケージの電力電流の電流路にあると判断し
た。特に、電流はパッケージのドレイン端子２６に入っ
て図１における左から右に流れ、パッケージ・ベース２
２に流入し、ＭＯＳＦＥＴ（３０）を通ってパッケージ
のソース端子２８へ流出して図１における右から左へ流
れる。このようにして、電流は単巻インダクタンス内を
流れる。これは、ワイヤボンド２９による既存のインダ
クタンスを増加させる。この回路インダクタンスを減少
させる試みにおいて、我々は、ＴＯ−２２０パッケージ
について、図２に示すように、ドレイン端子２６を取り
去り、パッケージ・ベースをドレイン端子として使用す
るように変形した。
【００１５】我々はまた、このリンギングの他の原因
が、ＭＯＳＦＥＴチップ３０のソース端子３８とゲート
駆動信号が参照されるパッケージの外部ソース端子２８
との間の抵抗及びインダクタンスによって生じる電力回
路と制御回路との間のフィードバックにあると判断し
た。
【００１６】図２に示した変形における回路で、負荷か
ら下側装置Ｑ２を通って接地端子へ至る電流路のインダ
クタンスは単巻の誘導巻線を構成し、一方、直流正端子
から上側装置Ｑ１を通って負荷へ至る電流路は直線路で
あり、完全な巻線を構成していない。従って、インダク
タンスは、上側及び下側の電力電流路の間で不均衡が生
じている。この不均衡は、米国特許出願４５４，６１４
号の駆動回路にとって過剰である。しかしながら、下側
装置Ｑ２内のインダクタンスは約１０ナノヘンリー（ｎ
ｈ）に減少し、図１の例での１５（ｎｈ）に比べるとか
なり向上している。このインダクタンスの減少は、共振
周波数を〜３７ＭＨｚまでシフトさせるものであるが、
まだ動作周波数１３．５６ＭＨｚに十分近く、まだ共振
が回路の固有動作を妨げる。さらに、制御回路機構は、
パッケージのソース端子２８の端部と装置ソース端子３
８との間のインダクタンス及び抵抗とから生じるフィー
ドバックによる悪影響をまだ受けている。ヒートシンク
の問題も変わっていない。
【００１７】各電力電流路内のインダクタンスは、回路
１０′を図３に示す方法で回路１０″に変形することに
より互いに等しくすることができる。この変形では、下
側のＴＯ−２２０パッケージは１８０°回転され、各Ｔ
Ｏ−２２０パッケージを通る電力電流路が直線となるよ
うになっている。これにより、２個の電流路のインダク
タンスは約１０（ｎｈ）で等しくなるが、まだ過剰であ
る。それはまた、ゲート駆動回路を比対称とし、制御回
路のマッチングを困難にしている。さらに、この変形で
は、図１の回路１０及び図２の回路１０′と同じよう
に、この回路でも相変わらずヒートシンク及びフィード
バックの問題に悩まされる。この回路では、インダクタ
ンスは、各電流路の初期値である１５ｎｈから約３０％
減少しているに過ぎない。計算によると、正確な動作の
ためには、１ｎｈないし５ｎｈの減少、すなわち９３％
ないし６６％の減少が必要である。従って、この回路変
形は十分でなかった。
【００１８】図１の回路は、ＴＯ−２２０パッケージに
収納されたＩＲＦ５１０型ＭＯＳＦＥＴを用いて構成さ
れている。これらのＩＲＦ５１０型装置は、ＩＲＦ５４
０型装置よりもかなり小さく、４Ａ及び１００Ｖの電流
・電圧特性を有する。この回路を各装置のスペックの範
囲内で動作させたとき、この回路は負荷に対して７５ワ
ットを供給する（なぜなら、寄生的な共振が非常に高い
周波数で起こり、回路動作に干渉しないからであ
る。）。しかしながら、７５ワットは我々の要求する電
力の１／４に過ぎない。
【００１９】我々は、ＴＯ−２２０及び変形したＴＯ−
２２０パッケージのいずれを使用しても満足する方法で
米国特許出願４５４，６１４号の駆動回路を製作するこ
とができないので、回路１０及び１０′で経験した全て
の問題を克服するパッケージを設計することにした。そ
の結果得られたパッケージ１５９の概略を、図４の回路
１００に示した。回路１００において、パッケージ１５
９は、第一、第二及び第三外部電力端子１６１、１６２
及び１６３を有する単一の絶縁セラミック基板１６０を
備え、各端子はそれぞれ基板１６０の上面に直接ボンデ
ィングされている。基板１６０はまた、図４において電
力端子１６１及び１６２の上方に示す位置に、基板１６
０の上面に直接ボンディングされた第一ケルビン対制御
端子１６４及び１６５を有し、電力端子１６２及び１６
３の下方に示す位置に、基板１６０の上面に直接ボンデ
ィングされた第二ケルビン対制御端子１６６及び１６７
を有する。パッケージ１５９はまた、基板１６０の裏面
に直接ボンディングされた大きな導電パッド１６８（図
６に図示）を有している。
【００２０】基板１６０は第一ないし第四端部を有し、
第一及び第三外部電力端子は第一端部と隣合うように、
第二外部電力端子は第二端部と隣合うように、第一及び
第二の制御端子セットは第三及び第四端部と隣合うよう
にそれぞれ配置されている。パッケージ１５９におい
て、第一及び第二パワーＭＯＳＦＥＴ（Ｑ１）及び（Ｑ
２）の各ドレイン端子は、それぞれ第一電力端子１６１
及び第二電力端子１６２に半田付け又はボンディングさ
れている。好ましい接続のため、第二パワーＭＯＳＦＥ
Ｔ（Ｑ２）は第一パワーＭＯＳＦＥＴ（Ｑ１）に対して
１８０°回転している。第一パワーＭＯＳＦＥＴ（Ｑ
１）のソース端子３８は、取扱う電力容量を最大限にす
るとともにインダクタンスを最小限にするために、複数
のワイヤボンド１７２によって接続されている。インダ
クタンスをさらに減少させるために、我々は、ソース端
子３８と電力端子１６２の間の接続に、幅広で偏平な単
一のリードの使用を試みた。これは、実質的な改善とは
ならなかった。第二パワーＭＯＳＦＥＴ（Ｑ２）のソー
ス端子３８は、同様の方法で、複数のワイヤボンド１７
３によって外部電力端子１６３に接続される。第一パワ
ーＭＯＳＦＥＴ（Ｑ１）のゲート端子３４は、単一のワ
イヤボンド１７５によって制御端子１６５に接続され、
一方、ケルビン・ソース端子１６５は、単一のワイヤボ
ンド１７４によって上側ＭＯＳＦＥＴ（Ｑ１）のソース
端子３６に接続される。制御回路の接続には単一のワイ
ヤボンドのみが使用されるが、これはパワーＭＯＳＦＥ
Ｔのゲート回路には微小電流しか流れず、大電流と関わ
りがないからである。第二パワーＭＯＳＦＥＴ（Ｑ２）
のゲート端子は、ワイヤボンド１７７によって制御端子
１６７に接続され、第二パワーＭＯＳＦＥＴ（Ｑ２）の
ソース端子は、ワイヤボンド１７６によってパッケージ
のケルビン・ソース端子１６６に接続される。
【００２１】正直流端子から負荷への電流路は、パッケ
ージ及び第一パワーＭＯＳＦＥＴ（Ｑ１）を通る直線電
流路であることが観察される。同じように、負荷と直流
電圧電源の接地端子の間の電流路は、パッケージ及び第
二パワーＭＯＳＦＥＴ（Ｑ２）を通る直線電流路であ
る。このように、２個の電力電流路のインダクタンスは
かなり等しく、各電流路についてそれぞれ３ｎｈにまで
減少している。これは、図２の回路１０′と比較すると
インダクタンスは１／５に減少している。さらに、変圧
器５０の二次巻線５４及び５６と第一及び第二パワーＭ
ＯＳＦＥＴのゲート回路とを接続する各制御回路は互い
にパッケージ１５９を通る水平中心線についての鏡像と
なっており、インダクタンス、電流路長、さらに遅延も
実質的に等しいことが観察される。さらに、ケルビン制
御端子を使用することにより、制御回路において、電力
端子ワイヤボンド及び外部電力リードのインダクタンス
及び抵抗が除去され、それによって装置パッケージの電
力回路及び制御回路の間のフィードバックの発生がなく
なる。
【００２２】本発明によるパッケージ１５９を用いて図
４に示すような方法で製作したとき、米国特許出願第４
５４，６１４号の駆動回路は実質的にリンギング（その
リンギング周波数は７０ＭＨｚの近辺で測定される。）
が生じない。さらに、直流電源電圧７５Ｖで、パッケー
ジ１５９の導電パッド１６８がヒートシンクと直接接触
し、しかも装置がプラスチックに封止されていない状態
において、駆動回路は、電力出力が３００Ｗのときに効
率が８８％で動作した。米国特許出願４５４，５４９号
に開示されかつ請求範囲としている方法により製作した
場合には、電力出力が３００Ｗのときに効率が９１％に
まで増加した。このように、図１及び２の変形により効
率及び最大電力出力の相当な向上が図られ、図３の変形
によっても向上が期待できる。さらに、これらの結果
は、（負荷に対する）電力レベル３００Ｗで効率が８５
％以上という厳しい設計目標を相当上回るものである。
【００２３】従って、図４に示したパッケージ１５９
は、高電力及び高周波数で使用するハーフ・ブリッジ回
路のパッケージングに大きな向上をもたらす。
【００２４】図４のパッケージは、基板１６０の上面に
端子１６２ないし１６７を直接ボンディングした状態の
平面図として図５に示されている。単一リードフレーム
は、全ての外部端子１６１ないし１６７を、基板１６０
への各銅製端子の直接ボンディングの際に、所望の関係
に保持していることが分かる。パッケージ１６０の背面
図は図６に示され、パッケージの表側の端子から絶縁さ
れた裏面端子１６８は、基板１６０から延びた外部端子
１６１ないし１６７の一部分とともに見ることができ
る。銅製外部端子１６１ないし１６８の基板１６０への
直接ボンディングは、バーゲス等の米国特許第３，７４
４，１２０号、３，８５４，８９２号及び第３，９１
１，５５３号、バブコック等の米国特許第３，７６６，
６３４号及び第３，９９３，４１１号、クサノ等の米国
特許第３，９９４，４３０号及び第４，１２９，２４３
号、ジョチムの米国特許第４，４０９，２７８号、及
び、クネマン等の米国特許第４，５６３，３８３号にお
いて教示された直接ボンド銅プロセスに従ってなされ得
る。このボンドは、金属化銅及びアルミナやベリリア等
のセラミック材のいずれに対しても濡れ性があり、結晶
上で各部材をボンディングする。このプロセスは長年用
いられてきた。上記米国特許の各々は、参照により組み
合わすことができる。しかしながら、この直接ボンディ
ングは、前述した関連米国特許出願第４５４，５４７号
に従った方法、すなわち、プラチナ又はパラジウムを含
有する層又は薄膜を、外部端子１６１ないし１６８の各
々の所望の配置に十分対応するように基板１６０上にま
ず形成し、次に直接ボンディング・プロセスを行うのが
望ましい。これにより、外部端子と基板との間のより確
実な機械的結合が得られる。この直接ボンドは、向上し
た濡れ角度を有し、従来の直接ボンド銅プロセスと比較
して、向上した熱伝導性が得られるとされている。
【００２５】本出願のパッケージはさらに、米国特許出
願第４５４，６１４号の駆動回路において、前述した関
連米国特許出願第４５４，５４９号に開示、説明され請
求範囲とされている全ての変形により組み立てるのが望
ましいと考えられるが、これは、図４に示した平面組み
立てと比較して、回路効率が向上し、熱エネルギーの消
費が改善されるからである。
【００２６】パッケージング・コストを最小にするため
に、本発明によるパッケージされたハーフ・ブリッジ回
路を製作するプロセスの一部として、パワーＭＯＳＦＥ
Ｔ、それらのワイヤボンド、及び外部端子１６１ないし
１６７の一部分をプラスチックに封止するのが現実には
望ましい。しかしながら、このパッケージ変形は、基板
１６０及び外部端子１６１ないし１６７に溶接密閉され
た誘電体フレームを、パッケージの周囲及び外部端子上
に施す溶接密閉方式としてもよい。この誘電体フレーム
は、直接ボンディングされた銅フレームのように、ＭＯ
ＳＦＥＴチップをパッケージ上に載置してボンディング
した後に金属性又は適宜変形したセラミック性の蓋をパ
ッケージ上に半田付けするのに適した上面を有するのが
よい。
【００２７】図４のパッケージの変形した例が、図７に
おいて変形された回路１００′の平面図として示されて
いる。回路１００′のパッケージ１５９′は、回路１０
０のパッケージ１５９と略同じであるが、基板と第一及
び第二スイッチング装置３０のヒートシンクを経由した
大地への熱の発散及び容量を等しくするために、第一外
部電力端子１６１′を第二外部電力端子１６２の左／右
鏡像とするように変形しているところが異なる。もし望
まれるなら、第三外部電力端子１６３を同じように変形
し、２個のスイッチング装置との接続において完全な対
称形としてもよい。
【００２８】本発明によるパッケージは、ＭＯＳＦＥＴ
以外にも、ＩＧＢＴやバイポーラ・パワー・トランジス
タ等のパッケージ装置や、ハーフ・ブリッジ駆動回路以
外についての所望の適応が可能である。一方、パッケー
ジは、１個の第一ＭＯＳＦＥＴ及び１個の第二ＭＯＳＦ
ＥＴがパッケージ上に配置されているように例示、説明
されているが、基板にボンディングされた外部電力端子
の一部分の図における上端から下端までの幅を比例して
太くすることにより、２個又はそれ以上の装置を個々の
装置の位置に平行に配置してもよい。これにより、パッ
ケージされたハーフ・ブリッジ回路の電流容量が増加す
る。
【００２９】これらのパッケージされた装置は、ハーフ
・ブリッジ法により交流信号の整流にもまた用いられ
る。これは、第一及び第三電力端子１６１及び１６３の
間の接続されたセンタータップ変圧器を、第二電力端子
１６２と変圧器のセンタータップとの間に接続した負荷
又は出力フィルタとともに用いてもなされる。
【００３０】負荷電圧及び電力をかなり増加するために
２個のハーフ・ブリッジ回路を用いた場合、電力取り扱
い容量はさらに増加し、図８に示すように、直流を交流
に変換する場合には、両パッケージの上側装置（１個の
Ｑ１及び１個のＱ２）がオン状態になる一方、両パッケ
ージの下側装置（１個のＱ２及び１個のＱ１）がオフ状
態となり、これらが逆の状態にもなる。フル・ブリッジ
交直整流回路もまた、スイッチング装置を収納する２個
のパッケージ１５９を用いて製作しても良い。
【００３１】図４ないし７に例示したパッケージは、従
来のパッケージ、特に別々にパッケージされた装置に対
してかなりの改善が見られる一方、装置の各ソースとパ
ッケージの外部端子とを接続するワイヤボンドは、全て
パッケージされた装置の対について望む以上のインダク
タンスに寄与する。
【００３２】他の変形によるパッケージ３５９が図９な
いし１３に種々の段階で例示されている。図９におい
て、パッケージ基板３６０及び共通又は外部端子３６２
が、スイッチング装置の１個のケルビン端子３６４及び
３６５とともに平面図として示されている。ケルビン参
照端子３６４は、主端子３６２と連続している。主端子
３６２と制御端子３６４は、基板３６０に直接ボンディ
ングされている。
【００３３】図１０において、２個の装置Ｑ１及びＱ２
は、図９のパッケージ３５９上に載置した状態で示され
ている。上側装置Ｑ１はそのゲート及びソース端子が基
板の方へ向いた状態で載置される一方、下側装置Ｑ２は
ドレイン電極が基板の方へ向いた状態で載置される。両
装置のソース及びゲート端子は、上側装置Ｑ１のソース
及びゲート端子を出力端子３６２及びゲート端子３６５
へ直接半田ボンディングするのに利用するように、半田
可能な又は半田の金属バンプを設けている。
【００３４】図１１において、パッケージは上側及び下
側装置のドレイン及びソースにそれぞれボンディングさ
れたパッケージの外部電力端子３６１及び３６３と共に
例示されている。下側装置の外部ゲート端子３６７もま
た、その装置のゲート端子にボンディングされた状態で
示されている。ゲート回路のケルビン・ソース端子は外
部電力端子３６３と一体化されているのが分かる。端子
３６１、３６３、３６６及び３６７は、好ましくは、装
置が端子３６２、３６４及び３６５にボンディングされ
るのと同時に装置にボンディングされる。ここで、端子
３６１、３６３、３６６及び３６７はパッケージ基板と
分離されているが、各端子を装置にボンディングし、装
置がリードフレームの一部分とともに誘電体ポッディン
グ化合物に封入するまでリードフレームで各端子をその
位置に保持されるのが好ましい。
【００３５】図１２において、電力端子３６１及び３６
３及び制御端子３６６及び３６７は、望まれる相対位置
に示され、リードフレーム３７０によっていっしょに保
持されている。リードフレームの変形において、これら
の端子は前述の議論のように装置にボンディングされ、
または装置をパッケージに載置する前にパッケージのセ
ラミック基板３６０に直接ボンディングされる。これら
の端子がセラミック基板に直接ボンディングされるパッ
ケージが、リードフレームを切り離す前の状態で図１３
に示されている。端子３６１、３６３、３６６及び３６
７、及び端子３６２、３６４及び３６５は、同じような
直接ボンディング動作によりセラミック基板に直接ボン
ディングされるのが好ましい。端子３６１、３６３、３
６６及び３６７が端子３６２、３６４及び３６５に重な
っているので、単一のリードフレームの金属を、各リー
ドを所望の相対位置にするように個々のリードを形成し
た後に折り曲げるようにしない限り、２個の別々のリー
ドフレームを用いるべきである。このような変形は図１
３に例示されており、ここで、鎖線は端子３６１、３６
３、３６６及び３６７、及びリードフレームのパターニ
ングの間の連結リードフレーム部分３７１を示す。リー
ドフレームのパターニング後、リードフレームは、これ
らの端子が図１３の実線の位置に示された端子３６２、
３６４及び３６５に対して所望の相対位置に来るように
線３７１に沿って曲げられる。端子３６１、３６３、３
６６及び３６７は、端子３６２、３６４及び３６５に直
接ボンディングされるのを防ぐため、これらの端子を直
接ボンディング工程の間、端子３６２、３６４及び３６
５の上方に上げておく必要がある。さらに、端子３６
１、３６３、３６６及び３６７の下方で端子３６２、３
６４及び３６５の上方にスイッチング装置Ｑ１及びＱ２
を挿入するための空間を設けておく必要がある。従っ
て、端子３６１、３６３、３６６及び３６７は、端子３
６２、３６４及び３６５の上の各端子の装置コンタクト
部分をスイッチング装置の厚さ分だけ十分に大きくする
ため、リードフレームの組み立て工程中に形成される。
直接ボンディング中は、装置の厚さ分の厚さを有するタ
ングステン及びモリブデン板を端子３６１、３６３、３
６６及び３６７と端子３６２、３６４及び３６５の間に
挿入し、適当な空間が維持され、端子３６１、３６３、
３６６及び３６７と端子３６２、３６４及び３６５の直
接ボンディングが起きないようにするのが好ましい。リ
ードフレームを基板３６０に直接ボンディングするのに
続いて、リードフレーム構造はパッケージから切り離さ
れ、パッケージは図１１に例示した変形例となる（しか
し装置はまだ置かれていない）。直接ボンディングされ
たリードは、スイッチング装置からの熱を引出し、その
熱を基板に伝導させ、ひいてはヒートシンクに伝導させ
る付加的な熱引出し路を作り出すので、電力端子３６１
及び３６３は、単に装置自体に半田付けするよりも、セ
ラミック基板３６０に直接ボンディングするのが好まし
いと考えられる。ここで、前記付加的熱引出し路は必ず
しも考える必要はなく、半田付けによってリードを装置
にボンディングし、誘電体ポッティング化合物によりパ
ッケージ内のリードが、電力端子とパッケージ基板とで
直接接触する心配がないようにするのが好ましい。
【００３６】図９ないし１３のパッケージ３５９によ
り、ワイヤボンド・リードが全体的にないために、図４
のパッケージ１５９よりも低いインダクタンスが得られ
る。しかしながら、装置のソース及びゲートの金属化物
は半田付け可能であることを要し、装置の製造プロセス
において新たな工程が必要となる。従って、パッケージ
１５９及びパッケージ３５９のいずれかを選択するか
は、通常は、極めて低いインダクタンスの要求と、より
単純な装置製造プロセス及びパッケージ組み立てプロセ
スの要求との兼ね合いに基づく。
【００３７】スイッチング装置は、本発明によるパッケ
ージの種々の実施例における種々の端子に半田付けした
例が示されてきた。この技術分野の専門家は、これらの
半田ボンディングが、ボンディングされる端子を適宜準
備することで熱圧着又は類似のボンディングに置き換え
られ得ることを認識するであろう。
【００３８】本発明は、好ましい実施例に従って詳細に
説明されているが、多くの変形や変更がこの技術分野の
専門家によってなされ得る。従って、そのような全ての
変形や変更は、本発明の真実の精神及び見地の範囲内に
あるものとして付随する請求の範囲に含まれるものと意
図される。
【００３９】
【発明の効果】以上説明した通り、本発明によると、ハ
ーフ・ブリッジ回路のスイッチング装置の各出力電流路
におけるインダクタンスが低く、均等である改善された
装置パッケージを提供することができる。また、ハーフ
・ブリッジ回路の制御回路と電力回路の間の好ましくな
いフィードバック結合を最小限にするパッケージを提供
することができる。さらに、２スイッチング装置回路に
おける制御回路と電力路の対称な結合を可能にするパッ
ケージを提供することができる。
【図面の簡単な説明】
本発明とされる主題は、明細書の結論部分において特に
指摘され、明確に請求項として掲げられている。しかし
ながら、本発明は、さらなる目的及び利点とともに実施
上の構成及び方法に関して、以下の添付図面に伴う説明
を参照することにより明確に理解される。
【図１】図１は、ＴＯ−２２０パッケージに収納される
とともにパッケージ内で通常の方法により接続されてい
る半導体電力装置を含むＤ級駆動回路の概略図である。
【図２】図２は、ＴＯ−２２０パッケージが回路内のイ
ンダクタンスが減少したものとしてモデル化されている
場合の図１の回路の概略図である。
【図３】図３は、２個の電力装置のための各電力電流路
のインダクタンスが等しくなるように設計された図２の
回路のモデル化した配置を示す図である。
【図４】図４は、図１ないし３の駆動回路と組み合わせ
た本発明によるパッケージの概略図である。
【図５】図５はリードフレームをセラミック基板にボン
ディングした後でリードフレームからリードを切り離す
前の本発明によるパッケージの上面図である。
【図６】図６は、図５のパッケージの底面図である。
【図７】図７は、図４の回路に配置された図４ないし６
のパッケージの変形例の上面図である。
【図８】図８は、フル・ブリッジ回路を構成するように
接続された本発明による２個のパッケージの概略図であ
る。
【図９】図９は、図４のパッケージの適用例を示す図で
ある。
【図１０】図１０は、図４のパッケージの適用例を示す
図である。
【図１１】図１１は、図４のパッケージの適用例を示す
図である。
【図１２】図１２は、図４のパッケージの適用例を示す
図である。
【図１３】図１３は、図４のパッケージの適用例を示す
図である。
【符号の説明】
３４ ゲート端子 ３６ ドレイン端子
３８ ソース端子 ５０ 変圧器 ５４，５６ 二次巻線 １００，１００′ 駆動回路 １５９，３５９
パッケージ １６０，３６０ 絶縁基板 １６１，１６１′，３６１ 第一外部電力端子 １６２，３６２ 第二外部電力端子 １６３，３６３ 第三外部電力端子 １６４，１６５，３６４，３６５ 第一ケルビン対
制御端子 １６６，１６７，３６６，３６７ 第二ケルビン対
制御端子 １６８ 導電パッド １７２，１７３，１７５，１７６，１７７ ワイヤ
ボンド ３７０ リードフレーム Ｑ１ 第一パワーＭＯＳＦＥＴ Ｑ２ 第二パワーＭＯＳＦＥＴ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 セイド−アムル アーメス エル−ハマム シイ アメリカ合衆国 ニューヨーク州 12308 スケネクタディ バン レンセラー ド ライブ 2120 (72)発明者 コンスタンティン アロイス ニューゲバ ウアー アメリカ合衆国 ニューヨーク州 12309 スケネクタディ マクスウェル ドライ ブ 822

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】方形の基板１６０を有する一対の半導体ス
    イッチ３０および前記基板上の対向するエッヂにそのエ
    ッヂを越えて設けられている電子端子プレート１６１，
    １６２，１６３および制御端子プレート１６４〜１６７
    を含み、前記一対の半導体スイッチは電力端子プレート
    上に設けられているハーフ・ブリッジ装置であり、 第１の半導体スイッチ３０は第１の電子端子プレート１
    ６１上でそれに電気的に接続されて設けられ、 第２の半導体スイッチ３０は第２の電力端子プレート１
    ６２上でそれに電気的に接続されて設けられ、 第１の半導体スイッチ３０は更に第２の電力端子プレー
    ト１６２に電気的に接続され、 第２の半導体スイッチ３０は更に第３の電力端子プレー
    ト１６３に電気的に接続され、 第１及び第３の電力端子プレート１６１，１６３はハー
    フ・ブリッジ装置の供給端子であり、第２の電力端子プ
    レート１６２はハーフ・ブリッジ装置の出力端子である
    構成のハーフ・ブリッジ装置。
  2. 【請求項２】前記制御端子プレート１６４〜１６７はそ
    れぞれケルビン（kelvin）端子を含む請求項１のハーフ
    ・ブリッジ装置。
  3. 【請求項３】前記第１の電力端子プレート１６１は前記
    第１の半導体スイッチ３０に直接ボンドされ、前記第２
    の電力端子プレート１６２は前記第２の半導体スイッチ
    ３０に直接ボンドされる構成の請求項１あるいは請求項
    ２のハーフ・ブリッジ装置。
  4. 【請求項４】前記第２の電力端子プレートは、前記第１
    の半導体スイッチの第２の電力端子及び前記第２の半導
    体スイッチの第１の電力端子に直接ボンディングされ、
    前記第１の電力端子プレートは、前記第１の半導体スイ
    ッチの第１の電力端子にボンディングされ、前記第３の
    電力端子プレートは、前記第２の半導体スイッチの第２
    の電力端子にボンディングされ、各ボンディングはワイ
    ヤボンドを使用していないものである、請求項３のハー
    フ・ブリッジ装置。
  5. 【請求項５】前記基板は、第１ないし第４端部を有し、
    前記第１及び第２端部が互いに対向し、前記第３及び第
    ４端部が対向するものである、請求項１のハーフ・ブリ
    ッジ装置。
  6. 【請求項６】前記第１及び第３の電力端子プレートは、
    前記基板の前記第１端部と隣合うように配置され、前記
    第２の電力端子プレートは、前記基板の前記第２端部と
    隣合うように配置され、前記第１及び第２の制御端子プ
    レートは、それぞれ前記基板の前記第３及び第４端部と
    隣合うように配置され、前記第１の電力端子は、前記第
    ３の電力端子プレートと前記基板の前記第３端部との間
    に配置されている、請求項５のハーフ・ブリッジ装置。
JP2413092A 1989-12-21 1990-12-21 ハーフ・ブリッジ装置 Expired - Lifetime JPH0758758B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US454,550 1989-12-21
US07/454,550 US5043859A (en) 1989-12-21 1989-12-21 Half bridge device package, packaged devices and circuits

Publications (2)

Publication Number Publication Date
JPH04119662A JPH04119662A (ja) 1992-04-21
JPH0758758B2 true JPH0758758B2 (ja) 1995-06-21

Family

ID=23805073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2413092A Expired - Lifetime JPH0758758B2 (ja) 1989-12-21 1990-12-21 ハーフ・ブリッジ装置

Country Status (4)

Country Link
US (1) US5043859A (ja)
JP (1) JPH0758758B2 (ja)
DE (1) DE4040691A1 (ja)
NL (1) NL9002584A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008228304A (ja) * 2007-03-09 2008-09-25 Huettinger Elektronik Gmbh & Co Kg Ｄ級増幅装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834709B2 (ja) * 1990-01-31 1996-03-29 株式会社日立製作所 半導体集積回路及びそれを使つた電動機制御装置
US5537074A (en) * 1993-08-24 1996-07-16 Iversen; Arthur H. Power semiconductor packaging
USRE35807E (en) * 1991-04-16 1998-05-26 Iversen Arthur H Power semiconductor packaging
US5153484A (en) * 1991-10-31 1992-10-06 General Electric Company Electrodeless high intensity discharge lamp excitation coil and ballast configuration for maximum efficiency
US5170337A (en) * 1992-01-29 1992-12-08 General Electric Company Low-inductance package for multiple paralleled devices operating at high frequency
DE4222973A1 (de) * 1992-07-13 1994-01-20 Asea Brown Boveri Bidirektionaler Halbleiterschalter
US5544038A (en) * 1992-09-21 1996-08-06 General Electric Company Synchronous rectifier package for high-efficiency operation
US6728113B1 (en) * 1993-06-24 2004-04-27 Polychip, Inc. Method and apparatus for non-conductively interconnecting integrated circuits
DE59510918D1 (de) * 1994-08-12 2004-08-12 Infineon Technologies Ag Halbleiterbauelement mit isolierendem Gehäuse
JP3429921B2 (ja) * 1995-10-26 2003-07-28 三菱電機株式会社 半導体装置
US6954368B1 (en) 1996-07-22 2005-10-11 HYDRO-QUéBEC Low stray interconnection inductance power converting molecule for converting a DC voltage into an AC voltage, and a method therefor
US5872403A (en) * 1997-01-02 1999-02-16 Lucent Technologies, Inc. Package for a power semiconductor die and power supply employing the same
US7269034B2 (en) 1997-01-24 2007-09-11 Synqor, Inc. High efficiency power converter
DE69725126D1 (de) * 1997-07-28 2003-10-30 St Microelectronics Srl Gemeinsame Nutzung von äusserlichen Komponenten zur Totzeitregelung einer Vielzahl von zum Antrieb eines mehrphasigen R-L Triebs mitwirkenden integrierten Schaltungen
JP3508670B2 (ja) 1999-02-05 2004-03-22 株式会社豊田自動織機 半導体モジュール
US6181589B1 (en) * 1999-07-02 2001-01-30 Durel Corporation Half-bridge inverter for coupling an EL lamp to a high voltage DC rail
US6421262B1 (en) * 2000-02-08 2002-07-16 Vlt Corporation Active rectifier
US7046518B2 (en) * 2001-04-02 2006-05-16 International Rectifier Corporation Power module
US7521793B2 (en) * 2005-09-26 2009-04-21 Temic Automotive Of North America, Inc. Integrated circuit mounting for thermal stress relief useable in a multi-chip module
US8198712B2 (en) * 2006-06-07 2012-06-12 International Rectifier Corporation Hermetically sealed semiconductor device module
US8120161B2 (en) * 2007-04-10 2012-02-21 Infineon Technologies Ag Semiconductor module including semiconductor chips coupled to external contact elements
US8680627B2 (en) * 2011-01-14 2014-03-25 International Rectifier Corporation Stacked half-bridge package with a common conductive clip
US9087829B2 (en) 2011-08-05 2015-07-21 Infineon Technologies Ag Semiconductor arrangement
DE102011115376A1 (de) * 2011-10-10 2013-04-11 Conti Temic Microelectronic Gmbh Anordnung zweier Transistoren zu einer Halbbrückenschaltung sowie ein Halbbrückenbaustein
US10199950B1 (en) 2013-07-02 2019-02-05 Vlt, Inc. Power distribution architecture with series-connected bus converter
EP3240026A4 (en) * 2014-12-24 2018-09-05 NSK Ltd. Power semiconductor module and electric power steering device employing same
DE102016218821B4 (de) 2016-09-29 2023-03-23 Audi Ag Halbleiterbauteil, Halbleiterleistungsmodul für ein Kraftfahrzeug und Kraftfahrzeug
US12027962B2 (en) 2021-02-03 2024-07-02 Texas Instruments Incorporated Load regulation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6112690U (ja) * 1984-06-28 1986-01-24 株式会社リコー 定盤

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3426291A1 (de) * 1984-07-17 1986-01-30 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Halbleitervorrichtung
US4849804A (en) * 1985-09-18 1989-07-18 Harris Corp. Fabrication of integrated circuits incorporating in-process avoidance of circuit-killer particles
JPH0740790B2 (ja) * 1987-02-23 1995-05-01 株式会社東芝 大電力パワ−モジユ−ル
US4918590A (en) * 1987-11-16 1990-04-17 Sanyo Electric Co., Ltd. Hybrid circuit module having bridge circuit and rectifying circuit disposed on a same substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6112690U (ja) * 1984-06-28 1986-01-24 株式会社リコー 定盤

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008228304A (ja) * 2007-03-09 2008-09-25 Huettinger Elektronik Gmbh & Co Kg Ｄ級増幅装置

Also Published As

Publication number Publication date
DE4040691A1 (de) 1991-06-27
US5043859A (en) 1991-08-27
NL9002584A (nl) 1991-07-16
JPH04119662A (ja) 1992-04-21

Similar Documents

Publication Publication Date Title
JPH0758758B2 (ja) ハーフ・ブリッジ装置
US5170337A (en) Low-inductance package for multiple paralleled devices operating at high frequency
US8183662B2 (en) Compact semiconductor package with integrated bypass capacitor
US6975023B2 (en) Co-packaged control circuit, transistor and inverted diode
US7948069B2 (en) Surface mountable hermetically sealed package
USRE43663E1 (en) Semiconductor device
TWI459536B (zh) 多晶片封裝
JP4950280B2 (ja) 高電力密度装置用、特にｉｇｂｔおよびダイオード用の低インダクタンスのボンドワイヤレス共同パッケージ
JP2007234690A (ja) パワー半導体モジュール
US6381161B2 (en) Low-inductance circuit arrangement
JP2003017658A (ja) 電力用半導体装置
JP4061551B2 (ja) 半導体装置
JP3529675B2 (ja) 半導体装置及びインバータ装置
JP2004221381A (ja) 半導体装置
JP2002009219A (ja) 樹脂封止型半導体装置
JP2001036001A (ja) 電力半導体モジュール
WO2005018001A1 (ja) 半導体装置
JP3525823B2 (ja) 相補型ｉｇｂｔの実装構造
JP3947669B2 (ja) 半導体構成部品
JP2008053748A (ja) 半導体装置
JPH07335823A (ja) 半導体装置，電子回路装置及び電子機器
TWI818609B (zh) 晶片堆疊結構
WO2022176690A1 (ja) 半導体装置、半導体装置の設計方法および半導体装置の製造方法
US11658130B2 (en) Conductive plate stress reduction feature
JPH10163416A (ja) パワー半導体モジュール

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19951219