JPH0758337A - 多結晶ＳｉＴＦＴの製造方法 - Google Patents
多結晶ＳｉＴＦＴの製造方法Info
- Publication number
- JPH0758337A JPH0758337A JP20597893A JP20597893A JPH0758337A JP H0758337 A JPH0758337 A JP H0758337A JP 20597893 A JP20597893 A JP 20597893A JP 20597893 A JP20597893 A JP 20597893A JP H0758337 A JPH0758337 A JP H0758337A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline
- film
- conductivity type
- tft
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 液晶表示装置等に用いる多結晶ＳｉＴＦＴの
製造方法に関し、チャネル領域となる多結晶Ｓｉ膜への
水素化処理が有効に働き、かつ、製造工程が複雑になら
ず、ＴＦＴ素子が大型化しない手段を提供する。 【構成】 ガラス基板１１等の絶縁基板の上にチャネル
領域となる多結晶Ｓｉ膜１２を形成し、その上にゲート
絶縁膜１４を形成し、その上にゲート電極１５を形成
し、このゲート電極１５をマスクにして多結晶Ｓｉ膜１
２に不純物を導入してソース領域１２1 とドレイン領域
１２2 を形成し、その上にソース電極１８1とドレイン
電極１８2 を形成し、この多結晶Ｓｉ膜１２を水素化処
理する多結晶ＳｉＴＦＴの製造方法において、この多結
晶Ｓｉ膜１２の水素化処理を、多結晶Ｓｉ膜１２を形成
する工程と、ゲート絶縁膜１４を形成する工程の間で行
い、かつ、水素化処理と同時に、多結晶Ｓｉ膜１２のチ
ャネル領域の導電型とは異なる導電型の不純物を導入す
る。
製造方法に関し、チャネル領域となる多結晶Ｓｉ膜への
水素化処理が有効に働き、かつ、製造工程が複雑になら
ず、ＴＦＴ素子が大型化しない手段を提供する。 【構成】 ガラス基板１１等の絶縁基板の上にチャネル
領域となる多結晶Ｓｉ膜１２を形成し、その上にゲート
絶縁膜１４を形成し、その上にゲート電極１５を形成
し、このゲート電極１５をマスクにして多結晶Ｓｉ膜１
２に不純物を導入してソース領域１２1 とドレイン領域
１２2 を形成し、その上にソース電極１８1とドレイン
電極１８2 を形成し、この多結晶Ｓｉ膜１２を水素化処
理する多結晶ＳｉＴＦＴの製造方法において、この多結
晶Ｓｉ膜１２の水素化処理を、多結晶Ｓｉ膜１２を形成
する工程と、ゲート絶縁膜１４を形成する工程の間で行
い、かつ、水素化処理と同時に、多結晶Ｓｉ膜１２のチ
ャネル領域の導電型とは異なる導電型の不純物を導入す
る。
Description
【０００１】
【産業上の利用分野】本発明は、チャネル領域となる多
結晶Ｓｉ膜の水素化処理に特徴を有する多結晶ＳｉＴＦ
Ｔの製造方法に関する。
結晶Ｓｉ膜の水素化処理に特徴を有する多結晶ＳｉＴＦ
Ｔの製造方法に関する。
【０００２】近年、多結晶ＳｉＴＦＴ（薄膜トランジス
タ）は液晶表示装置（ＬＣＤ）の液晶表示セルの駆動素
子として用いることが検討され、一部実用化が始まって
いるが、本来多結晶Ｓｉ膜の比抵抗は低く、欠陥が多い
ため、ＴＦＴ化した場合、ゲート電極を負バイアスにし
た状態でのリーク電流の低減、立ち上がり特性の改善が
課題になっている。
タ）は液晶表示装置（ＬＣＤ）の液晶表示セルの駆動素
子として用いることが検討され、一部実用化が始まって
いるが、本来多結晶Ｓｉ膜の比抵抗は低く、欠陥が多い
ため、ＴＦＴ化した場合、ゲート電極を負バイアスにし
た状態でのリーク電流の低減、立ち上がり特性の改善が
課題になっている。
【０００３】
【従来の技術】従来、多結晶ＳｉＴＦＴにおいて、特性
を改善する方法として、ＴＦＴを形成した後、チャネル
領域を構成する多結晶Ｓｉ膜に水素を添加して未結合手
を補償する水素処理を施すことが一般的であり、特に、
ゲート電極を負バイアスした状態でのリーク電流を低減
するために、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄ
ｒａｉｎ）構造や、ソースとドレインの間に串型の２つ
のゲートを形成するデュアルゲート（Ｄｕａｌ Ｇａｔ
ｅ）構造の適用が試みられていた。
を改善する方法として、ＴＦＴを形成した後、チャネル
領域を構成する多結晶Ｓｉ膜に水素を添加して未結合手
を補償する水素処理を施すことが一般的であり、特に、
ゲート電極を負バイアスした状態でのリーク電流を低減
するために、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄ
ｒａｉｎ）構造や、ソースとドレインの間に串型の２つ
のゲートを形成するデュアルゲート（Ｄｕａｌ Ｇａｔ
ｅ）構造の適用が試みられていた。
【０００４】
【発明が解決しようとする課題】ところが、従来の水素
化処理は、ＦＥＴを形成した後に行われるため、チャネ
ル領域の上は一般的に他の層で覆われているため、多結
晶Ｓｉ膜への水素化処理が有効に働かないことが多かっ
た。また、リーク電流を低減する方法として用いられて
いた上記の方法のうち、ＬＤＤ構造には工程が複雑にな
るという問題があり、デュアルゲート構造にはＴＦＴ素
子が大型化し、液晶表示セルの開口率が低下するという
問題があった。
化処理は、ＦＥＴを形成した後に行われるため、チャネ
ル領域の上は一般的に他の層で覆われているため、多結
晶Ｓｉ膜への水素化処理が有効に働かないことが多かっ
た。また、リーク電流を低減する方法として用いられて
いた上記の方法のうち、ＬＤＤ構造には工程が複雑にな
るという問題があり、デュアルゲート構造にはＴＦＴ素
子が大型化し、液晶表示セルの開口率が低下するという
問題があった。
【０００５】本発明は、チャネル領域となる多結晶Ｓｉ
膜への水素化処理が有効に働き、かつ、製造工程が複雑
にならず、ＴＦＴ素子が大型化しない多結晶ＳｉＴＦＴ
の製造方法を提供することを目的とする。
膜への水素化処理が有効に働き、かつ、製造工程が複雑
にならず、ＴＦＴ素子が大型化しない多結晶ＳｉＴＦＴ
の製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明にかかる、絶縁基
板の上に形成されたチャネル領域、ソース領域、ドレイ
ン領域となる多結晶Ｓｉ膜と、その上に形成されたゲー
ト絶縁膜と、その上に形成されたゲート電極と、該ソー
ス領域とドレイン領域の上に形成されたソース電極とド
レイン電極を有する多結晶ＳｉＴＦＴの製造方法におい
ては、該多結晶Ｓｉ膜の水素化処理を、該多結晶Ｓｉ膜
を形成する工程とゲート絶縁膜を形成する工程の間で行
い、かつ、該水素化処理と同時に、該チャネル領域の導
電型とは異なる導電型の不純物を該多結晶Ｓｉ膜に導入
する工程を採用した。
板の上に形成されたチャネル領域、ソース領域、ドレイ
ン領域となる多結晶Ｓｉ膜と、その上に形成されたゲー
ト絶縁膜と、その上に形成されたゲート電極と、該ソー
ス領域とドレイン領域の上に形成されたソース電極とド
レイン電極を有する多結晶ＳｉＴＦＴの製造方法におい
ては、該多結晶Ｓｉ膜の水素化処理を、該多結晶Ｓｉ膜
を形成する工程とゲート絶縁膜を形成する工程の間で行
い、かつ、該水素化処理と同時に、該チャネル領域の導
電型とは異なる導電型の不純物を該多結晶Ｓｉ膜に導入
する工程を採用した。
【０００７】この場合、多結晶Ｓｉ膜に、水素化処理と
同時にチャネル領域の導電型とは異なる導電型の不純物
を導入する際、Ｂ2 Ｈ6 ／Ｈ2 ，Ｂ2 Ｈ6 ／Ｈｅ，Ｂ2
Ｈ6／Ｈｅ＋Ｈ2 ガスをイオン注入することができる。
また、この場合、導入技術としてイオンドーピング法
（イオンシャワー法）を用いることができ、水素と同時
に多結晶Ｓｉ膜に導入する不純物の濃度を１×１０14イ
オン／ｃｍ2 以下にして、導電型の逆転を防ぐことがで
きる。
同時にチャネル領域の導電型とは異なる導電型の不純物
を導入する際、Ｂ2 Ｈ6 ／Ｈ2 ，Ｂ2 Ｈ6 ／Ｈｅ，Ｂ2
Ｈ6／Ｈｅ＋Ｈ2 ガスをイオン注入することができる。
また、この場合、導入技術としてイオンドーピング法
（イオンシャワー法）を用いることができ、水素と同時
に多結晶Ｓｉ膜に導入する不純物の濃度を１×１０14イ
オン／ｃｍ2 以下にして、導電型の逆転を防ぐことがで
きる。
【０００８】またこの場合、導入技術としてプラズマド
ーピング法を用いることができ、水素と同時に多結晶Ｓ
ｉ膜に導入する不純物の濃度を５×１０18個／ｃｍ3 以
下にして、導電型の逆転を防ぐことができる。
ーピング法を用いることができ、水素と同時に多結晶Ｓ
ｉ膜に導入する不純物の濃度を５×１０18個／ｃｍ3 以
下にして、導電型の逆転を防ぐことができる。
【０００９】
【作用】図１は、本発明の多結晶ＳｉＴＦＴの製造方法
の原理説明図であり、（Ａ）は多結晶Ｓｉ膜に水素と不
純物を導入する工程、（Ｂ）は多結晶Ｓｉ膜に水素と不
純物を導入した後の欠陥密度分布を示している。この図
において、１はガラス基板、２は多結晶Ｓｉ膜、３はＨ
系イオン、４はＢ系イオンである。
の原理説明図であり、（Ａ）は多結晶Ｓｉ膜に水素と不
純物を導入する工程、（Ｂ）は多結晶Ｓｉ膜に水素と不
純物を導入した後の欠陥密度分布を示している。この図
において、１はガラス基板、２は多結晶Ｓｉ膜、３はＨ
系イオン、４はＢ系イオンである。
【００１０】本発明においては、図１（Ａ）に示されて
いるように、ガラス基板１の上に形成された多結晶Ｓｉ
膜２に、外部からＨ系イオン３と導電型を決定する不純
物であるＢ系イオン４を、イオンドーピング法（イオン
シャワー法）、または、プラズマドーピング法を用いる
ことによって同時に導入する。
いるように、ガラス基板１の上に形成された多結晶Ｓｉ
膜２に、外部からＨ系イオン３と導電型を決定する不純
物であるＢ系イオン４を、イオンドーピング法（イオン
シャワー法）、または、プラズマドーピング法を用いる
ことによって同時に導入する。
【００１１】この場合、Ｂ系イオン４は、後に説明する
深さと不純物濃度の関係からＢ+ ，２Ｂ+ またはＢ2+の
形で導入されるものと考えられる。多結晶Ｓｉ膜は成長
した状態（ａｓ ｇｒｏｗｎ）では弱いｎ型を示すが、
ｐ型不純物であるＢ系イオン４の導入によってｉ型に近
づけ高抵抗化し、リーク電流を低減することができる。
深さと不純物濃度の関係からＢ+ ，２Ｂ+ またはＢ2+の
形で導入されるものと考えられる。多結晶Ｓｉ膜は成長
した状態（ａｓ ｇｒｏｗｎ）では弱いｎ型を示すが、
ｐ型不純物であるＢ系イオン４の導入によってｉ型に近
づけ高抵抗化し、リーク電流を低減することができる。
【００１２】また、多結晶Ｓｉ膜２に水素を導入するこ
とによって、多結晶Ｓｉ膜２の未結合手を水素原子によ
って結合して、電気的に不活性にすることができる。こ
のように、水素化処理を施して不活性にし、逆導電型の
不純物を導入した多結晶Ｓｉ膜を加工してチャネル領域
とし、その上に絶縁膜等を堆積してＴＦＴを形成する
が、この工程の最高温度は、導入された水素が離脱しな
いように３００℃以下に限定する必要がある。
とによって、多結晶Ｓｉ膜２の未結合手を水素原子によ
って結合して、電気的に不活性にすることができる。こ
のように、水素化処理を施して不活性にし、逆導電型の
不純物を導入した多結晶Ｓｉ膜を加工してチャネル領域
とし、その上に絶縁膜等を堆積してＴＦＴを形成する
が、この工程の最高温度は、導入された水素が離脱しな
いように３００℃以下に限定する必要がある。
【００１３】図１（Ｂ）は多結晶Ｓｉ膜に水素と不純物
を導入した（Ｂ，Ｈ処理）後の欠陥密度分布を示してい
るが、Ｂの導入によって、Ｂ，Ｈ処理前にｎ型であった
多結晶Ｓｉ膜のフェルミ準位が導電帯のエネルギーＥｃ
と価電子帯のエネルギーＥｖの中間程度にまで低下して
ｉ型化し、多結晶Ｓｉ膜の導電帯のエネルギーＥｃと価
電子帯のエネルギーＥｖの欠陥密度が減少していること
が分かる。本発明においては、層間絶縁膜等を形成する
前に多結晶Ｓｉ膜に水素化処理を施すため、多結晶Ｓｉ
膜中の未接合手を有効に補償することができる。
を導入した（Ｂ，Ｈ処理）後の欠陥密度分布を示してい
るが、Ｂの導入によって、Ｂ，Ｈ処理前にｎ型であった
多結晶Ｓｉ膜のフェルミ準位が導電帯のエネルギーＥｃ
と価電子帯のエネルギーＥｖの中間程度にまで低下して
ｉ型化し、多結晶Ｓｉ膜の導電帯のエネルギーＥｃと価
電子帯のエネルギーＥｖの欠陥密度が減少していること
が分かる。本発明においては、層間絶縁膜等を形成する
前に多結晶Ｓｉ膜に水素化処理を施すため、多結晶Ｓｉ
膜中の未接合手を有効に補償することができる。
【００１４】
【実施例】以下、本発明の実施例を説明する。 （第１実施例）図２は、第１実施例の多結晶ＳｉＴＦＴ
の製造工程説明図であり、（Ａ）〜（Ｄ）は各工程を示
している。この図において、１１はガラス基板、１２は
多結晶Ｓｉ膜、１２1 はソース領域、１２2 はドレイン
領域、１３はＢ2 Ｈ6 ／Ｈ2 ガス、１４はゲート絶縁
膜、１５はゲート電極、１６は燐（Ｐ）、１７は層間絶
縁膜、１８1 はソース電極、１８2 はドレイン電極、１
８3 はゲート電極である。この製造工程説明図によって
第１実施例の多結晶ＳｉＴＦＴの製造方法を説明する。
の製造工程説明図であり、（Ａ）〜（Ｄ）は各工程を示
している。この図において、１１はガラス基板、１２は
多結晶Ｓｉ膜、１２1 はソース領域、１２2 はドレイン
領域、１３はＢ2 Ｈ6 ／Ｈ2 ガス、１４はゲート絶縁
膜、１５はゲート電極、１６は燐（Ｐ）、１７は層間絶
縁膜、１８1 はソース電極、１８2 はドレイン電極、１
８3 はゲート電極である。この製造工程説明図によって
第１実施例の多結晶ＳｉＴＦＴの製造方法を説明する。
【００１５】第１工程（図２（Ａ）参照） ガラス基板１１の上に形成された多結晶Ｓｉ膜１２にイ
オンシャワー法によってＢ2 Ｈ6 ／Ｈ2 ガス１３を用
い、Ｂを１×１０13イオン／ｃｍ2 注入する。これと同
時に、希釈ガスのＨ2 とＢ2 Ｈ6 のＨ2 をイオン化して
多結晶Ｓｉ膜１２中に導入する。このＢ，Ｈ処理によっ
て、前述のように、本来弱いｎ型であった多結晶Ｓｉ膜
１２が高抵抗のｉ型になり、多結晶Ｓｉ膜１２の未結合
手を補償して電気的に不活性化することができる。
オンシャワー法によってＢ2 Ｈ6 ／Ｈ2 ガス１３を用
い、Ｂを１×１０13イオン／ｃｍ2 注入する。これと同
時に、希釈ガスのＨ2 とＢ2 Ｈ6 のＨ2 をイオン化して
多結晶Ｓｉ膜１２中に導入する。このＢ，Ｈ処理によっ
て、前述のように、本来弱いｎ型であった多結晶Ｓｉ膜
１２が高抵抗のｉ型になり、多結晶Ｓｉ膜１２の未結合
手を補償して電気的に不活性化することができる。
【００１６】第２工程（図２（Ｂ）参照） この多結晶Ｓｉ膜１２の上にＳｉＯ2 膜とＡｌ膜を形成
し、パターニングすることによって、ゲート絶縁膜１４
とゲート電極１５を形成する。その後、ゲート絶縁膜１
４とゲート電極１５をマスクにして、多結晶Ｓｉ膜１２
中に燐（Ｐ）１６をイオンシャワー法によっ導入してｎ
+ 型のソース領域１２ 1 とドレイン領域１２2 を形成す
る。
し、パターニングすることによって、ゲート絶縁膜１４
とゲート電極１５を形成する。その後、ゲート絶縁膜１
４とゲート電極１５をマスクにして、多結晶Ｓｉ膜１２
中に燐（Ｐ）１６をイオンシャワー法によっ導入してｎ
+ 型のソース領域１２ 1 とドレイン領域１２2 を形成す
る。
【００１７】第３工程（図２（Ｃ）参照） 全面にＳｉＮ膜を形成しパターニングして層間絶縁膜１
７を形成した後、ソース領域１２1 、ドレイン領域１２
2 、ゲート電極１５の上にコンタクトホールを形成す
る。
７を形成した後、ソース領域１２1 、ドレイン領域１２
2 、ゲート電極１５の上にコンタクトホールを形成す
る。
【００１８】第４工程（図２（Ｄ）参照） コンタクトホールを含む全面にＡｌ／Ｓｉ（Ｓｉを僅か
含むＡｌ）膜をスパッタリングによって形成し、パター
ニングすることによってソース電極１８1 とドレイン電
極１８2 と、ゲート電極１８3 を形成する。
含むＡｌ）膜をスパッタリングによって形成し、パター
ニングすることによってソース電極１８1 とドレイン電
極１８2 と、ゲート電極１８3 を形成する。
【００１９】この実施例の多結晶ＳｉＴＦＴの製造方法
によると、新たに複雑なプロセスの追加、またはＴＦＴ
の構造を変更することなく特性を改善することができ
る。
によると、新たに複雑なプロセスの追加、またはＴＦＴ
の構造を変更することなく特性を改善することができ
る。
【００２０】図３は、第１実施例のＴＦＴのゲート電圧
対ドレイン電流特性図である。この図の横軸はゲート電
圧を示し、縦軸はドレイン電流を示している。また、第
１実施例のＴＦＴの特性を実線で示し、従来の多結晶Ｓ
ｉ膜にＢ，Ｈを導入していないＴＦＴの特性を比較のた
め破線で示している。
対ドレイン電流特性図である。この図の横軸はゲート電
圧を示し、縦軸はドレイン電流を示している。また、第
１実施例のＴＦＴの特性を実線で示し、従来の多結晶Ｓ
ｉ膜にＢ，Ｈを導入していないＴＦＴの特性を比較のた
め破線で示している。
【００２１】この図に示されているように、第１実施例
のＴＦＴにおいては、ゲート電圧を負にしたときのリー
ク電流を従来のＴＦＴより著しく低減されており、ドレ
イン電流を１桁増大するのに要するゲート電圧であるＳ
値で表される立ち上がり特性が改善されていることが分
かる。
のＴＦＴにおいては、ゲート電圧を負にしたときのリー
ク電流を従来のＴＦＴより著しく低減されており、ドレ
イン電流を１桁増大するのに要するゲート電圧であるＳ
値で表される立ち上がり特性が改善されていることが分
かる。
【００２２】図４は、第１実施例のイオンシャワー法に
よる多結晶Ｓｉ膜の深さ対硼素と水素の濃度関係図であ
る。硼素と水素の深さ対濃度説明図である。この図にお
いて、横軸は深さを示し、縦軸は硼素（Ｂ）と水素
（Ｈ）の深さを示している。この図は、Ｂ2 Ｈ6 ／Ｈ2
ガスを用いたイオンシャワー法によって多結晶Ｓｉ膜中
にＢとＨを導入した場合の、深さとＢとＨの濃度を示し
ている。この実施例の多結晶ＳｉＴＦＴの製造方法によ
ると、この図に示された関係を利用して、イオンシャワ
ーのエネルギーを調節して注入する深さを制御すること
によって、多結晶Ｓｉ膜中のＢとＨの濃度を高精度で設
定することができる。
よる多結晶Ｓｉ膜の深さ対硼素と水素の濃度関係図であ
る。硼素と水素の深さ対濃度説明図である。この図にお
いて、横軸は深さを示し、縦軸は硼素（Ｂ）と水素
（Ｈ）の深さを示している。この図は、Ｂ2 Ｈ6 ／Ｈ2
ガスを用いたイオンシャワー法によって多結晶Ｓｉ膜中
にＢとＨを導入した場合の、深さとＢとＨの濃度を示し
ている。この実施例の多結晶ＳｉＴＦＴの製造方法によ
ると、この図に示された関係を利用して、イオンシャワ
ーのエネルギーを調節して注入する深さを制御すること
によって、多結晶Ｓｉ膜中のＢとＨの濃度を高精度で設
定することができる。
【００２３】この実施例においては、水素と同時に多結
晶Ｓｉ膜に導入する不純物を１×１０14イオン／ｃｍ2
以下にすることによって、導電型の逆転等の不都合の発
生を防ぐことができる。
晶Ｓｉ膜に導入する不純物を１×１０14イオン／ｃｍ2
以下にすることによって、導電型の逆転等の不都合の発
生を防ぐことができる。
【００２４】（第２実施例）第１実施例の多結晶ＳｉＴ
ＦＴの製造方法においては、多結晶Ｓｉ膜にＢ，Ｈを導
入する方法としてイオンシャワー法を用いたが、このイ
オンシャワー法に代えて、Ｂ2 Ｈ6 ／Ｈ2 ガスを用いた
プラズマドーピングを用いても同様の効果を得ることが
できる。
ＦＴの製造方法においては、多結晶Ｓｉ膜にＢ，Ｈを導
入する方法としてイオンシャワー法を用いたが、このイ
オンシャワー法に代えて、Ｂ2 Ｈ6 ／Ｈ2 ガスを用いた
プラズマドーピングを用いても同様の効果を得ることが
できる。
【００２５】図５は、第２実施例の多結晶ＳｉＴＦＴの
製造方法の説明図であり、（Ａ）はプラズマドーピング
装置を示し、（Ｂ）はプラズマドーピング法による多結
晶Ｓｉ膜の深さとＢ，Ｈの濃度を示している。この図に
おいて、２１はチャンバー、２２，２３はロードロッ
ク、２４は原料ガス供給管、２５，２６は排気管、２７
はサセプター、２８は被処理基板、２９は電極、３０は
高周波電源である。
製造方法の説明図であり、（Ａ）はプラズマドーピング
装置を示し、（Ｂ）はプラズマドーピング法による多結
晶Ｓｉ膜の深さとＢ，Ｈの濃度を示している。この図に
おいて、２１はチャンバー、２２，２３はロードロッ
ク、２４は原料ガス供給管、２５，２６は排気管、２７
はサセプター、２８は被処理基板、２９は電極、３０は
高周波電源である。
【００２６】図５（Ａ）に概略的に示されているよう
に、プラズマドーピング装置は、被処理基板２８を出し
入れし、内部の電極等を整備するためのロードロック２
２，２３、Ｂ2 Ｈ6 ／Ｈ2 ガスを供給するための原料ガ
ス供給管２４、被処理基板２８を支持するためのサセプ
ター２７、排気管２５，２６、電極２９を具えるチャン
バー２１と、被処理基板２８と電極２９の間にプラズマ
を発生させるための高周波電源３０とから構成されてい
る。
に、プラズマドーピング装置は、被処理基板２８を出し
入れし、内部の電極等を整備するためのロードロック２
２，２３、Ｂ2 Ｈ6 ／Ｈ2 ガスを供給するための原料ガ
ス供給管２４、被処理基板２８を支持するためのサセプ
ター２７、排気管２５，２６、電極２９を具えるチャン
バー２１と、被処理基板２８と電極２９の間にプラズマ
を発生させるための高周波電源３０とから構成されてい
る。
【００２７】このプラズマドーピング装置の、サセプタ
ー２７に、多結晶Ｓｉ膜を形成した被処理基板２８をセ
ットし、排気管２５，２６からチャンバー２１内を排気
し、原料ガス供給管２４からチャンバー２１内にＢ2 Ｈ
6 ／Ｈ2 ガスを供給し、高周波電源３０によって被処理
基板２８と電極２９の間に発生した高周波電界によって
Ｂ2 Ｈ6 ／Ｈ2 ガスをプラズマ化して、ＢとＨを多結晶
Ｓｉ膜に導入する。
ー２７に、多結晶Ｓｉ膜を形成した被処理基板２８をセ
ットし、排気管２５，２６からチャンバー２１内を排気
し、原料ガス供給管２４からチャンバー２１内にＢ2 Ｈ
6 ／Ｈ2 ガスを供給し、高周波電源３０によって被処理
基板２８と電極２９の間に発生した高周波電界によって
Ｂ2 Ｈ6 ／Ｈ2 ガスをプラズマ化して、ＢとＨを多結晶
Ｓｉ膜に導入する。
【００２８】この第２実施例の多結晶ＳｉＴＦＴの製造
方法によって多結晶Ｓｉ膜にＢとＨを同時に導入した場
合の、深さと、ＢとＨの濃度の関係は、図５（Ｂ）に示
されている。この図に示された関係を利用して、多結晶
Ｓｉ膜中のＢとＨの濃度を容易に設定することができ
る。この実施例の多結晶ＳｉＴＦＴの製造方法による
と、安価なプラズマ装置を用いることができるため、コ
ストの低減を図ることができる。
方法によって多結晶Ｓｉ膜にＢとＨを同時に導入した場
合の、深さと、ＢとＨの濃度の関係は、図５（Ｂ）に示
されている。この図に示された関係を利用して、多結晶
Ｓｉ膜中のＢとＨの濃度を容易に設定することができ
る。この実施例の多結晶ＳｉＴＦＴの製造方法による
と、安価なプラズマ装置を用いることができるため、コ
ストの低減を図ることができる。
【００２９】上記の各実施例の多結晶ＳｉＴＦＴの製造
方法においては、水素と不純物の原料として、Ｂ2 Ｈ6
／Ｈ2 ，Ｂ2 Ｈ6 ／Ｈｅ，Ｂ2 Ｈ6 ／Ｈｅ＋Ｈ2 ガス等
を用いることができる。
方法においては、水素と不純物の原料として、Ｂ2 Ｈ6
／Ｈ2 ，Ｂ2 Ｈ6 ／Ｈｅ，Ｂ2 Ｈ6 ／Ｈｅ＋Ｈ2 ガス等
を用いることができる。
【００３０】この実施例においては、水素と同時に多結
晶Ｓｉ膜に導入する不純物を５×１０18個／ｃｍ3 以下
にすることによって、導電型の逆転等の不都合の発生を
防ぐことができる。
晶Ｓｉ膜に導入する不純物を５×１０18個／ｃｍ3 以下
にすることによって、導電型の逆転等の不都合の発生を
防ぐことができる。
【００３１】
【発明の効果】以上説明したように、本発明によると、
層間絶縁膜等が形成される前に多結晶Ｓｉ膜を水素化す
るため、水素化処理が有効に行われ、水素と同時にチャ
ネル領域の導電型とは異なる導電型の不純物を導入し
て、堆積したばかりの多結晶Ｓｉ膜の僅かなｎ型導電型
を補償して高抵抗化するため、多結晶ＳｉＴＦＴの立ち
上がり特性が改善され、オフ電流が低減され、製造工程
上にも複雑な要因がなく、素子形状にも大型化する要因
がないため、精細化、微細化される液晶表示装置の技術
分野において寄与するところが大きい。
層間絶縁膜等が形成される前に多結晶Ｓｉ膜を水素化す
るため、水素化処理が有効に行われ、水素と同時にチャ
ネル領域の導電型とは異なる導電型の不純物を導入し
て、堆積したばかりの多結晶Ｓｉ膜の僅かなｎ型導電型
を補償して高抵抗化するため、多結晶ＳｉＴＦＴの立ち
上がり特性が改善され、オフ電流が低減され、製造工程
上にも複雑な要因がなく、素子形状にも大型化する要因
がないため、精細化、微細化される液晶表示装置の技術
分野において寄与するところが大きい。
【図１】本発明の多結晶ＳｉＴＦＴの製造方法の原理説
明図であり、（Ａ）は多結晶Ｓｉ膜に水素と不純物を導
入する工程、（Ｂ）は多結晶Ｓｉ膜に水素と不純物を導
入した後の欠陥密度分布を示している。
明図であり、（Ａ）は多結晶Ｓｉ膜に水素と不純物を導
入する工程、（Ｂ）は多結晶Ｓｉ膜に水素と不純物を導
入した後の欠陥密度分布を示している。
【図２】第１実施例の多結晶ＳｉＴＦＴの製造工程説明
図であり、（Ａ）〜（Ｄ）は各工程を示している。
図であり、（Ａ）〜（Ｄ）は各工程を示している。
【図３】第１実施例のＴＦＴのゲート電圧対ドレイン電
流特性図である。
流特性図である。
【図４】第１実施例のイオンシャワー法による多結晶Ｓ
ｉ膜の深さ対硼素と水素の濃度関係図である。
ｉ膜の深さ対硼素と水素の濃度関係図である。
【図５】第２実施例の多結晶ＳｉＴＦＴの製造方法の説
明図であり、（Ａ）はプラズマドーピング装置を示し、
（Ｂ）はプラズマドーピング法による多結晶Ｓｉ膜の深
さとＢ，Ｈの濃度を示している。
明図であり、（Ａ）はプラズマドーピング装置を示し、
（Ｂ）はプラズマドーピング法による多結晶Ｓｉ膜の深
さとＢ，Ｈの濃度を示している。
１ ガラス基板 ２ 多結晶Ｓｉ膜 ３ Ｈ系イオン ４ Ｂ系イオン １１ ガラス基板 １２ 多結晶Ｓｉ膜 １２1 ソース領域 １２2 ドレイン領域 １３ Ｂ2 Ｈ6 ／Ｈ2 ガス １４ ゲート絶縁膜 １５ ゲート電極 １６ 燐（Ｐ） １７ 層間絶縁膜 １８1 ソース電極 １８2 ドレイン電極 １８3 ゲート電極 ２１ チャンバー ２２，２３ ロードロック ２４ 原料ガス供給管 ２５，２６ 排気管 ２７ サセプター ２８ 被処理基板 ２９ 電極 ３０ 高周波電源
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/324 Ｐ 8617−4Ｍ 8617−4Ｍ Ｈ０１Ｌ 21/265 Ｐ (72)発明者 植松 達也 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 筧 達也 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (6)
- 【請求項１】 絶縁基板の上に形成されたチャネル領
域、ソース領域、ドレイン領域となる多結晶Ｓｉ膜と、
その上に形成されたゲート絶縁膜と、その上に形成され
たゲート電極と、該ソース領域とドレイン領域の上に形
成されたソース電極とドレイン電極を有する多結晶Ｓｉ
ＴＦＴの製造方法において、該多結晶Ｓｉ膜の水素化処
理を、該多結晶Ｓｉ膜を形成する工程とゲート絶縁膜を
形成する工程の間で行い、かつ、該水素化処理と同時
に、該チャネル領域の導電型とは異なる導電型の不純物
を該多結晶Ｓｉ膜に導入することを特徴とする多結晶Ｓ
ｉＴＦＴの製造方法。 - 【請求項２】 多結晶Ｓｉ膜に、水素化処理と同時にチ
ャネル領域の導電型とは異なる導電型の不純物を導入す
る際、Ｂ2 Ｈ6 ／Ｈ2 ，Ｂ2 Ｈ6 ／Ｈｅ，Ｂ 2 Ｈ6 ／Ｈ
ｅ＋Ｈ2 ガスをイオン注入することを特徴とする請求項
１に記載された多結晶ＳｉＴＦＴの製造方法。 - 【請求項３】 多結晶Ｓｉ膜に、水素化処理と同時にチ
ャネル領域の導電型とは異なる導電型の不純物を導入す
る工程としてイオンドーピング法を用いることを特徴と
する請求項１に記載された多結晶ＳｉＴＦＴの製造方
法。 - 【請求項４】 多結晶Ｓｉ膜に、水素化処理と同時にチ
ャネル領域の導電型とは異なる導電型の不純物を導入す
る際、多結晶Ｓｉ膜に導入する不純物を１×１０14イオ
ン／ｃｍ2 以下にすることを特徴とする請求項３に記載
された多結晶ＳｉＴＦＴの製造方法。 - 【請求項５】 多結晶Ｓｉ膜に、水素化処理と同時にチ
ャネル領域の導電型とは異なる導電型の不純物を導入す
る工程としてプラズマドーピング法を用いることを特徴
とする請求項１に記載された多結晶ＳｉＴＦＴの製造方
法。 - 【請求項６】 多結晶Ｓｉ膜に、水素化処理と同時にチ
ャネル領域の導電型とは異なる導電型の不純物を導入す
る際、多結晶Ｓｉ膜に導入する不純物を５×１０18個／
ｃｍ3 以下にすることを特徴とする請求項３に記載され
た多結晶ＳｉＴＦＴの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20597893A JP3635469B2 (ja) | 1993-08-20 | 1993-08-20 | 多結晶ＳｉＴＦＴの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20597893A JP3635469B2 (ja) | 1993-08-20 | 1993-08-20 | 多結晶ＳｉＴＦＴの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0758337A true JPH0758337A (ja) | 1995-03-03 |
| JP3635469B2 JP3635469B2 (ja) | 2005-04-06 |
Family
ID=16515873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20597893A Expired - Fee Related JP3635469B2 (ja) | 1993-08-20 | 1993-08-20 | 多結晶ＳｉＴＦＴの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3635469B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6118139A (en) * | 1997-12-09 | 2000-09-12 | Nec Corporation | Thin film transistor with reduced hydrogen passivation process time |
| KR100305527B1 (ko) * | 1998-07-09 | 2001-11-01 | 니시무로 타이죠 | 반도체장치의 제조방법 및 제조장치 |
| US6875644B2 (en) | 2001-11-20 | 2005-04-05 | Samsung Sdi Co., Ltd. | Methods of manufacturing thin film transistors using masks to protect the channel regions from impurities while doping a semiconductor layer to form source/drain regions |
-
1993
- 1993-08-20 JP JP20597893A patent/JP3635469B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6118139A (en) * | 1997-12-09 | 2000-09-12 | Nec Corporation | Thin film transistor with reduced hydrogen passivation process time |
| US6281053B1 (en) | 1997-12-09 | 2001-08-28 | Nec Corporation | Thin film transistor with reduced hydrogen passivation process time |
| KR100305527B1 (ko) * | 1998-07-09 | 2001-11-01 | 니시무로 타이죠 | 반도체장치의 제조방법 및 제조장치 |
| US6875644B2 (en) | 2001-11-20 | 2005-04-05 | Samsung Sdi Co., Ltd. | Methods of manufacturing thin film transistors using masks to protect the channel regions from impurities while doping a semiconductor layer to form source/drain regions |
| KR100491142B1 (ko) * | 2001-11-20 | 2005-05-24 | 삼성에스디아이 주식회사 | 박막 트랜지스터의 제조방법 |
| US7205183B2 (en) | 2001-11-20 | 2007-04-17 | Samsung Sdi Co., Ltd. | Methods of manufacturing thin film transistors using masks to protect the channel regions from impurities while doping a semiconductor layer to form source/drain regions |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3635469B2 (ja) | 2005-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4802364B2 (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 | |
| US7227229B2 (en) | Active matrix display device comprising an inverter circuit | |
| US6271062B1 (en) | Thin film semiconductor device including a semiconductor film with high field-effect mobility | |
| US6261875B1 (en) | Transistor and process for fabricating the same | |
| KR0180323B1 (ko) | 박막 트랜지스터의 제조방법 | |
| JPS63194326A (ja) | 半導体装置の製造方法 | |
| JPH08242005A (ja) | 非晶質シリコン薄膜トランジスタ及びその製造方法 | |
| JPH0758337A (ja) | 多結晶ＳｉＴＦＴの製造方法 | |
| JPS6267872A (ja) | 非晶質シリコン薄膜トランジスタ | |
| JPH09321305A (ja) | 薄膜トランジスタ及びそれを用いた液晶表示装置 | |
| JPH0897436A (ja) | 薄膜半導体素子とその製造方法 | |
| JP2004055838A (ja) | 薄膜トランジスタの製造方法 | |
| JP3134336B2 (ja) | 半導体装置の製造方法 | |
| JP2004288864A (ja) | 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器 | |
| KR100187387B1 (ko) | 박막트랜지스터의 오우믹층 활성화방법 | |
| JP3428143B2 (ja) | 不純物の活性化方法ならびに薄膜トランジスタの製造方法 | |
| KR0165579B1 (ko) | 비정질 실리콘 박막트랜지스터 및 그 제조방법 | |
| KR100370451B1 (ko) | 단순공정에의한비정질실리콘박막트랜지스터와액정표시소자(lcd)제조방법 | |
| JPH04186634A (ja) | 薄膜半導体装置の製造方法 | |
| JP2976569B2 (ja) | 半導体装置の製造方法 | |
| JPH088440A (ja) | 薄膜トランジスタとその製造方法 | |
| JP2556850B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6329978A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07142739A (ja) | 多結晶シリコン薄膜トランジスターの製造方法 | |
| JPH07193246A (ja) | Ｃｍｏｓ薄膜トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041007 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041220 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130114 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |