JPH0755895A - 高効率故障検出用テストパターンの作成方法 - Google Patents
高効率故障検出用テストパターンの作成方法Info
- Publication number
- JPH0755895A JPH0755895A JP5198203A JP19820393A JPH0755895A JP H0755895 A JPH0755895 A JP H0755895A JP 5198203 A JP5198203 A JP 5198203A JP 19820393 A JP19820393 A JP 19820393A JP H0755895 A JPH0755895 A JP H0755895A
- Authority
- JP
- Japan
- Prior art keywords
- test
- test pattern
- failure detection
- pattern
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318371—Methodologies therefor, e.g. algorithms, procedures
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＬＳＩの故障箇所を検出する故障検出用テス
トパータンの生成において、故障検出率を低下させるこ
となく、効率的に故障検出用のテストパターンの数を削
減し、シミュレーションの時間の短縮、データ量の減少
を図ること。 【構成】 ＬＳＩ内部の順序回路を初期化する初期化リ
セット信号等によりパターン毎に区切られたテストパタ
ーンＦＮ１〜ＦＮｎの個々について、全ての故障検出箇
所を対象にして故障検出を行う（Ｓ１）。そして、それ
ぞれのテストパターンが検出した箇所に基づき不要なテ
ストパターンを割り出し（Ｓ２）、割り出した不要なテ
ストパターンを削除し（Ｓ３）、故障検出用テストパタ
ーンの数を削減させ、高効率故障検出用テストパターン
を作成する。無意味となるテストパターンを検出して削
除することかができるので、効率良くテストパターン数
を削減させることができる。
トパータンの生成において、故障検出率を低下させるこ
となく、効率的に故障検出用のテストパターンの数を削
減し、シミュレーションの時間の短縮、データ量の減少
を図ること。 【構成】 ＬＳＩ内部の順序回路を初期化する初期化リ
セット信号等によりパターン毎に区切られたテストパタ
ーンＦＮ１〜ＦＮｎの個々について、全ての故障検出箇
所を対象にして故障検出を行う（Ｓ１）。そして、それ
ぞれのテストパターンが検出した箇所に基づき不要なテ
ストパターンを割り出し（Ｓ２）、割り出した不要なテ
ストパターンを削除し（Ｓ３）、故障検出用テストパタ
ーンの数を削減させ、高効率故障検出用テストパターン
を作成する。無意味となるテストパターンを検出して削
除することかができるので、効率良くテストパターン数
を削減させることができる。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩの故障検出を行
うテストパターンの作成方法に関し、特に本発明は、故
障検出率を低下させることなくテストパターンの数を削
減することができる高効率な故障検出用テストパターン
の作成方法に関するものである。
うテストパターンの作成方法に関し、特に本発明は、故
障検出率を低下させることなくテストパターンの数を削
減することができる高効率な故障検出用テストパターン
の作成方法に関するものである。
【０００２】
【従来の技術】図６は本発明の前提となるＬＳＩ故障検
出シミュレータの構成を示す図であり、１はテストパタ
ーンを生成するテストパターン生成部、２は故障検出を
行うＬＳＩをシミュレーションするＬＳＩシミュレー
タ、３はシミュレーション結果ファイルであり、シミュ
レーション結果ファイル３にはテストパターンをＬＳＩ
シミュレータ２に印加したときに得られた出力パターン
の判定結果が格納されている。４はテストパターン判定
部であり、テストパターン判定部４は、シミュレーショ
ン結果ファイル３を参照してＬＳＩシミュレータ２の出
力パターンに基づき、ＬＳＩの故障検出結果を判定す
る。
出シミュレータの構成を示す図であり、１はテストパタ
ーンを生成するテストパターン生成部、２は故障検出を
行うＬＳＩをシミュレーションするＬＳＩシミュレー
タ、３はシミュレーション結果ファイルであり、シミュ
レーション結果ファイル３にはテストパターンをＬＳＩ
シミュレータ２に印加したときに得られた出力パターン
の判定結果が格納されている。４はテストパターン判定
部であり、テストパターン判定部４は、シミュレーショ
ン結果ファイル３を参照してＬＳＩシミュレータ２の出
力パターンに基づき、ＬＳＩの故障検出結果を判定す
る。
【０００３】図７は上記したテストパターン生成回路が
生成するテストパターンの一例を示す図であり、同図に
おいて、「RESET 」はＬＳＩ内部のフリップフロップを
初期化する初期化リセット信号、「パターンＡ」、「パ
ターンＢ」、…、はＬＳＩの各端子に印加するテストパ
ターン、「ＦＦ」はＬＳＩ内のフリップフロップの状態
の一例を示している。
生成するテストパターンの一例を示す図であり、同図に
おいて、「RESET 」はＬＳＩ内部のフリップフロップを
初期化する初期化リセット信号、「パターンＡ」、「パ
ターンＢ」、…、はＬＳＩの各端子に印加するテストパ
ターン、「ＦＦ」はＬＳＩ内のフリップフロップの状態
の一例を示している。
【０００４】図８は故障検出テストパターンと故障検出
箇所を示す図であり、ＦＮ１〜ＦＮ７は初期化リセット
毎に区切られたテストパターンのテスト名、括弧内はそ
のテストにおけるパターン数を示し、また、ａ〜ｍは故
障検出対象箇所である。同図はＦＮ１のテストで５０パ
ターンのテストパターンを与えることによりｂ，ｄ，ｅ
の故障検出対象箇所を検出でき、テスト名ＦＮ２のテス
トで５０パターンのテストパターンを与えることにより
ｄ，ｆ，ｉの故障検出対象箇所を検出でき、以下同様に
ＦＮ３〜ＦＮ７のテストパターンを与えることにより
ａ，ｂ，ｄ，ｅ，ｆ，ｇ，ｈ，ｉ，ｊ，ｋの各故障検出
対象箇所を検出できたことを示している。
箇所を示す図であり、ＦＮ１〜ＦＮ７は初期化リセット
毎に区切られたテストパターンのテスト名、括弧内はそ
のテストにおけるパターン数を示し、また、ａ〜ｍは故
障検出対象箇所である。同図はＦＮ１のテストで５０パ
ターンのテストパターンを与えることによりｂ，ｄ，ｅ
の故障検出対象箇所を検出でき、テスト名ＦＮ２のテス
トで５０パターンのテストパターンを与えることにより
ｄ，ｆ，ｉの故障検出対象箇所を検出でき、以下同様に
ＦＮ３〜ＦＮ７のテストパターンを与えることにより
ａ，ｂ，ｄ，ｅ，ｆ，ｇ，ｈ，ｉ，ｊ，ｋの各故障検出
対象箇所を検出できたことを示している。
【０００５】図６において、テストパターン生成部１
は、図７に示すように、ＬＳＩが内蔵するフリップフロ
ップの初期化リセット毎にパターンＡ，パターンＢ，
…、のテストデータを生成し、ＬＳＩシミュレータ２に
印加する。例えば、図８に示すように、テストパターン
生成部１はＦＮ１のテストで５０パターンのテストパタ
ーンを生成して、ＬＳＩシミュレータ２に与える。
は、図７に示すように、ＬＳＩが内蔵するフリップフロ
ップの初期化リセット毎にパターンＡ，パターンＢ，
…、のテストデータを生成し、ＬＳＩシミュレータ２に
印加する。例えば、図８に示すように、テストパターン
生成部１はＦＮ１のテストで５０パターンのテストパタ
ーンを生成して、ＬＳＩシミュレータ２に与える。
【０００６】ＬＳＩシミュレータ２はテストパターン生
成部１が出力するテストパターンに応じて、出力パター
ンを発生する。ＬＳＩシミュレータ２が出力する出力パ
ターンはテストパターン判定部４に与えられ、テストパ
ターン判定部４は前記したようにシミュレーション結果
ファイル３を参照して、ＬＳＩの故障検出結果を判定す
る。
成部１が出力するテストパターンに応じて、出力パター
ンを発生する。ＬＳＩシミュレータ２が出力する出力パ
ターンはテストパターン判定部４に与えられ、テストパ
ターン判定部４は前記したようにシミュレーション結果
ファイル３を参照して、ＬＳＩの故障検出結果を判定す
る。
【０００７】図８のテスト名ＦＮ１のテストにおいて
は、テストパターン判定部４はシミュレーション結果フ
ァイル３を参照して、ｂ，ｄ，ｅの故障検出箇所の検出
を確認する。
は、テストパターン判定部４はシミュレーション結果フ
ァイル３を参照して、ｂ，ｄ，ｅの故障検出箇所の検出
を確認する。
【０００８】
【発明が解決しようとする課題】ところで、上記した従
来技術においては、テストパターン生成部１が出力する
故障検出用のテストパターンの数を効率的に削減する方
法は特になく、例えば、新たな故障箇所を検出するため
に追加された追加故障検出用のパターンが事実上有効で
なかった場合に、そのパターンを削除する程度であっ
た。
来技術においては、テストパターン生成部１が出力する
故障検出用のテストパターンの数を効率的に削減する方
法は特になく、例えば、新たな故障箇所を検出するため
に追加された追加故障検出用のパターンが事実上有効で
なかった場合に、そのパターンを削除する程度であっ
た。
【０００９】このため、故障検出用のテストパターンを
追加作成していく過程で、あとから効率のよいテストパ
ターンが作成された場合、結果的に最初や途中で作成し
たテストパターンが無意味となってしまう場合があっ
た。その結果、必要以上にテストパターンが長大となっ
てしまい、シミュレーションの時間の増大や、データ量
の増加などの問題を生じていた。
追加作成していく過程で、あとから効率のよいテストパ
ターンが作成された場合、結果的に最初や途中で作成し
たテストパターンが無意味となってしまう場合があっ
た。その結果、必要以上にテストパターンが長大となっ
てしまい、シミュレーションの時間の増大や、データ量
の増加などの問題を生じていた。
【００１０】本発明は上記した従来の問題点を解決する
ためになされたものであって、故障検出率を低下させる
ことなく、効率的に故障検出用のテストパターンの数を
削減でき、シミュレーションの時間の短縮、データ量の
減少を図ることができる高効率故障検出用テストパター
ンの作成方法を提供することを目的とする。
ためになされたものであって、故障検出率を低下させる
ことなく、効率的に故障検出用のテストパターンの数を
削減でき、シミュレーションの時間の短縮、データ量の
減少を図ることができる高効率故障検出用テストパター
ンの作成方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】図１は本発明の原理図で
ある。上記課題を解決するため、本発明は同図に示すよ
うに、ＬＳＩ内部の故障箇所を検出する故障検出用テス
トパターンの作成方法において、ＬＳＩ内部の順序回路
を初期化する初期化リセット信号等によりパターン毎に
区切られたテストパターンＦＮ１〜ＦＮｎの個々につい
て、全ての故障検出箇所を対象にして故障検出を行い
（Ｓ１）、それぞれのテストパターンが検出した箇所に
基づき不要なテストパターンを割り出し（Ｓ２）、割り
出した不要なテストパターンを削除する（Ｓ３）ことに
より、故障検出用テストパターンの数を削減させ、高効
率故障検出用テストパターンを作成するようにしたもの
である。
ある。上記課題を解決するため、本発明は同図に示すよ
うに、ＬＳＩ内部の故障箇所を検出する故障検出用テス
トパターンの作成方法において、ＬＳＩ内部の順序回路
を初期化する初期化リセット信号等によりパターン毎に
区切られたテストパターンＦＮ１〜ＦＮｎの個々につい
て、全ての故障検出箇所を対象にして故障検出を行い
（Ｓ１）、それぞれのテストパターンが検出した箇所に
基づき不要なテストパターンを割り出し（Ｓ２）、割り
出した不要なテストパターンを削除する（Ｓ３）ことに
より、故障検出用テストパターンの数を削減させ、高効
率故障検出用テストパターンを作成するようにしたもの
である。
【００１２】
【作用】本発明は上記のように、ＬＳＩ内部の順序回路
を初期化する初期化リセット信号等によりパターン毎に
区切られたテストパターンＦＮ１〜ＦＮｎの個々につい
て、全ての故障検出箇所を対象にして故障検出を行い
（Ｓ１）、それぞれのテストパターンが検出した箇所に
基づき不要なテストパターンを割り出し（Ｓ２）、割り
出した不要なテストパターンを削除する（Ｓ３）ことに
より、高効率故障検出用テストパターンを作成するよう
にしたので、無意味となるテストパターンを検出して削
除することができ、効率良くテストパターン数を削減さ
せることができる。このため、シミュレーション時間を
短縮することができるとともに、データ量を削減するこ
とが可能となる。
を初期化する初期化リセット信号等によりパターン毎に
区切られたテストパターンＦＮ１〜ＦＮｎの個々につい
て、全ての故障検出箇所を対象にして故障検出を行い
（Ｓ１）、それぞれのテストパターンが検出した箇所に
基づき不要なテストパターンを割り出し（Ｓ２）、割り
出した不要なテストパターンを削除する（Ｓ３）ことに
より、高効率故障検出用テストパターンを作成するよう
にしたので、無意味となるテストパターンを検出して削
除することができ、効率良くテストパターン数を削減さ
せることができる。このため、シミュレーション時間を
短縮することができるとともに、データ量を削減するこ
とが可能となる。
【００１３】
【実施例】図２は本発明の実施例のＬＳＩ故障検出シミ
ュレータの構成を示す図であり、図６に示したものと同
一のものには同一の符号が付されており、１はテストパ
ターンを生成するテストパターン生成部、２はＬＳＩシ
ミュレータ、３はシミュレーション結果ファイル、４は
テストパターン判定部である。
ュレータの構成を示す図であり、図６に示したものと同
一のものには同一の符号が付されており、１はテストパ
ターンを生成するテストパターン生成部、２はＬＳＩシ
ミュレータ、３はシミュレーション結果ファイル、４は
テストパターン判定部である。
【００１４】５はテストパターン選択部、６は高効率テ
ストパターン格納ファイルであり、テストパターン選択
部５はテストパターン判定部３の判定結果に基づき、テ
ストパターンの内有効なテストデータを選択する。ま
た、テストパターン選択部５により選択された故障検出
用テストパターンは高効率テストパターン格納ファイル
６に格納される。そして、高効率テストパターン格納フ
ァイル６に格納された高効率故障検出用テストパターン
によりＬＳＩのテストが行われる。
ストパターン格納ファイルであり、テストパターン選択
部５はテストパターン判定部３の判定結果に基づき、テ
ストパターンの内有効なテストデータを選択する。ま
た、テストパターン選択部５により選択された故障検出
用テストパターンは高効率テストパターン格納ファイル
６に格納される。そして、高効率テストパターン格納フ
ァイル６に格納された高効率故障検出用テストパターン
によりＬＳＩのテストが行われる。
【００１５】図３は上記したテストパターン選択部５に
おける処理を示すフローチャートである。本実施例にお
いては、以下に説明するように、最初にＬＳＩの本来の
機能をテストする機能パターン（削除すべきでないパタ
ーン）で故障検出を行い、機能パターンで検出できた箇
所は対象外として、残った箇所を故障検出対象箇所とす
る。次に、故障検出箇所を初期化リセット毎に区切り、
それぞれのテストパターンが検出した故障検出対象箇所
を調べることにより、有効なパターンと無効なパターン
に振り分け、パターン数を削減していく。そして、最終
的に残ったパターンを高効率テストパターン格納ファイ
ル６に格納する。
おける処理を示すフローチャートである。本実施例にお
いては、以下に説明するように、最初にＬＳＩの本来の
機能をテストする機能パターン（削除すべきでないパタ
ーン）で故障検出を行い、機能パターンで検出できた箇
所は対象外として、残った箇所を故障検出対象箇所とす
る。次に、故障検出箇所を初期化リセット毎に区切り、
それぞれのテストパターンが検出した故障検出対象箇所
を調べることにより、有効なパターンと無効なパターン
に振り分け、パターン数を削減していく。そして、最終
的に残ったパターンを高効率テストパターン格納ファイ
ル６に格納する。
【００１６】図４、図５は故障検出用テストパターンの
有効／無効の判定を示す図であり、前記した図８および
図３、図４、図５を参照して本発明の実施例を説明す
る。図３のステップＳ１において、まず、機能パターン
で故障検出を行う。そして、故障検出可能箇所のうち、
機能パターンで検出できた箇所は対象外とし、残った箇
所を故障検出対象箇所とする。
有効／無効の判定を示す図であり、前記した図８および
図３、図４、図５を参照して本発明の実施例を説明す
る。図３のステップＳ１において、まず、機能パターン
で故障検出を行う。そして、故障検出可能箇所のうち、
機能パターンで検出できた箇所は対象外とし、残った箇
所を故障検出対象箇所とする。
【００１７】ここで、仮に故障検出箇所がａ〜ｚの２６
箇所であり、上記ステップＳ１において、機能パターン
によりｎ〜ｚの１３箇所の故障検出箇所が検出され、残
ったａ〜ｍの１３箇所が故障検出対象箇所であるとす
る。また、故障検出用パターンを初期化リセット毎に区
切り、区切られたテストパターンを前記した図８に示す
ＦＮ１〜ＦＮ７とし、それぞれのテストパターンでａ〜
ｍの故障検出対象箇所に対して故障検出を行うものとす
る。
箇所であり、上記ステップＳ１において、機能パターン
によりｎ〜ｚの１３箇所の故障検出箇所が検出され、残
ったａ〜ｍの１３箇所が故障検出対象箇所であるとす
る。また、故障検出用パターンを初期化リセット毎に区
切り、区切られたテストパターンを前記した図８に示す
ＦＮ１〜ＦＮ７とし、それぞれのテストパターンでａ〜
ｍの故障検出対象箇所に対して故障検出を行うものとす
る。
【００１８】ステップＳ２において、故障検出テストパ
ターンを初期化リセット毎に区切り、区切られたそれぞ
れのテストパターンが検出した故障検出対象箇所を調べ
る。そして、どのテストパターンにも検出されなかった
故障箇所は対象外とする。上記処理により、図８に示す
○印の箇所が各テストパターンにより故障検出できた箇
所とする。ここで、ｃ，ｇ，ｌ，ｍはどのテストパター
ンにも検出されていないので対象外とする。
ターンを初期化リセット毎に区切り、区切られたそれぞ
れのテストパターンが検出した故障検出対象箇所を調べ
る。そして、どのテストパターンにも検出されなかった
故障箇所は対象外とする。上記処理により、図８に示す
○印の箇所が各テストパターンにより故障検出できた箇
所とする。ここで、ｃ，ｇ，ｌ，ｍはどのテストパター
ンにも検出されていないので対象外とする。
【００１９】図３のステップＳ３において、故障検出対
象箇所を一つも検出できなかったパターンがあるかを調
べる。そして、故障検出対象箇所を一つも検出できなか
ったパターンがある場合には、ステップＳ４に行き、そ
のパターンを無効とし、ステップＳ５に行く。図８の例
においては、テストパターンＦＮ４が一つも故障検出対
象箇所を検出できないので無効となる。
象箇所を一つも検出できなかったパターンがあるかを調
べる。そして、故障検出対象箇所を一つも検出できなか
ったパターンがある場合には、ステップＳ４に行き、そ
のパターンを無効とし、ステップＳ５に行く。図８の例
においては、テストパターンＦＮ４が一つも故障検出対
象箇所を検出できないので無効となる。
【００２０】ステップＳ３において、故障検出対象箇所
を一つも検出できなかったパターンがない場合には、ス
テップＳ５に行き、故障検出対象箇所のうち、たった一
つのテストパターンのみに故障検出された箇所があるか
を調べる。そして、たった一つのテストパターンのみに
故障検出された箇所がある場合には、ステップＳ６に行
き、その箇所を検出したテストパターンは有効とする。
また、故障検出対象箇所の内、有効なテストパターンで
検出できた箇所は対象外して、残った箇所を故障検出対
象箇所とし、ステップＳ３に戻り、上記処理を繰り返
す。
を一つも検出できなかったパターンがない場合には、ス
テップＳ５に行き、故障検出対象箇所のうち、たった一
つのテストパターンのみに故障検出された箇所があるか
を調べる。そして、たった一つのテストパターンのみに
故障検出された箇所がある場合には、ステップＳ６に行
き、その箇所を検出したテストパターンは有効とする。
また、故障検出対象箇所の内、有効なテストパターンで
検出できた箇所は対象外して、残った箇所を故障検出対
象箇所とし、ステップＳ３に戻り、上記処理を繰り返
す。
【００２１】ステップＳ５において、故障検出対象箇所
のうち、たった一つのテストパターンのみに故障検出さ
れた箇所がない場合には、ステップＳ７に行き、全ての
テストパターンが有効なテストパターンと無効なテスト
パターンに別れたかを調べる。別れた場合には、次のス
テップＳ９に行き、別れていない場合には、ステップＳ
８に行く。ステップＳ８において、残ったテストパター
ンの内、最もパターン数の短いテストパターン（二つあ
る場合は何方か一方、例えば最初に作成された方のパタ
ーン）を有効とし、そのテストパターンで検出できた箇
所は対象外とし、残った箇所を故障検出対象箇所とし、
ステップＳ３に行き上記処理を繰り返す。
のうち、たった一つのテストパターンのみに故障検出さ
れた箇所がない場合には、ステップＳ７に行き、全ての
テストパターンが有効なテストパターンと無効なテスト
パターンに別れたかを調べる。別れた場合には、次のス
テップＳ９に行き、別れていない場合には、ステップＳ
８に行く。ステップＳ８において、残ったテストパター
ンの内、最もパターン数の短いテストパターン（二つあ
る場合は何方か一方、例えば最初に作成された方のパタ
ーン）を有効とし、そのテストパターンで検出できた箇
所は対象外とし、残った箇所を故障検出対象箇所とし、
ステップＳ３に行き上記処理を繰り返す。
【００２２】図８の例において、故障検出対象箇所ａに
ついてはテストパターンＦＮ７のみが検出し、故障検出
対象箇所ｈについてはテストパターンＦＮ５のみが検出
しているので、図４に示すようにテストパターンＦＮ
５，ＦＮ７は有効となる。また、テストパターンＦＮ
５，ＦＮ７が検出したａ，ｂ，ｄ，ｅ，ｆ，ｈ，ｉは対
象外となるので、図４に示すように故障検出対象箇所は
ｊ，ｋとなる。
ついてはテストパターンＦＮ７のみが検出し、故障検出
対象箇所ｈについてはテストパターンＦＮ５のみが検出
しているので、図４に示すようにテストパターンＦＮ
５，ＦＮ７は有効となる。また、テストパターンＦＮ
５，ＦＮ７が検出したａ，ｂ，ｄ，ｅ，ｆ，ｈ，ｉは対
象外となるので、図４に示すように故障検出対象箇所は
ｊ，ｋとなる。
【００２３】そして、残ったテストパターンＦＮ１，Ｆ
Ｎ２，ＦＮ３，ＦＮ６の内、ＦＮ１とＦＮ２は図４から
明らかなように、故障検出箇所が一つもないパターンで
あり、テストパターンＦＮ１，ＦＮ２は無効となる。残
った、故障検出対象箇所ｊ，ｋの内、たった一つのテス
トパターンのみに検出された箇所はなく、また、テスト
パターンＦＮ３，ＦＮ６がまだ残っている。
Ｎ２，ＦＮ３，ＦＮ６の内、ＦＮ１とＦＮ２は図４から
明らかなように、故障検出箇所が一つもないパターンで
あり、テストパターンＦＮ１，ＦＮ２は無効となる。残
った、故障検出対象箇所ｊ，ｋの内、たった一つのテス
トパターンのみに検出された箇所はなく、また、テスト
パターンＦＮ３，ＦＮ６がまだ残っている。
【００２４】そこで、テストパターンＦＮ３とＦＮ６の
パターン数を較べると、ＦＮ３が３０パターンで短いの
で、ＦＮ３を有効とし、そのパターンで検出している故
障検出対象箇所ｊ，ｋは対象外とする。以上のような処
理により図５に示すように、テストパターンＦＮ６を残
して全てのパターンが有効なパターンと無効なパターン
に別れる。
パターン数を較べると、ＦＮ３が３０パターンで短いの
で、ＦＮ３を有効とし、そのパターンで検出している故
障検出対象箇所ｊ，ｋは対象外とする。以上のような処
理により図５に示すように、テストパターンＦＮ６を残
して全てのパターンが有効なパターンと無効なパターン
に別れる。
【００２５】ここで、残ったテストパターンＦＮ６は故
障検出箇所をひとつも検出していないので、テストパタ
ーンＦＮ６を無効とする。その結果、全てのテストパタ
ーンが有効なパターンと無効なパターンに別れたので、
ステップＳ９において、無効なテストパターンを削除し
て有効なテストパターンだけを一つにまとめて終了す
る。
障検出箇所をひとつも検出していないので、テストパタ
ーンＦＮ６を無効とする。その結果、全てのテストパタ
ーンが有効なパターンと無効なパターンに別れたので、
ステップＳ９において、無効なテストパターンを削除し
て有効なテストパターンだけを一つにまとめて終了す
る。
【００２６】図８、図４、図５の場合には、テストパー
タンＦＮ３，ＦＮ５，ＦＮ７が有効となるので一つにま
とめて終了する。
タンＦＮ３，ＦＮ５，ＦＮ７が有効となるので一つにま
とめて終了する。
【００２７】
【発明の効果】以上説明したように、本発明において
は、ＬＳＩ内部の順序回路を初期化する初期化リセット
信号等によりパターン毎に区切られたテストパターンの
個々について、全ての故障検出箇所を対象にして故障検
出を行い、それぞれのテストパターンが検出した箇所に
基づき不要なテストパターンを割り出し、割り出した不
要なテストパターンを削除することにより、高効率故障
検出用テストパターンを作成するようにしたので、無意
味となるテストパターンを検出して削除することかがで
き、効率良くテストパターン数を削減させることが可能
となる。このため、保存すべきデータ量を削減すること
ができる。また、シミュレーション時間の短縮にもつな
がるので、ちょっとした回路修正の度に必要以上に長大
なテストパターンを流す必要がなくなり、リメーク時に
早急に対応することができる。
は、ＬＳＩ内部の順序回路を初期化する初期化リセット
信号等によりパターン毎に区切られたテストパターンの
個々について、全ての故障検出箇所を対象にして故障検
出を行い、それぞれのテストパターンが検出した箇所に
基づき不要なテストパターンを割り出し、割り出した不
要なテストパターンを削除することにより、高効率故障
検出用テストパターンを作成するようにしたので、無意
味となるテストパターンを検出して削除することかがで
き、効率良くテストパターン数を削減させることが可能
となる。このため、保存すべきデータ量を削減すること
ができる。また、シミュレーション時間の短縮にもつな
がるので、ちょっとした回路修正の度に必要以上に長大
なテストパターンを流す必要がなくなり、リメーク時に
早急に対応することができる。
【図１】本発明の原理図である。
【図２】本発明の実施例のＬＳＩ故障検出シミュレータ
の構成を示す図である。
の構成を示す図である。
【図３】本発明の実施例の処理を示すフローチャートで
ある。
ある。
【図４】故障検出用テストパターンの有効／無効の判定
を示す図である。
を示す図である。
【図５】故障検出用テストパターンの有効／無効の判定
を示す図である。
を示す図である。
【図６】本発明の前提となるＬＳＩ故障検出シミュレー
タの構成を示す図である。
タの構成を示す図である。
【図７】テストパターンの一例を示す図である。
【図８】故障検出テストパターンと故障検出箇所を示す
図である。
図である。
１ テストパターン生成部 ２ ＬＳＩシミュレータ ３ シミュレーション結果ファイ
ル ４ テストパターン判定部 ５ テストパターン選択部 ６ 高効率テストパターン格納フ
ァイル ＦＮ１〜ＦＮｎ テストパターン
ル ４ テストパターン判定部 ５ テストパターン選択部 ６ 高効率テストパターン格納フ
ァイル ＦＮ１〜ＦＮｎ テストパターン
Claims (1)
- 【請求項１】 ＬＳＩ内部の故障箇所を検出する故障検
出用テストパターンの作成方法において、 ＬＳＩ内部の順序回路を初期化する初期化リセット信号
等によりパターン毎に区切られたテストパターン(FN1〜
FNn)の個々について、 全ての故障検出箇所を対象にして故障検出を行い(S1)、
それぞれのテストパターンが検出した箇所に基づき不要
なテストパターンを割り出し(S2)、 割り出した不要なテストパターンを削除する(S3)ことに
より、故障検出用テストパターンの数を削減させること
を特徴とする高効率故障検出用テストパターンの作成方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5198203A JPH0755895A (ja) | 1993-08-10 | 1993-08-10 | 高効率故障検出用テストパターンの作成方法 |
| US08/595,508 US5648975A (en) | 1993-08-10 | 1996-02-01 | Method and device for generating test patterns for testing integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5198203A JPH0755895A (ja) | 1993-08-10 | 1993-08-10 | 高効率故障検出用テストパターンの作成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0755895A true JPH0755895A (ja) | 1995-03-03 |
Family
ID=16387202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5198203A Withdrawn JPH0755895A (ja) | 1993-08-10 | 1993-08-10 | 高効率故障検出用テストパターンの作成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5648975A (ja) |
| JP (1) | JPH0755895A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998006103A1 (en) * | 1996-08-07 | 1998-02-12 | Micron Technology, Inc. | System for optimizing memory repair time using test data |
| KR20010003690A (ko) * | 1999-06-24 | 2001-01-15 | 김영환 | 반도체 회로의 파워 분석 방법 |
| US6836867B2 (en) | 2000-09-13 | 2004-12-28 | Nec Electronics Corporation | Method of generating a pattern for testing a logic circuit and apparatus for doing the same |
| US7162674B2 (en) | 2002-10-03 | 2007-01-09 | Kabushiki Kaisha Toshiba | Apparatus for selecting test patterns for logic circuit, computer implemented method for selecting test patterns, and computer program product for controlling a computer system so as to select test patterns |
| JP2007322263A (ja) * | 2006-06-01 | 2007-12-13 | Yokogawa Electric Corp | 半導体試験システム |
| US9622964B2 (en) | 2003-04-04 | 2017-04-18 | Unigen, Inc. | Formulation of dual cycloxygenase (COX) and lipoxygenase (LOX) inhibitors for mammal skin care |
| US9623068B2 (en) | 2006-10-12 | 2017-04-18 | Unigen, Inc. | Composition for treating atopic dermatitis comprising extracts of bamboo and scutellaria |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09145800A (ja) * | 1995-11-17 | 1997-06-06 | Nec Corp | テストパターン生成方式 |
| US6546513B1 (en) * | 2000-06-02 | 2003-04-08 | Advanced Micro Devices | Data processing device test apparatus and method therefor |
| US7809520B2 (en) * | 2007-11-05 | 2010-10-05 | Advantest Corporation | Test equipment, method for loading test plan and program product |
| US20170010325A1 (en) * | 2015-07-08 | 2017-01-12 | Qualcomm Incorporated | Adaptive test time reduction |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4745355A (en) * | 1985-06-24 | 1988-05-17 | International Business Machines Corporation | Weighted random pattern testing apparatus and method |
| US4862399A (en) * | 1987-08-31 | 1989-08-29 | General Electric Company | Method for generating efficient testsets for a class of digital circuits |
| US5257268A (en) * | 1988-04-15 | 1993-10-26 | At&T Bell Laboratories | Cost-function directed search method for generating tests for sequential logic circuits |
| US5159600A (en) * | 1990-01-02 | 1992-10-27 | At&T Bell Laboratories | Arrangement for generating an optimal set of verification test cases |
| JP3265614B2 (ja) * | 1991-04-16 | 2002-03-11 | 松下電器産業株式会社 | 検査系列生成方法 |
| US5291495A (en) * | 1991-07-12 | 1994-03-01 | Ncr Corporation | Method for designing a scan path for a logic circuit and testing of the same |
| US5345450A (en) * | 1993-03-26 | 1994-09-06 | Vlsi Technology, Inc. | Method of compressing and decompressing simulation data for generating a test program for testing a logic device |
-
1993
- 1993-08-10 JP JP5198203A patent/JPH0755895A/ja not_active Withdrawn
-
1996
- 1996-02-01 US US08/595,508 patent/US5648975A/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998006103A1 (en) * | 1996-08-07 | 1998-02-12 | Micron Technology, Inc. | System for optimizing memory repair time using test data |
| KR20010003690A (ko) * | 1999-06-24 | 2001-01-15 | 김영환 | 반도체 회로의 파워 분석 방법 |
| US6836867B2 (en) | 2000-09-13 | 2004-12-28 | Nec Electronics Corporation | Method of generating a pattern for testing a logic circuit and apparatus for doing the same |
| US7162674B2 (en) | 2002-10-03 | 2007-01-09 | Kabushiki Kaisha Toshiba | Apparatus for selecting test patterns for logic circuit, computer implemented method for selecting test patterns, and computer program product for controlling a computer system so as to select test patterns |
| US9622964B2 (en) | 2003-04-04 | 2017-04-18 | Unigen, Inc. | Formulation of dual cycloxygenase (COX) and lipoxygenase (LOX) inhibitors for mammal skin care |
| JP2007322263A (ja) * | 2006-06-01 | 2007-12-13 | Yokogawa Electric Corp | 半導体試験システム |
| JP4692835B2 (ja) * | 2006-06-01 | 2011-06-01 | 横河電機株式会社 | 半導体試験システム |
| US9623068B2 (en) | 2006-10-12 | 2017-04-18 | Unigen, Inc. | Composition for treating atopic dermatitis comprising extracts of bamboo and scutellaria |
Also Published As
| Publication number | Publication date |
|---|---|
| US5648975A (en) | 1997-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100268211B1 (ko) | 자동화된리던던트비아쌍삽입방법및,리던던트비아쌍을포함하는집적회로및컴퓨터화된설계시스템 | |
| JPH0755895A (ja) | 高効率故障検出用テストパターンの作成方法 | |
| JP2003280924A (ja) | 通信設備で階層構造を有するイベントの処理方法 | |
| KR970028590A (ko) | 테스트 패턴 생성 방법 및 테스트 패턴 생성 시스템 | |
| JP2002090428A (ja) | 論理回路のテストパタン生成方法及び装置 | |
| JPH06274568A (ja) | 階層図形データの展開方法 | |
| JPH0744588A (ja) | 論理シミュレーション方法 | |
| JP2802140B2 (ja) | 論理回路の設計方法 | |
| JP3138675B2 (ja) | 多点網配線方法とそのための電子ハードウェア装置 | |
| JPH0587885A (ja) | 検査系列生成方法 | |
| JP3014157B2 (ja) | 自動配線方式 | |
| JPS63140969A (ja) | 試験容易化方式 | |
| JPH0315982A (ja) | 論理シミュレーションシステム | |
| JPH05107316A (ja) | テストパタン作成方式 | |
| JP2901442B2 (ja) | 論理回路のテストベクトル生成方法 | |
| JPH01217277A (ja) | テストパタン作成方式 | |
| JP2007078536A (ja) | 故障検出シミュレーションシステム、故障検出シミュレーション方法及びプログラム | |
| JPH01173498A (ja) | リードオンメモリ用チェック回路 | |
| JP2658857B2 (ja) | 等価故障抽出方法及び装置 | |
| JPH06186298A (ja) | テストパターン自動生成方式 | |
| JP3139742B2 (ja) | 故障シミュレーション方法 | |
| JPH0634721A (ja) | 電子機器の故障モジュール判別方法 | |
| JP2851078B2 (ja) | 半導体集積回路の製造方法 | |
| JPH05216949A (ja) | 電気系ｃａｄデータの検証方法 | |
| JPS62217172A (ja) | 回路の照合方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001031 |