JP2901442B2 - 論理回路のテストベクトル生成方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＶＬＳＩ(Very Large
Scale Integration)回路のテストに関し、特に、故障を
発見し冗長性を排除するために実施するＶＬＳＩ論理回
路のテストを効率よく行うための一組の入力ベクトルの
生成方法に関する。

【０００２】

【従来の技術】ＶＬＳＩ回路内の素子数が増大するにつ
れて、回路のテストは複雑になってきた。回路内部の節
点をプローブであたることは実際的ではないために、テ
ストが複雑化する。そのため、回路をテストする通常の
方法は、回路の入力端子に一組の入力ベクトルを印加
し、それぞれの入力ベクトルに対して、出力端子に生じ
る出力ベクトルを観察し、観察した出力ベクトルが、特
定の印加した入力ベクトルに期待された出力べクトルに
対応するかどうかを確認することである。通常それぞれ
の入力べクトルは、各回路で見つかる可能性のある故障
のうち特定の故障をテストするように選択される。回路
が複雑になるほど故障の数が増える傾向があり、多数の
テスト・ベクトルが必要になる。そのため、最も短い時
間で最大量の関連情報を提供する入力べクトル集合を用
意することが重要である。テストは、通常、規定の入力
ベクトル集合を、テストするサンプル回路に次々に提供
し、観察した出力ベクトルが期待した出力ベクトルと一
致するかを確認し、一致しないサンプルを不合格にする
ように設計された装置によって自動的に行われる。

【０００３】一般に、テスト・ベクトル集合の選択は、
集積回路の設計工程の一部である。通常、所望の集積回
路の試作チップを作成する前でも、最終的なチップのテ
ストに利用する適切なベクトル集合が開発される。この
工程は、回路に発生する可能性のある様々な故障を設定
する段階と、そのような起こり得る故障のすべてまたは
ほとんどをテストする一組のべクトルを開発する段階と
を含む。

【０００４】

【発明が解決しようとする課題】そのようなテスト・ベ
クトル集合の開発には様々な技術が利用されるが、改善
の余地が残っている。従来技術は、一般に、信号割当て
の部分集合のすべての論理的結果を同定することを保証
していない。分岐限定法によってテスト・べクトルとな
らない信号割当てを効率的に回避できるように、そのよ
うなすべての結果を同定することが望ましい。また、従
来技術は、一般に、論理的結論を決定する複雑さを設定
せず、すべての結果を適当な量の資源を利用して決定で
きるかどうかは不明のままである。結局、これらの技術
は容易に対応化しえない傾向にある。

【０００５】

【課題を解決するための手段】本発明では、テストベク
トルの生成をエネルギー関数の最小化問題に置き換える
方法を採用している。

【０００６】後述の論文に詳説されているように、一般
に論理回路で使用される各種の論理ゲートに対して、エ
ネルギー関数を定義することができる。例えば、入力
ａ，ｂ、出力ｃのＮＡＮＤゲートのエネルギー関数は、 Ｅ_NAND＝ｎｏｔ（ａ）・ｎｏｔ（ｃ）＋ｎｏｔ（ｂ）・
ｎｏｔ（ｃ）＋ａ・ｂ・ｃ と定義される。

【０００７】ここで、Ｅ_NANDは、（ａ，ｂ，ｃ）＝
（０，０，１），（０，１，１），（１，０，１）
（１，１，０）の時に限り最小値０をとり、これらの値
は、ＮＡＮＤゲートの入出力値の正しい組み合わせの一
つを求めることと等価である。

【０００８】ＮＡＮＤゲート以外の論理ゲートである、
ＡＮＤゲート、ＯＲゲート、ＮＯＲゲート、ＸＯＲゲー
ト、ＸＮＯＲゲート、ＮＯＴゲートに関しても同様にエ
ネルギー関数を定義することができる。入力ａとｂ、出
力ｃとするとき、ブール代数の形式を利用した場合にそ
れぞれ次のように定義される。但し、ＮＯＴゲートの場
合は、入力ａ、出力ｂである。 Ｅ_AND （ａ，ｂ，ｃ）＝ａ・ｂ・ｎｏｔ（ｃ）＋ｃ・ｎ
ｏｔ（ａ）＋ｂ・ｃ Ｅ_OR（ａ，ｂ，ｃ）＝ａ・ｎｏｔ（ｃ）＋ｂ・ｎｏｔ
（ｃ）＋ｎｏｔ（ａ）・ｎｏｔ（ｂ）・ｃ Ｅ_NOR （ａ，ｂ，ｃ）＝ａ・ｃ＋ｂ・ｃ＋ｎｏｔ（ａ）
・ｎｏｔ（ｂ）・ｎｏｔ（ｃ） Ｅ_XOR （ａ，ｂ，ｃ）＝ａ・ｎｏｔ（ｂ）・ｎｏｔ
（ｃ）＋ｎｏｔ（ａ）・ｂ・ｎｏｔ（ｃ）＋ｎｏｔ
（ａ）・ｎｏｔ（ｂ）・ｃ＋ａ・ｂ・ｃ Ｅ_XNOR（ａ，ｂ，ｃ）＝ａ・ｎｏｔ（ｂ）・ｃ＋ｎｏｔ
（ａ）・ｂ・ｃ＋ｎｏｔ（ａ）・ｎｏｔ（ｂ）・ｎｏｔ
（ｃ）＋ａ・ｂ・ｎｏｔ（ｃ） Ｅ_NOT （ａ，ｂ）＝ａ・ｎｏｔ（ｂ）＋ｎｏｔ（ａ）・
ｂ

【０００９】そして、複数の論理ゲートより構成される
論理回路のエネルギー関数は、含まれる論理ゲートのエ
ネルギー関数の和として表される。論理回路のエネルギ
ー回路を最小値０とすることは、その論理回路内部の信
号線の値の矛盾の無い組み合わせを見つけるのと等価で
ある。

【００１０】例えば、図２８に示すＮＡＮＤゲート２個
からなる論理回路のエネルギー関数Ｅ_CKT は、 Ｅ_CKT ＝Ｅ_NAND（ａ，ｂ，ｃ）＋Ｅ_NAND（ｃ，ｂ，ｄ）
＝ｎｏｔ（ａ）・ｎｏｔ（ｃ）＋ｎｏｔ（ｂ）・ｎｏｔ
（ｃ）＋ａ・ｂ・ｃ＋ｎｏｔ（ｃ）・ｎｏｔ（ｄ）＋ｎ
ｏｔ（ｂ）・ｎｏｔ（ｄ）＋ｂ・ｃ・ｄ となる。

【００１１】Ｅ_CKT ＝０を満たす（ａ，ｂ，ｃ，ｄ）の
組、例えば（０，１，１，０）は、この論理回路の正当
な信号値の一つである。

【００１２】次に、テストベクトルとは、正常回路と故
障回路で異なる外部出力値を生じさせる入力である。正
常回路と故障回路それぞれにおける信号値を持たせるた
めに故障の位置より出力側の回路を複製し、外部出力値
が異なるという条件のために複製された回路の出力どう
しをインバータで結合した、擬似的な回路を作成する。

【００１３】このように作られた回路において、矛盾の
無い信号値を求めることができれば、それが故障に対す
るテストベクトルとなる。すなわち、作られた回路にお
ける正当な信号線の値を求めると言うことは、その回路
のエネルギー関数を作成し、その値が最小値０をとなる
各変数の値を見つけることと同じである。

【００１４】以上述べたとおり、テストベクトルの生成
がエネルギー関数の最小化問題に置き換えることができ
る。

【００１５】本発明では、エネルギー関数を最小化する
解を効率よく求めるために、インプリケーショングラ
フ、推移的閉包（ＴＣ）を使用する。

【００１６】エネルギー関数は複数の項の和という形で
表せられるが、その和を０とするためには、すべての項
を０にしなければならない。つまり、エネルギー関数の
最小化は、そのすべての項を独立して０にすることによ
り達成できる。そのための必要条件を、より取り扱いや
すい形で表現するためにインプリケーショングラフを用
いる。インプリケーショングラフは、以下に示す規則に
従って頂点と弧を持つように定義された有効グラフであ
る。

【００１７】項のうち、１個または２個の変数から構成
される項に対して、その変数に対応する頂点と弧をイン
プリケーショングラフに追加する。２個の変数から構成
される項ｘｙに対しては、ｘ、ｎｏｔ（ｘ）、ｙ、ｎｏ
ｔ（ｙ）の４個の頂点からなり、（ｘ，ｎｏｔ
（ｙ））、（ｙ，ｎｏｔ（ｘ））の２本の弧を持つグラ
フを考える。ここで、（ｘ，ｎｏｔ（ｙ））は頂点ｘか
ら頂点ｎｏｔ（ｙ）への弧を表す。（ｘ，ｎｏｔ
（ｙ））は「ｘ＝１ならばｙ＝０」でなければならない
ことを表しており、項に対する弧がその項を０とするた
めの条件になっている。同様に、１個の変数からなる項
ｘに対しては、（ｘ，ｎｏｔ（ｘ））が追加される。

【００１８】インプリケーショングラフの推移的閉包を
求めることにより、変数値の決定や矛盾の発見を効率的
に行うことができる。

【００１９】基本的に、推移的閉包（ＴＣ）は、グラフ
上で到達可能な２点間に必ず弧が存在するように作られ
たグラフをいう。本質的に、これは、親とそのすべての
子孫、すなわち子やその子の子などとの間に弧を加える
ことを含む。その結果は、一般に瞬間的な用途で行われ
るように行列形式で表されることもある。

【００２０】本発明は、特に、推移的閉包（ＴＣ）の利
用に大きく基づく完全なテスト・ベクトル生成アルゴリ
ズムを含む。推移的閉包（ＴＣ）の並列計算について
は、広く研究されている。推移的閉包（ＴＣ）を計算す
ることは、有向グラフに関連した多くの並列アルゴリズ
ムにおいて重要なステップである。

【００２１】本発明においては、上述の通り、最初に、
テスト対象となる故障をもつ故障回路とその故障をもた
ない正常回路から複合回路を構成し、次に、その複合回
路に関して、エネルギー関数に最小値を与える一組のテ
スト信号値を導出することにより与えられた故障のテス
ト・べクトルを生成する。

【００２２】しかしながら、そのようなエネルギー関数
は、通常、２個もしくは３個の変数からなる項（以下２
変数項、３変数項と呼ぶ）の両方を含む。インプリケー
ショングラフの推移的閉包（ＴＣ）を用いて、テスト対
象となる故障のテスト・ベクトルを得るためには、３変
数項を２変数項に簡約しなければならない。

【００２３】本発明の特徴の一つとして、３変数項を２
変数項に簡約するプロセスがある。特に、このプロセス
は、最初に、エネルギー関数における２項関係に基づい
て含意集合を見つけ、次に、その含意集合の推移的閉包
を獲得し、その推移的閉包を用いて、複合回路における
矛盾、固定、排除または同定の存在などの論理的結論を
導き、最後に、導かれたなんらかの結論を利用して、エ
ネルギー関数の３変数項を２変数項に簡約して、更新さ
れた２変数項の集合から更新された含意集合を得る処理
を含む。

【００２４】このプロセスは、できるだけ多くの３変数
項が２変数項に簡約されるまで繰り返される。その時点
で、３変数項が残っている場合は、回路の選択された節
点に特定の信号値が割り当てられ、そのような固定され
た回路のインプリケーション・グラフが導出され、３変
数項がなくなるまで、３変数項を２変数項に簡約するプ
ロセスが繰り返される。

【００２５】特定の信号値の割り当てに矛盾が生じたこ
とが分かった場合は、その逆の値が割り当てられ、プロ
セスが繰り返される。最終的には、これにより、エネル
ギー関数からのすべての３変数項が除去される。この時
点で、エネルギー関数を最小にする信号値の集合が容易
に見いだされ、その信号値が、もとの回路に対する所望
のテスト・ベクトルを構成する。

【００２６】インプリケーション・グラフの推移的閉包
は、すべての信号状態の間で対となる論理的関係を含
む。信号はすべて、０か１の値だけをとる。故障活性化
および経路活性化を示す信号関係が、インプリケーショ
ン・グラフに含まれるとき、推移的閉包は、多くの冗長
性を直接識別する論理的矛盾に至る信号関係を決定す
る。プロセスには、必要な信号割り当てを決定するのに
役立つ物理的および論理的ドミネータの活性化、多重バ
ックトレース、独特な経路活性化、静的および動的学習
ならびに他の技術が含まれる。

【００２７】このようにして決定された信号が、最小の
エネルギー関数を満たす場合に、それがテストとなる。
そうでない場合は、決定段階に入り、割り当てられてい
ない信号を固定し、推移的閉包を更新してこの判定のす
べての論理的結果を決定する。

【００２８】推移的閉包の計算は行列の乗算に類似して
おり、したがって容易に対応させることができる。たと
えば、1990年10月、IEEE Trans．on Parallel and Dist
ributed System、Vol．1、500〜507ページ、の「Consta
nt Time Algorithms for theTransitive Closure and S
ome Related Graph Problems on Processor Arrayswith
reconfigurable Bus System」と題する論文を参照され
たい。

【００２９】基本的に、本発明のプロセスは以下のよう
に要約できる。

【００３０】１．まず、故障のある回路を用意して、そ
れを故障のない回路と組み合わせ複合回路を形成する。

【００３１】２．複合回路のエネルギー関数を、回路内
のゲートの両方の機能に依存する機能的制約と、回路内
のゲートの特定の相互接続形態に依存するが、回路内の
ゲートの型式には依存しない構造的制約に基づいて２変
数項および３変数項として導出する。

【００３２】これを行う様々な技術は、1990年9月、IEE
E Transaction on Computer−AidedDesign、Vol．9、98
1〜994ページの「Toward Massively Parallel Automati
c Test generation」」と題する論文と、1990年10月、I
EEE Design and Test of Computers、Vol．7、56〜57ペ
ージの「Neural Net and Boolean Satisfiability Mode
ls of Logic Circuits」と題する論文と、1989年8月、P
roc． of the IEEE International Test Conference、7
95〜801ページの「Efficient Generatin of Test Patte
rns Using Boolean Difference 」と題する論文とに記
載されている。

【００３３】３．２変数項として表せる制約からインプ
リケーショングラフの推移的閉包（ＴＣ）とを決定し、
矛盾、同定、固定、排除などの論理的結論を識別する。
矛盾、固定、同定、排除などの概念については後述す
る。矛盾が検出された場合は、その故障は冗長である。

【００３４】このように決定された信号値が、複合回路
の全エネルギー関数を満たす場合は、テストが行われ
る。そうでない場合は、それまでに決定された信号値の
部分集合を使用して、３変数項のいくつかを２変数項に
簡約する。

【００３５】このような簡約された項を利用して、イン
プリケーション・グラフを更新し、推移的閉包（ＴＣ）
を再計算してさらに他の論理的結論を識別する。このプ
ロセスを、どの３変数項も２変数項に簡約できなくなる
まで続ける。

【００３６】４．割り当てられていない変数を選択し、
信号値を割り当てる。これにより、いくつかの３変数項
が２変数項に簡約することが可能となる。

【００３７】５．変数に信号値を割り当てたことにより
生成された新しい２変数項を利用してインプリケーショ
ン・グラフを更新し、新しい推移的閉包（ＴＣ）を計算
して付加的な論理的結論を導き出し、矛盾がある場合
は、逆の信号値を割り当て同様の処理を行う。その結果
まだ矛盾が存在する場合は、ステップ４に戻り、割り当
てられていない他の変数を選択する。

【００３８】この場合も、信号値の割り当てにより、複
合回路のエネルギー関数に最小値を提供する場合は、テ
ストが生成できたことになる。そうでない場合は、現在
の信号値の割り当ての集合により２変数項に簡約された
３変数項を推移的閉包（ＴＣ）に加えて、ステップ４に
進む。

【００３９】

【実施例】最初に、テスト・ベクトル集合を生成するた
めに使用される基本手順について説明する。

【００４０】図１に、一般的に回路に発生する可能性の
ある故障のリストに基づいてＶＬＳＩ回路のそれぞれの
故障をテストするテストベクトル集合を生成するために
使用される全体的手順を示すシステム構成図を示す。

【００４１】故障リスト記憶部１１には、発生する可能
性のある故障を故障リストとしてファイルやデータ・セ
ットとして記憶されている。

【００４２】回路ネットリスト記憶部１２には、テスト
対象となる回路が回路ネットリストの形でそのパラメー
タが記憶されている。

【００４３】テスト生成器１０には、故障リスト記憶部
に記憶されている故障リストから、テスト対象とする一
つの故障が提供される。また、テスト生成器１０には、
回路ネットリスト記憶部からテスト対象となる回路のパ
ラメータも提供される。所定の故障および回路ネットリ
ストに関して、テスト生成器１０は、故障リスト記憶部
１１に記憶された故障リスト内の特定の故障をテストす
る際に使用する特定のテスト・ベクトルを生成する。

【００４４】生成されたテスト・ベクトルは、テストベ
クトル記憶部１３に記憶される。生成されたテスト・ベ
クトルは、故障シミュレータ１４に提供され、故障シミ
ュレータ１４では、故障リスト記憶部１１に記憶された
故障リスト内の故障のうち、当該テストベクトルがテス
ト対象とした故障以外の故障（以下他の故障とする）を
検出されるか否か（テストすることができるか否か）を
調べる故障シミュレーションが実行される。

【００４５】故障リスト更新手段１５では、故障シミュ
レータにおける故障シミュレーションの結果、生成され
たテスト・ベクトルで検出される可能性のある他の故障
を故障リスト記憶部１１に記憶されている故障リストか
ら削除する。そのため、削除された故障を検出するため
のテスト・ベクトルは生成されない。故障シミュレーシ
ョンの結果、生成されたテスト・ベクトルを用いれば当
該他の故障を検出することができるため、当該他の故障
を検出するためのテスト・ベクトルを重複して生成する
必要はないからである。

【００４６】故障が冗長故障である場合は、故障を検出
するためのテスト・ベクトルを生成することができない
ので、そのような故障もまた、故障リスト更新手段１５
を利用して故障リストから削除される。

【００４７】さらに、故障リスト更新手段１５により故
障リスト記憶手段１１が更新されると、故障検出率チェ
ック手段１６により、故障リスト上に残された故障の情
報を用いて、検出可能な故障がどの程度検出されたか否
かを示す故障検出率が調べられ、所望の故障検出率に到
達した場合、プロセスが停止される。故障検出率のチェ
ックは、一組のテスト・ベクトルが、前もって指定され
た故障検出率に達しているか否かを判定する。

【００４８】本発明は、上記図１に示すシステム構成図
及びそのプロセスにおいて、テスト・ベクトルの生成方
法を特徴とするものである。

【００４９】図２と図３に本発明のテストベクトルを生
成するための基本ステップを示したフローチャートを示
す。

【００５０】本発明のテスト・ベクトル生成方法は、回
路準備段階１００、初期の冗長性同定段階１０４、分岐
限定相段階から構成される。

【００５１】回路準備段階１００は、テストの行われる
回路および特定の故障に関してインプリケーション・グ
ラフの生成で完結する一連のステップを有する。このス
テップでは、様々な技術が利用できるが、回路が複雑な
ときは、以下に説明する特定の技術が好ましい。

【００５２】詳細には、本発明の回路準備段階１００
は、ステップ１０１で始まる。ステップ１０１では、正
常回路と故障回路それぞれにおける信号値を持たせるた
めに故障の位置より出力側の回路を複製し、外部出力値
が異なるという条件のために複製された回路の出力どう
しをインバータで結合し擬似的に複合回路を作成する。
上述のように、このように作られた回路において、矛盾
の無い信号値を求めることができれば、それが故障に対
するテストベクトルとなるからである。

【００５３】このような技術は、1990年9月、IEEE Tran
s．On Computer−Aided Design、Vo1．9、No.9、ページ
981〜994、「Toward Massively Parallel Automatic Te
st Generation」 と題する論文に記載されているよう
な、故障のない回路機能と故障のある回路機態を組み合
わせて構成されたテスト対象ディジタル回路を、回路機
能がニューロンまたは神経細胞のファイヤリングしきい
値ならびに相互接続リンクにおける重みで符号化された
複合回路網として表す処理が参考となる。

【００５４】また、ステップ１０１において作成した複
合回路のエネルギー関数を求める。

【００５５】このような技術は、1990年6月24日、27th
ACM／IEEE Design Automation Conferenceで提示された
「Automatic Test Generation Using Quadratic 0-1 Pr
ogramming」と題する論文に記載されているような、自
動テスト生成回路網を生成できる神経回路網エネルギー
関数が参考となる。

【００５６】これらの２つの刊行物の方法論において、
論理ゲートの入力と出力の信号状態の関係は、最小エネ
ルギー状態がそのゲートの論理関数に対応するように、
エネルギー関数によって表される。様々なゲートのエネ
ルギー関数については上述の通りである。

【００５７】次にステップ１０２において、このエネル
ギー関数Ｅは、同次ポジフォーム(homogeneous posifor
m)ＥＨと非同次ポジフォーム(inhomogeneous posiform)
ＥＩの２つの副関数に分割される。当技術分野におい
て、ポジフォーム（正の疑似ブール形態）は、単項式に
正の係数を掛けたものである。同次ポジフォームは、定
数項を持たないものであり、したがって２変数項のみか
らなる。非同次ポジフォームは、定数項を持ち３変数項
を含んでいる。

【００５８】エネルギー関数はこのように副関数の和と
いう形で表せられ、エネルギー関数を最小値である０に
するためには、各々の副関数を０にしなけらばならな
い。

【００５９】最後に述べた論文に記載されているよう
に、同次ポジフォームは、指数的に多数の最小化点を持
つことができる。最小値を見つけるのに役立てるため、
ステップ１０３では、最初に同次ポジフォームだけを利
用して、インプリケーション・グラフを直接作成する。
インプリケーショングラフの作成方法は上述したとおり
である。この際に、すでに値が定まっている変数に対応
する頂点は削除される。

【００６０】残りの非同次ポジフォームは、初期の冗長
性同定段階１０４のステップ１０８により示されている
ように、最初のインプリケーション・グラフを動的に更
新するために使用する補助情報を含むものとして取り扱
われる。

【００６１】この２段階プロセスによって、エネルギー
関数の全体を一緒に考慮する場合よりも所望の最小値を
かなり容易に見つけることができる。

【００６２】次に初期の冗長性同定段階について説明す
る。

【００６３】上述の通り、有向グラフの推移的閉包を計
算するステップ１０５は、周知のプロセスであり、McGr
aw Hill 1990の「Introduction to Algorithms」と題す
る書籍、および１９９０年５月２９日に発行された米国
特許第４９３００７２号明細書において考察されてい
る。そのような参照文献に考察されているように、グラ
フの推移的閉包は、複数の弧を含む経路がすでに間に存
在する一対の頂点の間に弧が追加された新しいグラフで
ある。しかしながら、現在、推移的閉包は一般に、Info
rm Process Lett. 24:217-211(1987)の「Computing Dom
inators in Parallel 」と題する論文に考察されている
ような、適切なコンピュータ・プログラムによって導き
出すことができる。

【００６４】本発明では、インプリケーショングラフの
推移的閉包を求めることを特徴とする。

【００６５】また、本発明の他の実施例では、このプロ
セスの修正を、図２２〜図２４を参照して考察するよう
に使用する。推移的閉包の重要な応用は、一組の２項関
係の集合によって暗示されるすべての論理的結論を導き
出すことにある。

【００６６】ステップ１０５により推移的閉包（ＴＣ）
が求められ、ステップ１０６によって矛盾があるかどう
かが決定される。矛盾がある場合は、その故障は冗長で
あり、その故障は、故障リストから削除される。

【００６７】推移的閉包（ＴＣ）により矛盾が検出され
ない場合は、ステップ１０７にて、固定(fixation)、同
定(identification)および排除(exclusion）があるかど
うかを調べる。もし、固定、同定、排除が見つかった場
合は、ステップ１０８において、非同次ポジフォームＥ
Ｉから見つけられた固定、同定、排除に関連する変数を
含む３変数項をとり、２変数項に簡約化し、これを同次
ポジフォームＥＨに追加し、新たな同次ポジフォームと
して更新する。固定、同定、排除の概念については後述
する。

【００６８】ステップ１０９では、更新された同次ポジ
フォームＥＨにより、インプリケーショングラフを更新
する。

【００６９】ステップ１０５において、更新されたイン
プリケーショングラフの推移的閉包を再計算し、このプ
ロセスを繰り返す。

【００７０】ステップ１０７において、固定、排除およ
び同定がない場合は、図３に示すテスト生成の最終の分
枝限定段階を使用する。但し、エネルギー関数を最小と
する外部入力の変数値が定まった場合、テストベクトル
が生成されたことになり処理は終了する。

【００７１】初期の冗長性同定段階１０４では、以上の
ステップによりエネルギー関数に含まれる３変数項のな
かで２変数項に簡約化できるものは全て簡約化される。

【００７２】次に、図３に示す分岐限定段階について説
明する。

【００７３】ステップ１２１では、初期の冗長性同定段
階から受け取った情報から、変数の順序リストを用意す
る。

【００７４】ステップ１２２では、順序リストの中の信
号値が割り当てられていない変数が順番にスタック上へ
プッシュされ、ステップ１２３にて、信号値（０または
１）がスタックの項部にある変数に割り付けられる。

【００７５】ステップ１２４では、この信号値の割り付
けにより非同次ポジフォームＥＩのなから２変数項に簡
約できる３変数項を取り出し、簡約化後の２変数項を同
次ポジフォームＥＨに追加し、更に、信号値の割り付け
により同次ポジフォームＥＨを更新し、更新後の同次ポ
ジフォームのインプリケーショングラフを作成する。

【００７６】次に、ステップ１２５により更新後のイン
プリケーショングラフの推移的閉包が再計算される。

【００７７】次に、ステップ１２６において、推移的閉
包に矛盾があるかがチェックされる。矛盾がある場合
は、ステップ１２７において、スタックの一番上の変数
が、信号値０及び１（両値）でテストされたかどうかが
確認される。０か１の一方の値のみしかテストされてい
ない場合は、ステップ１２８において、前回割り当てら
れた値と逆の値が割り付けられ、ステップ１２４へ戻
る。

【００７８】その後、ステップ１２６において、再び、
矛盾の有無が確認される。再度矛盾がある場合は、今度
は、ステップ１２７において両値でテストされているの
で、ステップ１３２に行き、その変数がスタックからポ
ップされる。

【００７９】次に、ステップ１２９で、スタックが空か
どうかが確認される。スタックが空である場合は、テス
ト対象とする故障は冗長である。エネルギー関数を最小
とする外部入力の値が定まらなかったからである。スタ
ックが空でない場合は、ステップ１２７に戻り、ステッ
プ１２８において信号値が割り付けられ、再度ステップ
１２４からのステップが実行される。

【００８０】次にステップ１２６で矛盾が見つからなか
った場合、ステップ１３０において、推移的閉包に固
定、排除または同定があるかどうか調べられる。いずれ
かがある場合は、ステップ１２４に戻り、前回と同様に
固定、排除または同定後の内容で、同次ポジフォームＥ
Ｈとインプリケーション・グラフを更新し、前と同様に
続ける。

【００８１】ステップ１３０で固定、排除または同定が
ない場合は、ステップ１３１で、信号値が割り付けられ
ていない変数が順序リストに残っているかどうか確認さ
れ、残っていなければ、テストが生成されたたことを示
す。信号値が割り付けられていない変数がまだ順序リス
トに残っている場合は、ステップ１２２に戻り、順序リ
ストの中の信号値が割り当てられていない変数が順番に
スタック上へプッシュされる。このプロセスは、最終的
に順序リスト上のすべての変数が循環されるまで繰り返
される。なお、エネルギー関数を最小とする外部入力の
変数値が定まった場合、その時点でテストベクトルが生
成されたことになり処理は終了する。

【００８２】次に、本発明のテストベクトル生成方法の
具体例を図５に示した回路を用いて説明する。この回路
は、入力ａおよびｂそして出力ｃを有するＮＡＮＤゲー
ト５０と、入力ｂおよびｃそして出力ｄを有するＮＡＮ
Ｄゲート５２をから構成される。例として、ＮＡＮＤゲ
ート５０の出力ｃのゼロ縮退（ｓ−ａ−０）故障５４の
テストを生成する方法を説明する。

【００８３】最初に、図６に示したような複合回路を用
意する。一般に、この回路は、ハードウェアの形で用意
する必要はなく、通常は、分析のためにコンピュータに
よってシュミレーションされる形で与えられる。

【００８４】この複合回路は、図５に示した回路におい
て、ゼロ縮退の故障がある故障回路と、ゼロ縮退の故障
がない正常回路それぞれにおける信号値を持たせるため
に、故障ｃの位置より出力側の回路を複製し、外部出力
値が異なるという条件のために複製された回路の出力ど
うしをインバーターで結合した疑似回路である。

【００８５】図示したように、複合回路は、入力ａおよ
びｂを備えたＮＡＮＤ回路５０と、両方とも１つの入力
としてｂを備えたＮＡＮＤ回路５２および５５を含む。
ＮＡＮＤ回路５２は、故障のないＮＡＮＤ回路５０の出
力ｃに接続された入力を有し、ＮＡＮＤ回路５５は、ゼ
ロに縮退された他方の入力ｃ′を有する。

【００８６】２つのＮＡＮＤ回路５２と５５の出力が異
なるときに、ａとｂの特定の値が故障のテストベクトル
となるので、テストベクトルが生成されたか否かを検出
するために、この２つの出力は、一方がインバーター５
６で反転させらた後で結合されている。

【００８７】この検出技術は、当業者には既知であり、
基本的には、１箇所だけ異なる２つの回路があり、２つ
の回路の異なる出力のもとになる特定の入力ベクトルを
見つけることができる場合に、その特定の入力ベクトル
が、その１つの違いの存在に関するテストであるという
原理に依存する。

【００８８】本発明では、まず、この回路に対して機能
的及び構造的制約を求める。 （１） 機能的制約の導出。 この制約は、回路で使用されるゲートの機能に依存す
る。 （２） 構造的制約の導出。 この制約は、ゲートの特定の相互接続トポロジに依存す
るが、回路で使用されるゲートの型式には無関係であ
る。

【００８９】機能的制約について説明する。故障位置か
ら外部出力までの経路上にある信号は、故障のない回路
と故障のある回路で異なる値をとることがある。したが
って、それらの信号に付加的に２値の変数が割り当てら
れる。

【００９０】この例において、信号ｃおよびｄは、その
故障位置から外部出力までの経路上にあり、２つの変数
ｃ′およびｄ′をそれぞれ割り当てる。これは、概念的
に、図５に示したにＮＡＮＤ５５の付加によって、故障
のある回路のコピーの構成と見ることができる。

【００９１】修正された回路のエネルギー関数は、ゲー
トｃ、ｄおよびｄ′（ゲートはその出力信号の名前によ
って指定される）のエネルギー関数の総計によって与え
られる。さらに、信号ｃとｃ′は、それぞれ論理値１と
０をとるように制限される。すべての機能的制約は、信
号数に対して線形の時間計算量で回路のネットリストか
ら決定される。

【００９２】次に、構造的制約について説明する。

【００９３】経路変数と呼ばれる変数Ｓｘを、故障位置
から外部出力までの経路上にあるすべての信号ｘに割り
当てる。この変数は、外部出力においてｘの故障が見ら
れるときにのみ論理値１をとる。

【００９４】本実施例において、信号ｃとｄには２元変
数ＳｃとＳｄが割り当てられる。構造的制約には２つの
タイプがある。両者は、信号数に対して線形の時間計算
量で回路のネットリストから導き出される。

【００９５】最初に、ゲート上の入力故障は、ゲートの
出力故障が検出可能なときのみ検出することができる。
この逆は真理である必要はないことに注意されたい。

【００９６】本実施例において、Ｓｃ＝１の場合は、Ｓ
ｄは値１をとらなければならない。この制約は、 Ｓｃ・ｎｏｔ（Ｓｄ）＝０ のように表される。

【００９７】第２に、信号ｘの経路変数が１の場合、信
号ｘは、故障のない回路と故障のある回路で異なる値を
とらなければならない。故障のある回路の値をｘ′で示
すと、この制約は、 Ｓｘ（ｘ・ｘ′＋ｎｏｔ（ｘ）・ｎｏｔ（ｘ′））＝０ のようなエネルギー関数として表される。この条件は、
２項関係として表せないことに注意されたい。検出でき
る故障に関して、故障位置と外部出力に関連した経路変
数は１に制限される。したがって、本実施例において、
Ｓｃ＝Ｓｄ＝１である。

【００９８】要約するに、機能的制約は、 ｎｏｔ（ａ）・ｎｏｔ（ｃ）＋ｎｏｔ（ｂ）・ｎｏｔ
（ｃ）＋ａ・ｂ・ｃ＝０ｎｏｔ（ｂ）・ｎｏｔ（ｄ）＋
ｎｏｔ（ｃ）・ｎｏｔ（ｄ）＋ｂ・ｃ・ｄ＝０ｎｏｔ
（ｂ）・ｎｏｔ（ｄ′）＋ｎｏｔ（ｃ′）・ｎｏｔ
（ｄ′）＋ｂ・ｃ′・ｄ′＝０ と表される。

【００９９】また、構造的制約は、 Ｓｃ・ｎｏｔ（Ｓｄ）＝Ｓｃ(ｃ・ｃ′＋ｎｏｔ（ｃ）
・ｎｏｔ（ｃ′））＝Ｓｄ(ｄ・ｄ′＋ｎｏｔ（ｄ）・
ｎｏｔ（ｄ′）)＝０ と表される。

【０１００】機能的制約と構造的制約との総和は、故障
のある回路のエネルギー関数である。ディジタル回路の
エネルギー関数は、すべてのゲートに関するエネルギー
関数の総和である。テスト生成手順は、以下のステップ
から成る。

【０１０１】１．故障に関する機能的制約と構造的制約
を導き出す。

【０１０２】２．インプリケーション・グラフにおいて
表現可能な制約の推移的閉包（ＴＣ）を２項関係として
決定し、矛盾、同定、固定および排除（推移的閉包（Ｔ
Ｃ）からの論理的結論の導出については後で説明する）
を照合する。

【０１０３】矛盾が検出された場合は、その故障は冗長
である。このように決定された信号値がエネルギー関数
を満たす場合は、テストが生成できたことになる。そう
でない場合は、変数のうちのいずれかが既知の値をとる
ときに３変数項が２変数項になるので、それまでに決定
された信号値の部分集合によって、３変数項のうちのい
くつかが２変数項に簡約される。そのような項を推移的
閉包（ＴＣ）に包含し、論理的結論を再計算する。この
プロセスは２変数項に簡約される３変数項がなくなるま
で継続される。

【０１０４】３．信号値が割り当てられていない変数の
どれに値を設定するかを選択し、選択された変数に信号
値を割り当てる。これにより、３変数項のいくつかが２
変数項に簡約することができる。

【０１０５】４．新しい２変数項を推移的閉包（ＴＣ）
に入れ、矛盾、同定、固定および排除がないか確認す
る。矛盾がある場合は、ステップ３に戻って、ステップ
３で割り当てた値と逆の値を割り当てる。

【０１０６】その信号の割り当てによりそのエネルギー
関数を満たす場合は、テストが生成されたので、このプ
ロセスを停止する。そうでない場合は、現行の組の信号
割り当てによって２変数項に簡約された３変数項が、そ
の推移的閉包に加えられる。このプロセスは、２変数項
に簡約される３変数項がなくなるまで続けられ、その後
ステップ３に進む。

【０１０７】図５の例では、信号ｃのゼロ縮退「ｓ−ａ
−０」故障のテストを求めているので、ｃ＝１、ｃ′＝
０、Ｓｃ＝Ｓｄ＝１となるので、これらの値を割り当て
ると、この例の機能的、構造的制約は、 ａ・ｂ＝０、 ｎｏｔ（ｂ）・ｎｏｔ（ｄ）＋ｄ・ｂ＝０、 ｎｏｔ（ｄ′）＋ｎｏｔ（ｂ）・ｎｏｔ（ｄ′）＝０、 ｄ・ｄ′＋ｎｏｔ（ｄ）・ｎｏｔ（ｄ′）＝０ に簡約される。この例では、すべての項は、この時点
で、２変数項として表すことができる。

【０１０８】図７に、ここで得られた２変数項から作成
したインプリケーション・グラフを示す。インプリケー
ショングラフは、変数とその補数の頂点を含む。ここ
で、頂点の集合は、 ｛ａ，ｂ，ｄ，ｄ′，ｎｏｔ（ａ），ｎｏｔ（ｂ），ｎ
ｏｔ（ｄ），ｎｏｔ（ｄ′）｝となっている。

【０１０９】この例では、変数ｃ、ｃ′の値がすでに割
り当てられているために、それらに対応する頂点はイン
プリケーショングラフから削除されている。また、３変
数項であるａ・ｂ・ｃ、ｂ・ｃ・ｄ、ｂ・ｃ′・ｄ′も
ｃ、ｃ′の値が決定されたことにより２変数項である、
ａ・ｂ、ｂ・ｄ、と０に決定されているので、ａ・ｂ、
ｂ・ｄに対応する弧（ａ，ｎｏｔ（ｂ））、（ｂ，ｎｏ
ｔ（ａ））、（ｂ，ｎｏｔ（ｄ））、（ｄ，ｎｏｔ
（ｂ））がインプリケーショングラフに追加されている
のがわかる。

【０１１０】制約ａ・ｂ＝０は、弧（ａ，ｎｏｔ
（ｂ））、（ｂ，ｎｏｔ（ａ））と表される一対の２項
関係、すなわち、「ａ＝１ならばｂ＝０でなければなら
ない」「ｂ＝１であればａ＝０でなければならない」と
して表現されている。他の項に対応する弧も同様に得ら
れる。

【０１１１】この例では、最初の条件により３変数項は
すべて無くなったが、３変数項がまだ存在している場合
には、分岐限定相段階により含まれる変数の値を仮に決
定することにより項を簡約化し、インプリケーショング
ラフに反映させる。仮決定した値により、後の処理で矛
盾が生じた場合には、前に決定した値とは異なる値に変
更し、インプリケーショングラフもそれに対応して修正
する。

【０１１２】このように、値の決定した頂点を削除し、
新たに簡約化された項の弧を追加することで、インプリ
ケーショングラフは更新される。順次変数を値を決定し
ながらインプリケーショングラフの更新を行い、すべて
の変数の値が決定されるテストベクトルが生成されたこ
とになる。

【０１１３】図８に、インプリケーション・グラフの推
移的閉包を行列形態で示す。これは、標準的なグラフ理
論技術または図２２〜図２４に示した推奨する技術を利
用して計算することができる。

【０１１４】以下のタイプの論理的結論は、２変数項に
よって導き出され、それらはすべて、推移的閉包（Ｔ
Ｃ）から決定することができる。

【０１１５】１．矛盾 推移的閉包（ＴＣ）が弧（ｘ，ｎｏｔ（ｘ））と（ｎｏ
ｔ（ｘ），ｘ）を両方含むときに、変数ｘは値０と１を
同時にとらなければならず矛盾となる。この状況が、初
期の冗長性同定段階において生じた場合は、テスト対象
とした故障は冗長である。また、分岐限定相段階におい
て、矛盾が生じた場合は、割り当てる変数の信号値や信
号値を割り当てる変数自体を変更しなければならない。

【０１１６】２．固定 推移的閉包（ＴＣ）が、弧（ｘ，ｎｏｔ（ｘ））が存在
し、弧（ｎｏｔ（ｘ），ｘ）が存在しない場合、変数ｘ
は値０に固定することができる。同様に、推移的閉包
（ＴＣ）が、弧（ｎｏｔ（ｘ），ｘ）が存在し、弧
（ｘ，ｎｏｔ（ｘ））が存在しない場合は、変数ｘを１
に固定することができる。

【０１１７】３．同定 推移的閉包（ＴＣ）が弧（ｘ，ｙ）と（ｙ，ｘ）から成
る場合は、ある対の変数は、同じ値をとらなければなら
ない。

【０１１８】図１９〜図２１は、同定の例として役立つ
回路６０と、この特性をどのように利用できるかを示
す。回路６０は、入力ａとｂおよび出力ｃを有する排他
的ＯＲゲート６１と、入力ａとｂおよび出力ｄを有する
排他的ＮＯＲゲート６２と、入力ｃ（ｃ＝０）とｄなら
びに出力ｅを有するＯＲゲート６３とをから構成され
る。

【０１１９】回路６０のエネルギー関数は、Ｅ６１＋Ｅ
６２＋Ｅ６３となる。ここで、 Ｅ６１＝ａ・ｎｏｔ（ｂ）・ｎｏｔ（ｃ）＋ｎｏｔ
（ａ）・ｂ・ｎｏｔ（ｃ）＋ｎｏｔ（ａ）・ｎｏｔ
（ｂ）・ｃ＋ａ・ｂ・ｃ Ｅ６２＝ａ・ｎｏｔ（ｂ）・ｄ＋ｎｏｔ（ａ）・ｂ・ｄ
＋ｎｏｔ（ａ）・ｎｏｔ（ｂ）・ｎｏｔ（ｄ）＋ａ・ｂ
・ｎｏｔ（ｄ） Ｅ６３＝ｃ・ｎｏｔ（ｅ）＋ｄ・ｎｏｔ（ｅ）＋ｎｏｔ
（ｃ）・ｎｏｔ（ｄ）・ｅ となる。

【０１２０】ここで、ｃ＝０を代入すると Ｅ６１＝ａ・ｎｏｔ（ｂ）＋ｎｏｔ（ａ）・ｂ Ｅ６３＝ｄ・ｎｏｔ（ｅ）＋ｎｏｔ（ｄ）・ｅ となり、図２０に示す、回路の一部分だけを表すインプ
リケーション・グラフが作成することができる。

【０１２１】残りの回路情報は、すなわち、 Ｅ６２＝ａ・ｎｏｔ（ｂ）・ｄ＋ｎｏｔ（ａ）・ｂ・ｄ
＋ｎｏｔ（ａ）・ｎｏｔ（ｂ）・ｎｏｔ（ｄ）＋ａ・ｂ
・ｎｏｔ（ｄ）は、２項関係でないために、インプリケ
ーション・グラフにおける包含に適合していない非同次
項に含まれる。

【０１２２】この非同次項は、 ｄ（ａ・ｎｏｔ（ｂ）＋ｎｏｔ（ａ）・ｂ）および ｎｏｔ（ｄ）（ａ・ｂ＋ｎｏｔ（ａ）・ｎｏｔ（ｂ）） である。

【０１２３】インプリケーション・グラフから、ａ＝ｂ
とｅ＝ｄと同定できることにより、２番目の式が ｄ・ａ＋ｄ・ｎｏｔ（ａ） に簡約でき、 ｄ・ａ＝０とする、弧（ｄ，ｎｏｔ（ａ））（ａ，ｎｏ
ｔ（ｄ））と ｄ・ｎｏｔ（ａ）＝０とする、弧（ｄ，ａ）（ｎｏｔ
（ａ），ｎｏｔ（ｄ）） が図２１に示したようなインプリケーション・グラフに
加えることができる。

【０１２４】このグラフから、ｅが０に等しいことを必
要とする固定（ｅ，ｎｏｔ（ｅ））が導かれる。

【０１２５】４．排除 排除は、ある対の変数がある組み合わせの値をとること
ができない大局的従属性である。 推移的閉包が弧（ｘ，ｙ）と（ｎｏｔ（ｙ），ｎｏｔ
（ｘ）） からなり、変数ｘとｙの間に他の弧がない場合は、組み
合わせｘ＝１とｙ＝０が排除される。これは、このよう
な弧が ｘ・ｎｏｔ（ｙ）＝０ であることを意味し、また前述の組み合わせがこの関係
を満たさないためである。

【０１２６】例として、図２５にある回路の一部分であ
る回路２００を検討する。この回路は、入力ａとｂおよ
び出力ｄを有するＮＡＮＤゲート２０１と、入力ａとｃ
および出力ｅを有するＮＡＮＤゲート２０２とを含む。
出力ｄおよびｅは、出力ｇを有するＯＲゲート２０３へ
の入力であり、入力ｂおよびｃは、出力がｆの排他的Ｏ
Ｒゲート２０４の入力である。

【０１２７】ある故障に関するテスト生成中に、図のよ
うに、信号ｇおよびｆにそれぞれ値１と０が割り当てら
れると仮定する。このような信号割り当てにより、

【０１２８】ゲートｇのエネルギー関数は、 Ｅｇ＝ｄ・ｎｏｔ（ｇ）＋ｅ・ｎｏｔ（ｇ）＋ｎｏｔ
（ｄ）・ｎｏｔ（ｅ）・ｇ＝ｎｏｔ（ｄ）・ｎｏｔ
（ｅ） ゲートｆのエネルギー関数は、 Ｅｆ＝ｂ（ｃ・ｆ＋ｎｏｔ（ｃ）・ｎｏｔ（ｆ））＋ｎ
ｏｔ（ｂ）（ｃ・ｎｏｔ（ｆ）＋ｎｏｔ（ｃ）・ｆ）＝
ｂ・ｎｏｔ（ｃ）＋ｎｏｔ（ｂ）・ｃ となるので、 ｎｏｔ（ｄ）・ｎｏｔ（ｅ）＝０ ｂ・ｎｏｔ（ｃ）＋ｎｏｔ（ｂ）・ｃ＝０ に簡素化される。

【０１２９】次に、ゲートｄのエネルギー関数は、 Ｅｄ＝ｎｏｔ（ａ）・ｎｏｔ（ｄ）＋ｎｏｔ（ｂ）・ｎ
ｏｔ（ｄ）＋ａ・ｂ・ｄゲートｅのエネルギー関数は、 Ｅｅ＝ｎｏｔ（ａ）・ｎｏｔ（ｅ）＋ｎｏｔ（ｃ）・ｎ
ｏｔ（ｅ）＋ａ・ｃ・ｅとなるので、 ｎｏｔ（ａ）・ｎｏｔ（ｄ）＋ｎｏｔ（ｂ）・ｎｏｔ
（ｄ）＋ａ・ｂ・ｄ＝０ ｎｏｔ（ａ）・ｎｏｔ（ｅ）＋ｎｏｔ（ｃ）・ｎｏｔ
（ｅ）＋ａ・ｃ・ｅ＝０ となる。

【０１３０】図２６に、このような制約における２変数
項のインプリケーショングラフを示す。

【０１３１】インプリケーション・グラフの推移的閉包
を計算すると、信号ｂおよびｃが同定を形成し、それら
の信号が同じ値をとらなければならないことがわかる。
さらに、その推移的閉包は、制約ｎｏｔ（ｄ）・ｎｏｔ
（ｅ）＝０を意味する弧（ｎｏｔ（ｄ），ｅ）と（ｎｏ
ｔ（ｅ），ｄ）からなる。

【０１３２】一般に、推移的閉包が、変数ｘ，ｎｏｔ
（ｘ），ｙおよびｎｏｔ（ｙ）の間の他の弧ではなく弧
（ｘ，ｙ）と（ｎｏｔ（ｙ），ｎｏｔ（ｘ））からなる
場合は、変数ｘとｙの間の制約だけが ｘ・ｎｏｔ（ｙ）＝０ である。

【０１３３】したがって、ｘおよびｙは、ｘ＝１とｙ＝
０のときの組み合わせを除く任意の組み合わせの値をと
ることができる。これは、（ｎｏｔ（ｘ）＋ｙ）＝１で
あることを示し、この関係を用いて３変数項をさらに簡
略化することができる。

【０１３４】従って、上記例では、ｎｏｔ（ｄ）＝１及
びｅ＝０の組み合わせは排除され、ｄ＋ｅ＝１となる。
信号ｂおよびｄの同定とｄ＋ｅ＝１であるという事実を
利用して、３変数項ａ・ｂ・ｄ＝０とａ・ｃ・ｅ＝０
を、ａ・ｂ＝０に簡略化することができる。

【０１３５】図２７に制約ａ・ｂ＝０を含め、更新した
インプリケーション・グラフを示す。更新されたインプ
リケーション・グラフの推移的閉包を計算すると、
（ｅ，ｎｏｔ（ｅ））は存在せず（ｎｏｔ（ｅ），ｅ）
が存在し、また、（ｄ，ｎｏｔ（ｄ））は存在せず（ｎ
ｏｔ（ｄ），ｄ）が存在するので、信号ｄとｅが値１に
固定されることが分かる。

【０１３６】図５の信号ｃ上のｓ−ａ−０故障に関する
テスト生成プロセスを続けると、図７のインプリケーシ
ョングラフから、図８に示した推移的閉包の隣接行列を
得ることができる。この行列では、例えば弧（ｎｏｔ
（ａ），ｄ）が存在する場合、第ｎｏｔ（ａ）行，第ｄ
列に１が置かれている。図８の行列から、頂点ａから
は、頂点ｎｏｔ（ａ）、ｂ、ｎｏｔ（ｂ）、ｄ、ｎｏｔ
（ｄ）、ｄ′、ｎｏｔ（ｄ′）に弧を持つことができる
が、頂点ｎｏｔ（ａ）からはいずれの頂点にも弧を持つ
ことができないのがわかる。

【０１３７】すなわち、（ａ，ｎｏｔ（ａ））の弧が生
じるが逆方向の弧はない。従って、矛盾なく、これによ
り固定ａ＝０を得る。同様に、（ｎｏｔ（ｂ），ｂ）、
（ｄ，ｎｏｔ（ｄ））、（ｎｏｔ（ｄ′），ｄ′）の弧
が生じるが、逆方向の弧はない。従って、矛盾なくすべ
ての値が決定され、ｂ＝１、ｄ＝０、ｄ′＝１となる。

【０１３８】この例では、すべての外部入力信号は決定
されたので、分岐限定相段階を行う必要はない。入力端
子に対応するａ＝０、ｂ＝１は、図５に示した回路にお
けるゲートｃのｓ−ａ−０故障に関するテストベクトル
となる。

【０１３９】含意、正当化、静的学習、動的学習および
ドミネ−タの活性化の技術は、推移的閉包（ＴＣ）の方
法に暗黙的に含まれる。また、後で説明するように、論
理的なドミネータは暗黙的に活性化される。さらに、他
の技術によっては検出できない様々な冗長性を検出する
ことができる。

【０１４０】 ［暗黙の含意（インプリケーション）および正当化］ 図９に示した回路について検討する。この回路は、ＮＡ
ＮＤ回路３０、３１および３２を含む。ＮＡＮＤ回路３
０は、入力ａとｂおよび出力ｄを有し、ＮＡＮＤ回路３
１は、入力ｂとｃおよび出力ｅを有し、ＮＡＮＤ回路３
２は、入力ｄとｅおよび出力ｆを有する。ゲートｄ、ｅ
およびｆに関するエネルギー関数は、Ｅｄ＝ｎｏｔ
（ａ）・ｎｏｔ（ｄ）＋ｎｏｔ（ｂ）・ｎｏｔ（ｄ）＋
ａ・ｂ・ｃＥｅ＝ｎｏｔ（ｂ）・ｎｏｔ（ｅ）＋ｎｏｔ
（ｃ）・ｎｏｔ（ｅ）＋ｂ・ｃ・ｅ Ｅｆ＝ｎｏｔ（ｄ）・ｎｏｔ（ｆ）＋ｎｏｔ（ｅ）・ｎ
ｏｔ（ｆ）＋ｄ・ｅ・ｆ となり、この回路のエネルギー関数は、 ｎｏｔ（ａ）・ｎｏｔ（ｄ）、ｎｏｔ（ｂ）・ｎｏｔ
（ｄ）、 ｎｏｔ（ｂ）・ｎｏｔ（ｅ）、ｎｏｔ（ｃ）・ｎｏｔ
（ｅ）、 ｎｏｔ（ｄ）・ｎｏｔ（ｆ）、およびｎｏｔ（ｅ）・ｎ
ｏｔ（ｆ） の２変数項を含む。

【０１４１】これらの２変数項を用いて、図１０のイン
プリケーショングラフを得ることができる。このグラフ
は、それ自体推移的閉包（ＴＣ）になる。図１１に、推
移的閉包（ＴＣ）の隣接行列を示す。

【０１４２】ｄ＝０であると仮定する。このような変数
の割り当ては図３の分岐限定相段階におけるステップ１
２３、１２８において行われる。この場合、順インプリ
ケーションはｆ＝１となり、正当化はａ＝ｂ＝１とな
る。これはＴＣ法で、以下のように暗黙的に決定され
る。

【０１４３】１．弧（ｄ，ｎｏｔ（ｄ））を加えること
により、図１０のインプリケーショングラフに関係ｄ＝
０を含める。更新されたインプリケーショングラフを、
図１２に示す。

【０１４４】２．更新されたインプリケーション・グラ
フの推移的閉包（ＴＣ）を構成する。行列の形の更新さ
れた推移的閉包（ＴＣ）を図１３に示す。以下に説明す
るように、図１１に示した推移的閉包（ＴＣ）から更新
された推移的閉包を直接導き出すことができる。

【０１４５】弧（ｄ，ｎｏｔ（ｄ））を加えることによ
り、ｎｏｔ（ｄ）のすべての先祖がｄのすべての子孫に
到達することができる。ｄの先祖、つまり、頂点ｎｏｔ
（ａ）、ｎｏｔ（ｂ）およびｎｏｔ（ｆ）は、図１１の
列ｄに１を有する項点であり、ｎｏｔ（ｄ）の子孫つま
り頂点ａ、ｂおよびｆは、行ｎｏｔ（ｄ）に１を有する
頂点である。

【０１４６】たとえば、図１１において、ｄとｅだけに
到達できる項点ｎｏｔ（ｂ）（ｄの先祖）は、頂点ａ，
ｂ，ｎｏｔ（ｄ）およびｆにも到達することができる
（図１３を参照）。

【０１４７】３．図１３の更新された推移的閉包（Ｔ
Ｃ）から論理的結論を導く。図１３において、弧（ｎｏ
ｔ（ａ），ａ）は存在するが、（ａ，ｎｏｔ（ａ））は
存在しない。したがって、固定ａ＝１は、弧（ｎｏｔ
（ａ），ａ）を満たすことができる唯一の値である。
（この弧が関係 （ｎｏｔ（ａ）＝０）によってのみ生
ずることに注意されたい）同様に、ｂ＝ｆ＝１と結論す
ることができる。

【０１４８】［含意および正当化以上の推移的閉包］ 図９の回路の信号ｆに値１を割り当てられたケースにつ
いて検討する。これは、インプリケーショングラフに対
する弧（ｎｏｔ（ｆ），ｆ）の追加となり、図１４を導
く。

【０１４９】推移的閉包により、後で説明するように、
信号ｂを論理値１に固定する。重要なのは、ｆ＝１の場
合に、従来の含意および正当化手順では、信号ｂを１に
固定すべきであると結論することができないことであ
る。

【０１５０】ゲートｆのエネルギー関数は、 Ｅｆ＝ｎｏｔ（ｄ）・ｎｏｔ（ｆ）＋ｎｏｔ（ｅ）・ｎ
ｏｔ（ｆ）＋ｄ・ｅ・ｆであり、ｆ＝１の場合は、 Ｅｆ＝ｄ・ｅとなり、ゲートｆのエネルギー関数におけ
る３変数項ｄ・ｅ・ｆがｄ・ｅになる。

【０１５１】 関係 ｎｏｔ（ｆ）＝０およびｄ・ｅ＝０ の包含は、図１０のインプリケーショングラフに、（ｎ
ｏｔ（ｆ），ｆ）、（ｄ，ｎｏｔ（ｅ））および（ｅ，
ｎｏｔ（ｄ））を追加することになる。

【０１５２】更新されたインプリケーショングラフを図
１４に示し、図１５にそれと対応する推移的閉包の隣接
行列を示す。前に説明したように、図１１に示した推移
的閉包（ＴＣ）の隣接行列に対して、弧の付加による推
移的閉包を追加することによって、更新された推移的閉
包（ＴＣ）の隣接行列を得ることができる。

【０１５３】図１５に示す更新された推移的閉包（Ｔ
Ｃ）の隣接行列は、第ｎｏｔ（Ｂ）行，第ｂ列に１を有
する。したがって、ｎｏｔ（ｂ）はｂを含意する。

【０１５４】しかしながら、図１５の隣接行列は、第ｂ
行，第ｎｏｔ（ｂ）列に０を有する。したがって、ｂは
ｎｏｔ（ｂ）を含意しない。したがって、弧（ｎｏｔ
（ｂ），ｂ）は、関係ｎｏｔ（ｂ）＝０を示す。これに
より、ｂは、もともとｆ＝１と固定された結果として、
１に固定されなければならない。

【０１５５】 ［物理的および理論的ドミネータの暗黙的活性化］ ドミネータは、故障を検出できるようにするために、故
障を伝搬するゲートである。そのようなゲートを物理的
ドミネータと呼ぶ。

【０１５６】例として、図９の回路において信号線ｂの
ゼロ縮退（ａ−ｓ−０）故障ｂについて検討する。故障
が回路の出力で検出できるためにはゲートｆを通って故
障が伝搬しなければならず、これによりｆが物理的ドミ
ネータとして識別されることは容易に理解できる。信号
ａに値０が割り当てられている場合、ゲートｄは信号ｂ
の値に関係なく常に出力は１となるので、ゲートｄはｓ
−ａ−０故障ｂを伝搬しない。従って、この故障を出力
に伝搬するためには、ゲートｅを通って伝搬しなければ
ならない。この場合は、ゲートｅが論理的ドミネータで
ある。

【０１５７】ＴＣ法は、多くの物理的および論理的ドミ
ネータを暗黙的に識別し活性化する。この特徴を例で示
す。ｓ−ａ−０故障ｂの物理的ドミネータは、これらの
経路変数によって表されるように、 Ｓａ・ｎｏｔ（Ｓｄ）＝０、 Ｓｃ・ｎｏｔ（Ｓｅ）＝０、 Ｓｄ・ｎｏｔ（Ｓｆ）＝０、 Ｓｅ・ｎｏｔ（Ｓｆ）＝０ Ｓｂ・ｎｏｔ（Ｓｄ）・ｎｏｔ（Ｓｅ）＝０ の構造的制約から純粋に決定される。

【０１５８】最後の制約は、信号ｂ上における故障が、
外部出力において検出できるようにするために、信号ｄ
またはｅあるいはその両方に伝搬することを保証してい
る。

【０１５９】最初に、入力ｂにおける故障が検出できる
ことを仮定しているので、Ｓbは１に設定される。これ
により、３変数項である Ｓｂ・ｎｏｔ（Ｓｄ）・ｎｏｔ（Ｓｅ）＝０ が、２項関係 ｎｏｔ（Ｓｄ）・ｎｏｔ（Ｓｅ）＝０ に簡略化される。

【０１６０】このような２変数項関係の推移的閉包（Ｔ
Ｃ）がＳｆを１に固定することは容易に確認することが
できる。したがって、ゲートｆはドミネータである。こ
の回路がさらに大きな回路に埋め込まれている場合で
も、ｆは故障のドミネータとして識別されることに注意
されたい。

【０１６１】論理的ドミネータの同定および活性化の例
として、信号ａが論理値０に設定される場合を検討す
る。入力ｂ上の故障がゲートｄに伝搬できないので、ゲ
ートｅが、論理的ドミネータになる。さらに、論理的ド
ミネータｅを活性化するため、すなわち、入力ｂの故障
を伝搬するようにするために、信号ｃを１に設定しなけ
ればならない。

【０１６２】論理的ドミネータおよび割り当てｃ＝１と
してのｅの同定は、回路がより大きな回路の一部であり
かつ信号ｆから外部出出力まで複数の経路がある場合で
も、ＴＣ法によって暗黙的に決定される。

【０１６３】これを理解するために、故障を有する回路
のエネルギー関数を構成する。概念的に、故障を有する
回路を、図１６に示した修正された複合回路として見る
ことができる。図１６に示した回路は、ＮＡＮＤゲート
４１〜４６と、示した様々な入力および出力を含み、ｂ
がＮＡＮＤゲート４１および４２への入力である場合に
ａ−ｓ−０故障ｂを有する。

【０１６４】機能的および構造的制約を故障回路のエネ
ルギー関数に含ませ、インプリケーション・グラフを計
算し、推移的閉包（ＴＣ）を計算することによって、Ｓ
ｅ＝１とｃ＝１であることが分かる。

【０１６５】［冗長性の同定］ ここでは、信号線ｋの１縮退（ｓ−ａ−１）故障である
故障ｋを有する図１６に示した回路を検討する。この回
路は、入力ａとｂおよび出力ｃとｄを有する２つのイン
バーター６０および６１と、ＮＡＮＤゲート６２、６
３、６４および６５を含み、ＮＡＮＤ６２は、入力ａと
ｂおよび出力ｅを有し、ＮＡＮＤ６３は、入力ａとｄお
よび出力ｆを有し、ＮＡＮＤ６４は、入力ｃとｂおよび
出力ｇを有し、ＮＡＮＤ６５は入力ｃとｄおよび出力ｈ
を有する。さらに、入力ｅとｆおよび出力ｉを有するＮ
ＡＮＤ６７と、入力ｇとｈおよび出力ｊを有するＮＡＮ
Ｄ６８とを含む。最後に、入力ｉとｊおよび出力ｋを有
するＮＡＮＤゲート６９を含む。

【０１６６】回路をａとｂのすべての可能な組み合わせ
に関してシミュレートすることによって、故障ｋが実際
に冗長であることを確認することができる。故障ｋは外
部出力上にあるため、単に信号ｋ上の値０を正当化しな
ければならない。回路のエネルギー関数から得られる２
変数項を、図１８に示す。ｋ＝０なので、ゲートｋのエ
ネルギー関数は、 Ｅｋ＝ｎｏｔ（ｉ）・ｎｏｔ（ｋ）＋ｎｏｔ（ｊ）・ｎ
ｏｔ（ｋ）＋ｉ・ｊ・ｋであり、ｋ＝０であるから Ｅｋ＝ｎｏｔ（ｉ）＋ｎｏｔ（ｊ）となる。 したがって、ゲートｋは、項ｎｏｔ（ｉ）＝０とｎｏｔ
（ｊ）＝０を、回路全体のエネルギー関数に与える。同
様に、他のゲートによって与えられる２変数項を導出す
ることができる。

【０１６７】これらの２変数項をインプリケーショング
ラフとして表し、推移的閉包（ＴＣ）を計算すると、弧
（ａ，ｎｏｔ（ａ））と（ｎｏｔ（ａ），ａ）が推移的
閉包（ＴＣ）内にあることがわかる。このような信号値
の割り当ては矛盾を示し、ｋ＝０の割り当ては回路のエ
ネルギー関数を満たさない。従って、この故障ｋは冗長
であるという結論を得ることができる。

【０１６８】本発明の別の特徴として、周知の手順より
好ましいかもしれない図２のステップ１０５として示し
た推移的閉包を計算するための新規な手順を開発した。
この手順の基本的ステップを、図２２の流れ図で示す。

【０１６９】図２２の流れ図は、３つの基本的ステップ
を含む。第１のステップ１４０は、前のステップ１０３
で得たインプリケーション・グラフの強連結性成分を計
算する処理を含む。強連結性成分において、この集合に
おける各頂点は、その集合の他のそれぞれの項点から到
達可能である。ステップ１４０は、後でさらに詳細に検
討する。強連結性成分が決定された後は、ステップ１４
１により示されているように、有向非環状グラフ（ＤＡ
Ｇ）が構成され、次いで、ステップ１４２で示されてい
るように固定または排除が決定される。ステップ１４１
に含まれる操作は、Ａ．Ｖ．アホ(Aho)他による、Addos
on-Wesley Publishing Company、Reading、Mass(1974)
「The Design and Analysis of Computer Algorithms
」と題する書籍に記載されている。ステップ１４２に
ついては、前に説明済みである。

【０１７０】強連結性成分を決定するための例示的プロ
セスを、図２３の流れ図を参照して説明する。

【０１７１】このプロセスは、ステップ１５５で始ま
り、サイズｎ、インプリケーション・グラフにおける頂
点の数、その推移的閉包をそれぞれ計算する３つのアレ
イを形成するために作業空間を初期化する。アレイは、
巡回済み項点の巡回済みアレイと、もう１つのいわゆる
Ｌｏｗｌｉｎｋアレイと、３つ目のいわゆるＤｆｓ＿ｎ
ｏ（深さ優先探索）数とを含み、それらはすべて、最初
ゼロに設定される。

【０１７２】その後、ステップ１５６で、まだ巡回して
ない頂点として１つを選択し、ステップ１５７で、作業
空間を更新して、巡回している頂点を真としてマーク
し、ＶのＬｏｗｌｉｎｋおよびＶのＤｆｓ−ｎｏをＤｆ
ｓ＿ｎｕｍｂｅｒと等しくなるように設定する。

【０１７３】次に、ステップ１５８として、頂点Ｖが、
ｄｆｓスタックと帰納スタック（ｒｅｃｕｒｓｉｏｎス
タック）と呼ばれる２つの別のスタックにプッシュされ
る。

【０１７４】次に、ステップ１５９で示されているよう
に、帰納スタックの一番上にある頂点の子が選択され
る。ステップ１６０で、このスタックの一番上がすでに
巡回されていた場合は、ステップ１６１で示されている
ように、Ｌｏｗｌｉｎｋ値を適切に更新する。そうでな
い場合は、ステップ１６２で、項点Ｖをｗとして分類し
なおし、ステップ１５７に戻る。

【０１７５】ステップ１６１の後で、帰納スタックの一
番上に頂点の追加の子がある場合は、ステップ１６２に
示されているようにステップ１５９に戻る。さらに多く
の子がある場合は、ｄｆｓスタックを処理する。このス
テップ１６３については、図２４の流れ図に関連してて
さらに詳細に説明する。

【０１７６】ステップ１６３におけるそのような処理の
後で、ステップ１６４で帰納スタックをポップする。ス
テップ１６５で、既に空の場合は、プロセスは止まる。
そうでない場合は、ステップ１５９に戻る。

【０１７７】ｄｆｓスタックを処理するステップの詳細
を、図２４の別のフローチャートに示す。基本的に、ス
テップ１６３の機能は、強く結合された頂点をすべて分
離して、ａｃｅｌｉｓｔと呼ばれるファイルにそれらを
記憶することであり、そこから、ステップ１６４に供給
することができる。

【０１７８】ステップ１７０では、頂点ＶのＬｏｗｌｉ
ｎｋが、ｎよりも大きい数かどうかが判定される。そう
である場合は、ステップ１７１で、頂点Ｖがこのスタッ
クから除去されるまで、ｄｆｓスタックをポップする。
ステップ１７２で、項点ＶのＬｏｗｌｉｎｋが、項点Ｖ
のＤｆｓ−ｎｏと等しいかどうかが決定される。そうで
ある場合は、ステップ１７３に進んで、ａｃｅｌｉｓｔ
を空に設定する。ステップ１７４は、頂点Ｖがｄｆｓス
タックの一番上に来るまで、ｄｆｓスタックをポップす
る。ｄｆｓスタックから出るすべての項点は、ステップ
１７４、１７５、１７６、１７７および１７８で与えら
れるように、強く結合された頂点の部分集合を形成す
る。

【０１７９】このようなステップは、頂点がスタックか
らポップされそれがＶと等しくない場合に、ａｃｅｌｉ
ｓｔに含まれるという特性を利用する。より具体的に
は、ステップ１７２において、頂点ＶのＬｏｗｌｉｎｋ
が、そのＤｆｓ＿ｎｏと等しいかどうかが判定される。
そうである場合は、ステップ１７４、１７５および１７
６において、ｄｓｆスタックの一番上にある頂点を処理
する。ステップ１７４では、ｄｆｓスタックの一番上か
ら項点ｘをポップする。次に、Ｌｏｗｌｉｎｋと頂点ｘ
とその補集合のＤｆｓ−ｎｏを、ｎよりも大きい数に割
り当てなおす。ここで、ＭＡＸＩＮＴをｎよりも大きい
数いなるように選択する。ステップ１７５において、項
点ｘを巡回済みとしてマークし、そして項点Ｖを含む強
く結合された成分を形成する頂点のリストに頂点ｘを含
める。次に、ステップ１７７において、ｄｆｓスタック
の一番上の項点（ステップ１７６）が項点ｖと等しい場
合は、同じ強く結合された成分内のすべての頂点を項点
Ｖとして決定する。そうでない場合は、ステップ１７６
に戻り、ステップ１７５、１７６および１７７を繰り返
す。

【０１８０】ここに記載した特定の例は、本発明の基本
的原理の単なる例にすぎず、本発明の基本的原理と一致
した様々な他の実施形態を考案できることを理解された
い。

【０１８１】

【発明の効果】本発明のＶＬＳＩ回路のテストベクトル
生成方法によれば、故障を見いだしそして冗長性を排除
するための２変数項を含む特定のＶＬＳＩ論理回路を能
率良くテストするのに適する入力ベクトル集合を生成す
ることができる。

【図面の簡単な説明】

【図１】ＶＬＳＩ回路において最も予期される故障のリ
ストをテストするベクトル集合を展開するために現在広
く使用されている基本的手順を示す図である。

【図２】特定の故障をテストするためのベクトルを生成
するために使用される本発明の方法の例示的実施例の流
れ図である。

【図３】特定の故障をテストするためのベクトルを生成
するために使用される本発明の方法の例示的実施例の流
れ図である。

【図４】図２と図３の配置関係を示す図である。

【図５】テストベクトルがそれに対して引き出される故
障を含んでいる回路を示す図である。

【図６】所定の故障に対する複合回路で、テストベクト
ルを引き出すのに有用な、図５の回路の修正バージョン
を示す図である。

【図７】図６の回路のインプリケーション・グラフを示
す図である。

【図８】図７のインプリケーション・グラフの推移閉包
を示す図である。

【図９】別な回路例を示す図である。

【図１０】図９の回路のインプリケーション・グラフを
示す図である。

【図１１】図１０のインプリケーション・グラフの推移
閉包を示す図である。

【図１２】図９の回路の修正バージョンのインプリケー
ション・グラフを示す図である。

【図１３】図１２の修正バージョンのインプリケーショ
ン・グラフの推移閉包を示す図である。

【図１４】割付けされた出力を持つ図９の回路のインプ
リケーション・グラフを示す図である。

【図１５】図１４のインプリケーション・グラフの推移
閉包を示す図である。

【図１６】図９に示されている回路の修正を示す図であ
る。

【図１７】冗長性故障を持つ回路例を示す図である。

【図１８】図１７における回路の特別な場合に対して得
られた２進項の表を示す図である。

【図１９】同定及び固定の概念を説明するための図であ
る。

【図２０】同定及び固定の概念を説明するための図であ
る。

【図２１】同定及び固定の概念を説明するための図であ
る。

【図２２】図２及び図３に記述されているプロセスで使
用するための推移閉包の計算に対する好ましい技術の流
れ図である。

【図２３】図２及び図３に記述されているプロセスで使
用するための推移閉包の計算に対する好ましい技術の流
れ図である。

【図２４】図２及び図３に記述されているプロセスで使
用するための推移閉包の計算に対する好ましい技術の流
れ図である。

【図２５】排除論理的結論を示す図である。

【図２６】図２５の回路のインプリケーション・グラフ
を示す図である。

【図２７】基本的制約の包含後での更新されたインプリ
ケーション・グラフを示す図である。

【符号の説明】

１０ テスト生成器 １１ 故障リスト １２ 回路ネットリスト １３ テストベクトル １４ 故障シミュレータ １５ 更新故障リスト手段

フロントページの続き (72)発明者 ビスワニ アグラワル アメリカ合衆国 07974 ニュージャー ジ州 マレイ ヒル コルチェスター ロード 40 (58)調査した分野(Int.Cl.⁶，ＤＢ名) G01R 31/3183 G06F 17/50

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】論理回路内の所与の故障を検出するための
   一組の信号値からなるテスト・ベクトルを生成する論理
   回路のテストベクトル生成方法において、正常回路と故障回路それぞれにおける信号値を持たせる
   ために故障の位置より出力側の回路を複製し、外部出力
   値が異なるという条件のために複製された回路の出力ど
   うしをインバーターで結合した複合回路を構成し、 前記
   複合回路のエネルギー関数を導出し、作成されたエネル
   ギー関数の２変数項からインプリケーション・グラフを
   作成し、前記インプリケーション・グラフの推移的閉包
   を計算し、計算された推移的閉包から、固定、同定、排
   除および矛盾の論理的結論を用いてインプリケーション
   グラフを更新し、再度推移的閉包を計算することを繰り
   返し、前記複合回路の信号値を決定し、テストベクトル
   を生成することを特徴とする論理回路のテストベクトル
   生成方法。
2. 【請求項２】論理回路内の所与の故障を検出するための
   一組の信号値からなるテスト・ベクトルを生成する論理
   回路のテストベクトル生成方法において、 （ａ）正常回路と故障回路それぞれにおける信号値を持
   たせるために故障の位置より出力側の回路を複製し、外
   部出力値が異なるという条件のために複製された回路の
   出力どうしをインバーターで結合した複合回路を構成す
   るステップと、 （ｂ）前記複合回路のエネルギー関数を導出し、２変数
   項を抽出するステップと、 （ｃ）エネルギー関数の２変数項のインプリケーション
   ・グラフを作成するステップと、 （ｄ）前記インプリケーション・グラフの推移的閉包を
   計算するステップと、 （ｅ）計算された推移的閉包から、固定、同定、排除お
   よび矛盾の論理的結論を判定し、当該論理的結論を用い
   てエネルギー関数の３変数以上の項のいくつかを簡約化
   するステップと、 （ｆ）前記簡約化により得られた新しい２変数項を前記
   インプリケーション・グラフに加えることによって、前
   記インプリケーション・グラフを更新するステップと、 （ｇ）前記更新されたインプリケーション・グラフに基
   づいて、推移的閉包を再計算するステップと、 （ｈ）前記エネルギー関数から、固定、同定、排除がな
   くなるまで、ステップ（ｅ）、（ｆ）および（ｇ）を繰
   り返すステップと、 （ｉ）前記ステップ（ｈ）の結果、３変数以上の項が残
   っていない場合、テストベクトルを得るステップと、 （ｊ）前記ステップ（ｈ）の結果、３変数以上の項が残
   っている場合に、信号値の割り当てられていない変数を
   特定の値に固定し、ステップ（ｃ）、（ｄ）、（ｅ）、
   （ｆ）、（ｇ）、（ｈ）および（ｉ）を繰り返し、当該
   繰り返しの中の前記ステップ（ｅ）において矛盾を検出
   した場合、割り当てられた信号を反対の値に固定し、段
   階（ｃ）、（ｄ）、（ｅ）、（ｆ）、（ｇ）、（ｈ）お
   よび（ｉ）を繰り返す処理を、３変数以上以上の項が除
   去されるまで実行するステップと、 （ｋ）前記ステップ（ｊ）の結果、３変数以上の項が除
   去された場合、テストベクトルを得るステップと、 を含むことを特徴とする論理回路のテストベクトル生成
   方法。
3. 【請求項３】論理回路内の所与の故障を検出するための
   一組の信号値からなるテスト・ベクトルを生成する論理
   回路のテストベクトル生成方法において、 （ａ）正常回路と故障回路それぞれにおける信号値を持
   たせるために故障の位置より出力側の回路を複製し、外
   部出力値が異なるという条件のために複製された回路の
   出力どうしをインバーターで結合した複合回路を構成す
   るステップと、 （ｂ）前記複合回路のエネルギー関数を導出し、２変数
   項を抽出するステップと、 （ｃ）エネルギー関数の２変数項のインプリケーション
   ・グラフを作成するステップと、 （ｄ）前記インプリケーション・グラフの推移的閉包を
   計算するステップと、 （ｅ）計算された推移的閉包から、固定、同定、排除お
   よび矛盾の論理的結論を判定し、当該論理的結論を用い
   てエネルギー関数の３変数以上の項のいくつかを簡約化
   するステップと、 （ｆ）前記簡約化により得られた新しい２変数項を前記
   インプリケーション・グラフに加えることによって、前
   記インプリケーション・グラフを更新するステップと、 （ｇ）前記更新されたインプリケーション・グラフに基
   づいて、推移的閉包を再計算するステップと、 （ｈ）前記エネルギー関数から、固定、同定、排除がな
   くなるまで、ステップ（ｅ）、（ｆ）および（ｇ）を繰
   り返すステップと、 （ｉ）前記ステップ（ｈ）の結果、３変数以上の項が残
   っていない場合、テストベクトルを得るステップと、 （ｊ）前記ステップ（ｈ）の結果、３変数以上の項が残
   っている場合に、信号値の割り当てられていない変数を
   特定の値に固定し、ステップ（ｃ）、（ｄ）、（ｅ）、
   （ｆ）、（ｇ）、（ｈ）および（ｉ）を繰り返し、当該
   繰り返しの中の前記ステップ（ｅ）において矛盾を検出
   した場合、割り当てられた信号を反対の値に固定し、段
   階（ｃ）、（ｄ）、（ｅ）、（ｆ）、（ｇ）、（ｈ）お
   よび（ｉ）を繰り返す処理を、３変数以上の項が除去さ
   れるまで実行するステップと、 （ｋ）前記ステップ（ｊ）の結果、３変数以上の項が除
   去された場合、テストベクトルを得るステップと、を含
   み、 前記推移的閉包の計算により、ある変数ｘについて弧
   （ｘ，ｎｏｔ（ｘ））及び弧（ｎｏｔ（ｘ），ｘ）が存
   在するとき前記矛盾を判断することを特徴とする論理回
   路のテストベクトル生成方法。
4. 【請求項４】論理回路内の所与の故障を検出するための
   一組の信号値からなるテスト・ベクトルを生成する論理
   回路のテストベクトル生成方法において、 （ａ）正常回路と故障回路それぞれにおける信号値を持
   たせるために故障の位置より出力側の回路を複製し、外
   部出力値が異なるという条件のために複製された回路の
   出力どうしをインバーターで結合した複合回路を構成す
   るステップと、 （ｂ）前記複合回路のエネルギー関数を導出し、２変数
   項を抽出するステップと、 （ｃ）エネルギー関数の２変数項のインプリケーション
   ・グラフを作成するステップと、 （ｄ）前記インプリケーション・グラフの推移的閉包を
   計算するステップと、 （ｅ）計算された推移的閉包から、固定、同定、排除お
   よび矛盾の論理的結論を判定し、当該論理的結論を用い
   てエネルギー関数の３変数以上の項のいくつかを簡約化
   するステップと、 （ｆ）前記簡約化により得られた新しい２変数項を前記
   インプリケーション・グラフに加えることによって、前
   記インプリケーション・グラフを更新するステップと、 （ｇ）前記更新されたインプリケーション・グラフに基
   づいて、推移的閉包を再計算するステップと、 （ｈ）前記エネルギー関数から、固定、同定、排除がな
   くなるまで、ステップ（ｅ）、（ｆ）および（ｇ）を繰
   り返すステップと、 （ｉ）前記ステップ（ｈ）の結果、３変数以上の項が残
   っていない場合、テストベクトルを得るステップと、 （ｊ）前記ステップ（ｈ）の結果、３変数以上の項が残
   っている場合に、信号値の割り当てられていない変数を
   特定の値に固定し、ステップ（ｃ）、（ｄ）、（ｅ）、
   （ｆ）、（ｇ）、（ｈ）および（ｉ）を繰り返し、当該
   繰り返しの中の前記ステップ（ｅ）において矛盾を検出
   した場合、割り当てられた信号を反対の値に固定し、段
   階（ｃ）、（ｄ）、（ｅ）、（ｆ）、（ｇ）、（ｈ）お
   よび（ｉ）を繰り返す処理を、３変数以上の項が除去さ
   れるまで実行するステップと、 （ｋ）前記ステップ（ｊ）の結果、３変数以上の項が除
   去された場合、テストベクトルを得るステップと、を含
   み、 前記推移的閉包の計算により、ある変数ｘについて弧
   （ｘ，ｎｏｔ（ｘ））が存在し、弧（ｎｏｔ（ｘ），
   ｘ）が存在しない場合に、当該変数を１に固定し、弧
   （ｎｏｔ（ｘ），ｘ）が存在し、弧（ｘ，ｎｏｔ
   （ｘ））が存在しない場合に、当該変数ｘを０に固定す
   ることを特徴とする論理回路のテストベクトル生成方
   法。
5. 【請求項５】論理回路内の所与の故障を検出するための
   一組の信号値からなるテスト・ベクトルを生成する論理
   回路のテストベクトル生成方法において、 （ａ）正常回路と故障回路それぞれにおける信号値を持
   たせるために故障の位置より出力側の回路を複製し、外
   部出力値が異なるという条件のために複製された回路の
   出力どうしをインバーターで結合した複合回路を構成す
   るステップと、 （ｂ）前記複合回路のエネルギー関数を導出し、２変数
   項を抽出するステップと、 （ｃ）エネルギー関数の２変数項のインプリケーション
   ・グラフを作成するステップと、 （ｄ）前記インプリケーション・グラフの推移的閉包を
   計算するステップと、 （ｅ）計算された推移的閉包から、固定、同定、排除お
   よび矛盾の論理的結論を判定し、当該論理的結論を用い
   てエネルギー関数の３変数以上の項のいくつかを簡約化
   するステップと、 （ｆ）前記簡約化により得られた新しい２変数項を前記
   インプリケーション・グラフに加えることによって、前
   記インプリケーション・グラフを更新するステップと、 （ｇ）前記更新されたインプリケーション・グラフに基
   づいて、推移的閉包を再計算するステップと、 （ｈ）前記エネルギー関数から、固定、同定、排除がな
   くなるまで、ステップ（ｅ）、（ｆ）および（ｇ）を繰
   り返すステップと、 （ｉ）前記ステップ（ｈ）の結果、３変数以上の項が残
   っていない場合、テストベクトルを得るステップと、 （ｊ）前記ステップ（ｈ）の結果、３変数以上の項が残
   っている場合に、信号値の割り当てられていない変数を
   特定の値に固定し、ステップ（ｃ）、（ｄ）、（ｅ）、
   （ｆ）、（ｇ）、（ｈ）および（ｉ）を繰り返し、当該
   繰り返しの中の前記ステップ（ｅ）において矛盾を検出
   した場合、割り当てられた信号を反対の値に固定し、段
   階（ｃ）、（ｄ）、（ｅ）、（ｆ）、（ｇ）、（ｈ）お
   よび（ｉ）を繰り返す処理を、３変数以上の項が除去さ
   れるまで実行するステップと、 （ｋ）前記ステップ（ｊ）の結果、３変数以上の項が除
   去された場合、テストベクトルを得るステップと、を含
   み、 前記推移的閉包の計算により、ある変数ｘ，ｙについて
   弧（ｘ，ｙ）及び弧（ｙ，ｘ）が存在する場合に、当該
   変数ｘ，ｙを同じ値に同定することを特徴とする論理回
   路のテストベクトル生成方法。
6. 【請求項６】論理回路内の所与の故障を検出するための
   一組の信号値からなるテスト・ベクトルを生成する論理
   回路のテストベクトル生成方法において、 （ａ）正常回路と故障回路それぞれにおける信号値を持
   たせるために故障の位置より出力側の回路を複製し、外
   部出力値が異なるという条件のために複製された回路の
   出力どうしをインバーターで結合した複合回路を構成す
   るステップと、 （ｂ）前記複合回路のエネルギー関数を導出し、２変数
   項を抽出するステップと、 （ｃ）エネルギー関数の２変数項のインプリケーション
   ・グラフを作成するステップと、 （ｄ）前記インプリケーション・グラフの推移的閉包を
   計算するステップと、 （ｅ）計算された推移的閉包から、固定、同定、排除お
   よび矛盾の論理的結論を判定し、当該論理的結論を用い
   てエネルギー関数の３変数以上の項のいくつかを簡約化
   するステップと、 （ｆ）前記簡約化により得られた新しい２変数項を前記
   インプリケーション・グラフに加えることによって、前
   記インプリケーション・グラフを更新するステップと、 （ｇ）前記更新されたインプリケーション・グラフに基
   づいて、推移的閉包を再計算するステップと、 （ｈ）前記エネルギー関数から、固定、同定、排除がな
   くなるまで、ステップ（ｅ）、（ｆ）および（ｇ）を繰
   り返すステップと、 （ｉ）前記ステップ（ｈ）の結果、３変数以上の項が残
   っていない場合、テストベクトルを得るステップと、 （ｊ）前記ステップ（ｈ）の結果、３変数以上の項が残
   っている場合に、信号値の割り当てられていない変数を
   特定の値に固定し、ステップ（ｃ）、（ｄ）、（ｅ）、
   （ｆ）、（ｇ）、（ｈ）および（ｉ）を繰り返し、当該
   繰り返しの中の前記ステップ（ｅ）において矛盾を検出
   した場合、割り当てられた信号を反対の値に固定し、段
   階（ｃ）、（ｄ）、（ｅ）、（ｆ）、（ｇ）、（ｈ）お
   よび（ｉ）を繰り返す処理を、３変数以上の項が除去さ
   れるまで実行するステップと、 （ｋ）前記ステップ（ｊ）の結果、３変数以上の項が除
   去された場合、テストベクトルを得るステップと、を含
   み、 前記推移的閉包の計算により、ある変数ｘ、ｙについて
   弧（ｘ，ｙ）及び弧（ｎｏｔ（ｙ），ｎｏｔ（ｘ））が
   存在し、当該変数ｘ、ｙの間に他の弧がない場合に、当
   該変数ｘ＝１及び当該変数ｙ＝０を排除することを特徴
   とする論理回路のテストベクトル生成方法。