JPH0752832B2 - 入力回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集積回路装置上に設けられ、入力信号を判定
して複数の状態信号を発生する入力回路に関する。

〔従来の技術〕

従来、この種の入力回路は、入力信号レベルがハイレベ
ルかロウレベルかの判断しか行なわないため、１端子で
は２種類の状態しか検出することができず、このため３
種類以上の状態を検出するには、２端子以上の入力端子
を用いる必要がある。

〔発明が解決しようとする課題〕

一般に端子数に制限のあるマイクロコンピュータでは、
入力端子をできるだけ有効に使用することが望まれてお
り、上述した従来の入力回路では、端子数が不足すると
外部に入力端子拡張用のLSI等を付加して端子拡張をし
なければならず、応用システムのコストアップを招くと
いった欠点がある。

〔課題を解決するための手段〕

本発明の入力回路は、入力信号を遅延させる遅延回路部
と、前記遅延回路部の出力信号と前記入力信号により前
記入力信号の立上りあるいは立下りエッジを検出し、セ
ットされるフリップフロップを備えた第１の入力信号検
出回路部と、前記遅延回路部の出力信号と前記入力信号
の論理がハイレベルまたはロウレベルのいずれか一方の
論理レベルに一致したことを検出し、セットされるフリ
ップフロップを備えた第２の入力信号検出回路部とを有
している。

〔作用〕

入力信号がハイレベルまたはロウレベルのとき、第１の
入力信号検出回路部のフリップフロップはリセットされ
たままであり、第２の入力信号検出回路部のフリップフ
ロップは入力信号のハイレベルまたはロウレベルに応じ
てセットまたはリセットされる。また、入力信号がハイ
レベルまたはロウレベルのパルスのとき、第１の入力信
号検出回路部のフリップフロップはセットされ、第２の
入力信号検出回路部のフリップフロップは入力信号のハ
イレベルまたはロウレベルに応じてセットまたはリセッ
トされる。

したがって、第1,第２の信号検出回路部の出力をデコー
ドすることにより、入力信号のハイレベルまたはロウレ
ベルの信号あるいはハイレベルまたはロウレベルのパル
スの４つ状態を検出できる。

〔実施例〕

次に、本発明の実施例について図面を参照して説明す
る。

第１図は本発明の入力回路の第１の実施例を示す回路
図、第２図〜第５図は本実施例の動作を示すタイミング
チャートである。

この入力回路は、入力端子Ｉと、入力端子Ｉに入力され
た外部信号1aを受ける入力バッファ100と、入力バッフ
ァ100の出力信号1bをクロック信号CK1で同期化し、逆相
にするためのトランスファゲート101とインバータ102
と、インバータ102の出力信号1cをデジタル遅延させ、
出力信号1cの逆相信号1dを得るためのトランスファゲー
ト103,104およびインバータ105で構成された遅延回路部
Ａと、出力信号1cと遅延回路部Ａの出力信号1dを入力と
するノアゲート106、ノアゲート106の出力信号1eとクロ
ック信号CK2でセットされ、リセット信号RSTでリセット
されるアンドノアゲート107とノアゲート112からなるフ
リップフロップで構成された第１の信号検出回路部Ｂ
と、出力信号1cを受けるインバータ108、インバータ108
の出力信号1fと出力信号1dを入力するノアゲート109、
出力信号1d、1fおよびクロック信号CK2でセットされ、
出力信号1g、クロック信号CK2およびリセット信号RSTで
リセットされるアンドノアゲート110および111とからな
るフリップフロップで構成された第２の信号検出回路部
からなっている。

次に、本実施例の動作を第２図〜第５図のタイミングチ
ャートを参照して説明する。

（１）入力端子Ｉにロウレベルの信号1aを入力した場合
（第２図）。

入力端子Ｉにロウレベルの信号1aを入力すると出力信号
1cはハイレベルで、出力信号1dはロウレベルのため、ノ
アゲート106の出力信号1eがロウレベルとなり入力信号
の変化を検出できず、信号検出回路部Ｂの出力信号1h
は、リセット信号RSTでのリセット状態を保持しロウレ
ベルである。そして、出力信号1dがロウレベルで、出力
信号1fもロウレベルのため、アンドノアゲート110の出
力1gはハイレベルのままで、信号検出回路部Ｃの出力信
号1iはリセット状態のためロウレベルである。

（２）入力端子Ｉにハイレベルの信号1aを入力した場合
（第３図）。

入力端子Ｉにハイレベルの信号1aを入力すると出力信号
1cはロウレベルで、出力信号1dはハイレベルのため、出
力信号1eがロウレベルとなり入力信号の変化を検出でき
ず、信号検出回路部Ｂの出力信号1hは、リセット信号RS
Tでのリセット状態を保持しロウレベルである。そし
て、出力信号1dがハイレベルで、出力信号1fもハイレベ
ルのため、アノンドノアゲート110の出力はロウレベル
に変化し、ノアゲート109の出力1gもロウレベルとなる
ため、信号検出回路部Ｃの出力信号1iはハイレベルとな
る。

（３）入力端子ＩにTO期間ハイレベルになるパルス信号
1aを入力した場合（第４図）。

入力端子ＩにTOの期間ハイレベルになるパルス信号1aを
入力すると、出力信号1cはクロック信号CK1を入力する
とトランスファゲート13で同期化され逆相になるため、
T1の期間ロウレベルになり、出力信号1dは出力信号1cが
遅延回路部Ａを通過した信号のため、T2の期間ハイレベ
ルになる。そして、T1の期間出力信号1cおよび1dがロウ
レベルで、出力信号1eがハイレベルのため、アンドノア
ゲート107の出力がロウレベルとなり信号検出回路部Ｂ
の出力信号1hはハイレベルとなる。そして、出力信号1d
および1fがクロック信号CK2がハイレベル期間に同時に
ハイレベルにならないため、信号検出回路部Ｃの出力信
号1iはロウレベルのままとなる。

（４）入力端子ＩにTOの期間ロウレベルになるパルス信
号1aを入力した場合（第５図）。

入力端子ＩにTOの期間ロウレベルになるパルス信号1aを
入力すると出力信号1cはクロック信号CK1で同期化さ
れ、T1の期間ハイレベルになり、出力信号1dは、T2の期
間ロウレベルになる。そして、T2の期間出力信号1cおよ
び1dがロウレベルで、出力信号1eがハイレベルになるた
め、アンドノアゲート107の出力がロウレベルとなり信
号検出回路部Ｂの出力信号1hはハイレベルとなる。そし
て、出力信号1dおよび1fがクロック信号CK2がハイレベ
ル期間に同時にハイレベルになるため、信号検出回路部
Ｃの出力信号1iもハイレベルに変化する。

第６図は本発明の入力回路の第２の実施例を示す回路
図、第７図〜第10図は本実施例の動作を示すタイミング
チャートである。

この入力回路は、入力端子Ｉと、入力端子Ｉに入力され
た外部信号2aを受ける入力バッファ200と、入力バッフ
ァ200の出力信号2bを逆相にするためのインバータ201
と、出力信号2cをアナログ遅延させ、出力信号2cの逆相
信号2dを得るためのインバータ202,203,204および出力
信号を遅延させるためのコンデンサ205,206で構成され
た遅延回路部Ｄと、出力信号2cと遅延回路部Ｄの出力信
号2dを入力とするノアゲート207、ノアゲート207の出力
信号2eでセットされ、リセット信号RSTでリセットされ
るノアゲート208と209からなるフリップフロップで構成
された第１の信号検出回路部Ｅと、出力信号2cを受ける
インバータ210、インバータ210の出力信号2fと出力信号
2dを入力とするノアゲート211、出力信号2dと2fでセッ
トされ、出力信号2gおよびリセット信号RSTでリセット
されるアンドノアゲート212および213とからなるフリッ
プフロップで構成された第２の信号検出回路部Ｆとから
なっている。

次に、本実施例の動作を第７図〜第10図のタイミングチ
ャートを参照して説明する。

（１）入力端子Ｉにロウレベルの信号2aを入力した場合
（第７図）。

入力端子Ｉにロウレベルの信号2aを入力すると、出力信
号2cはハイレベルで、出力信号2dはロウレベルのため、
ノアゲート207の出力信号2eがロウレベルとなり入力信
号の変化を検出できず、信号検出回路部Ｅの出力信号2h
は、リセット信号RSTでのリセット状態を保持しロウレ
ベルである。そして、出力信号2dがロウレベルで、出力
信号2fもロウレベルのため、ノアゲート211の出力2gは
ハイレベルのままで、信号検出回路部Ｆの出力信号2iは
リセット状態のためロウレベルである。

（２）入力端子Ｉにハイレベルの信号2aを入力した場合
（第８図）。

入力端子Ｉにハイレベルの信号2aを入力すると出力信号
2cはロウレベルで、出力信号2dはハイレベルのため、出
力信号2eがロウレベルとなりで入力信号の変化を検出で
きず、信号検出回路部Ｅの出力信号2hは、リセット信号
RSTでのリセット状態を保持しロウレベルである。そし
て、出力信号2dがハイレベルで、出力信号2fもハイレベ
ルのため、アンドノアゲート212の出力はロウレベルに
変化し、ノアゲート211の出力2gもロウレベルとなるた
め、信号検出回路部Ｆの出力信号2iはハイレベルとな
る。

（３）入力端子ＩにT1の期間ハイレベルになるパルス信
号2aを入力した場合（第９図）。

入力端子ＩにT1の期間ハイレベルになるパルス信号2aを
入力すると出力信号2cは逆相となるため、ロウレベルに
なり、出力信号2dは出力信号2cが遅延回路部Ｄを通過し
た信号のため、T2の期間ハイレベルになる。ここで、T1
の期間とT2の期間が重ならないように信号2aのパルス幅
は遅延回路部Ｄでのデイレイより小さくする。そして、
T1の期間出力信号2cおよび2dがロウレベルで、出力信号
2eがハイレベルのため、ノアゲート208の出力がロウレ
ベルとなり信号検出回路部Ｅの出力信号2hはハイレベル
となる。そして、出力信号2dおよび2fが同時にハイレベ
ルにならないため、信号検出回路部Ｆの出力信号2iはロ
ウレベルのままとなる。

（４）入力端子Ｉに１の期間ロウレベルになるパルス信
号2aを入力した場合（第10図）。

入力端子ＩにT1の期間ロウレベルになるパルス信号2aを
入力すると出力信号2cはハイレベルになり、出力信号2d
は、T2の期間ロウレベルになる。そして、T2の期間出力
信号2cおよび2dがロウレベルで、出力信号2eがハイレベ
ルになるため、ノアゲート208の出力がロウレベルとな
り信号検出回路部Ｅの出力信号2hはハイレベルとなる。
そして、出力信号2dおよび2fが同時にハイレベルになる
ため、信号検出回路部Ｆの出力信号2iもハイレベルに変
化する。

〔発明の効果〕

以上説明したように本発明は、２つの信号検出回路部の
出力信号をデコードすることにより、１入力端子のハイ
レベル、ロウレベル、ハイレベルのパルスおよびロウレ
ベルのパルスの４状態の信号検出が可能になる効果があ
る。

【図面の簡単な説明】

第１図は本発明の入力回路の第１の実施例を示す回路
図、第２図から第５図までは第１の実施例の動作を示す
タイミングチャート、第６図は本発明の入力回路の第２
の実施例を示す回路図、第７図から第10図までは第２の
実施例の動作を示すタイミングチャートである。 A,D…遅延回路部、B,E…第１の信号検出回路部、C,F…
第２の信号検出回路部、Ｉ…入力端子、100,200…入力
バッファ、102,105,108,201〜204,210…インバータ、10
6,109,112,207,211,208,209…ノアゲート、101,103,104
…トランスファゲート、107,110,111,212…アンドノア
ゲート、RST…リセット信号、CK1,CK2…クロック信号。

Claims (1)

【特許請求の範囲】
1. 【請求項１】入力信号の論理レベルを判定して複数の状
   態信号を発生する入力回路であって、前記入力信号を遅
   延させる遅延回路部と、前記遅延回路部の入力信号が第
   １の論理レベルでありかつ前記遅延回路部の出力信号が
   第２の論理レベルであることを検出するとセットされる
   第１のフリップフロップを備え該第１のフリップフロッ
   プの状態に応じた第１の状態信号を出力する第１の入力
   信号検出回路部と、前記遅延回路部の入力信号と出力信
   号がともに前記第１の論理レベルであることを検出する
   とセットされる第２のフリップフロップを備え該第２の
   フリップフロップの状態に応じた第２の状態信号を出力
   する第２の入力信号検出回路部とを有する入力回路。