JPH0752768B2 - 光トリガ・光クエンチ・ゲ−ト・タ−ン・オフ・サイリスタ - Google Patents

光トリガ・光クエンチ・ゲ−ト・タ−ン・オフ・サイリスタ

Info

Publication number
JPH0752768B2
JPH0752768B2 JP59271302A JP27130284A JPH0752768B2 JP H0752768 B2 JPH0752768 B2 JP H0752768B2 JP 59271302 A JP59271302 A JP 59271302A JP 27130284 A JP27130284 A JP 27130284A JP H0752768 B2 JPH0752768 B2 JP H0752768B2
Authority
JP
Japan
Prior art keywords
region
gate
base
thyristor
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP59271302A
Other languages
English (en)
Other versions
JPS61148874A (ja
Inventor
潤一 西澤
尚茂 玉蟲
Original Assignee
財団法人半導体研究振興会
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財団法人半導体研究振興会 filed Critical 財団法人半導体研究振興会
Priority to JP59271302A priority Critical patent/JPH0752768B2/ja
Publication of JPS61148874A publication Critical patent/JPS61148874A/ja
Publication of JPH0752768B2 publication Critical patent/JPH0752768B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)
  • Light Receiving Elements (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光だけでターン・オン、ターン・オフできる
ゲート・ターン・オフ・サイリスタ（Gate Turn-Off Th
yristor、以下GTOと略称する。）に関し、特に主サイリ
スタであるGTOと、これを光でターン・オン、ターン・
オフする補助ホトトランジスタもしくは補助ホトサイリ
スタとが集積化された構造に関する。
簡単なバイアス回路と、トリガ用光パルス及びクエンチ
用光パルスだけで大電力を高速、高効率で直交変換で
き、制御回路と大電力部分を完全に分離できることか
ら、大電力変換装置に利用される。また、中小電力用と
しても利用価値が高い。
〔従来の技術〕
従来のサイリスタとしては、pnpn四層構造サイリスタ、
GTO、及び静電誘導サイリスタ（Static Induction Thyr
istor、以下SIサイリスタと略称する。）が知られてい
る。
従来形pnpn四層構造サイリスタを光でトリガする光トリ
ガサイリスタは広く知られている。しかし、光トリガサ
イリスタでは、ターン・オフを電気的にアノード・カソ
ード間電位を反転させる転流ターン・オフによって行な
うために、ターン・オフ時間が数百μｓと非常に長い欠
点がある。SIサイリスタを光でトリガする光トリガSIサ
イリスタについては、既に一例としては特許第1349418
号（特公昭61−1908号）「静電誘導形光サイリスタ」に
開示されている。また、SIサイリスタのゲートに光感応
素子を接続し、この光感応素子にクエンチ用の光パルス
を照射することで光によるゲート・ターン・オフを行う
光クエンチSIサイリスタについては、特公平１−3069号
「静電誘導サイリスタを含む半導体装置」に開示されて
いる。特公平１−3069号には、SIサイリスタのゲートに
クエンチ用光感応素子とは別の光感応素子を接続して、
その光感応素子へトリガ光を照射することで、間接的に
SIサイリスタを光トリガする動作が開示されている。さ
らに特願昭59−54937号「光クエンチ可能なサイリスタ
装置」、特願昭59−175734号「光トリガ・光クエンチ静
電誘導サイリスタ」、特願昭59−176957号（昭和59年８
月25日出願）「光トリガ・光クエンチ静電誘導サイリス
タ」及び特願昭59−259673号「光トリガ・光クエンチ静
電誘導サイリスタ」では、直接的にSIサイリスタに光照
射することで光トリガを行ない、かつそのSIサイリスタ
のゲートに接続されている光感応素子として特に光感度
の良好な静電誘導ホトトランジスタ（Static Induction
Photo-Transistor、以下SIホトトランジスタと略称す
る。）を用い、このSIホトトランジスタへクエンチ用光
パルスを照射することでSIサイリスタを光クエンチす
る、光トリガ・光クエンチSIサイリスタの回路及び構造
が開示されている他に様々な回路形式及び構造の光トリ
ガ・光クエンチSIサイリスタが開示されている。一方、
GTOの光によるオン・オフに関しては、特願昭59−17573
3号（昭和59年８月22日出願）「光トリガ・光クエンチ
ゲート・ターン・オフ・サイリスタ」に、GTOのゲート
にトリガ用光感応素子とクエンチ用光感応素子を接続し
てそれぞれに、トリガ用光パルス、クエンチ用光パルス
を照射することで光のみでGTOをオン・オフする光トリ
ガ・光クエンチGTOの回路形式が開示されている。
〔発明が解決しようとする問題点〕
従来、GTOの動作においては、ターン・オフ時に破壊さ
れやすいことから、安全動作領域を設定し、その領域内
で動作するように電気的トリガ回路、電気的ターン・オ
フ回路が設計され、スナバ回路や保護回路が設けられ、
制御回路がかなり複雑なものとなる欠点がある。従来の
GTOではさらに制御回路と大電力部分が電気的に結合さ
れていることから、外部雑音等で誤点弧あるいは誤消弧
といった誤動作の危険性が高く、特に複数のGTOを直並
列接続して構成される電力変換装置においては、このよ
うな誤動作を回避するための制御回路部分が占める割合
が増大し、装置全体の重量、体積が非常に大きなものと
なっている。GTOを光だけでオン・オフすることができ
れば、GTOの制御回路部分と大電力部分を完全に電気的
に分離することができ、中小の電力変換装置のみならず
大電力の変換装置まで、その有用性は非常に大きなもの
である。しかし、従来GTOを光でオン・オフすることは
行なわれていない。本発明者らは、GTO表面に一様に光
（λ＝880nm）を照射して光トリガを試みたが、数10mW/
cm2の光強度では、GTOのゲート電位は高々0.6eVしか上
昇せず、ターン・オンさせるまでには至らなかった。GT
Oを直接光でトリガするためには、かなり高光出力の光
源が必要と思われ、直接トリガ用光パルスをGTOに照射
する方法は実用性に乏しい。そこで本願発明者らは、前
述した特願昭59−175733号「光トリガ・光クエンチゲー
ト・ターン・オフ・サイリスタ」において、GTOのゲー
トにトリガ用光感応素子を接続しGTOを間接的に光トリ
ガし、さらにGTOに接続されたクエンチ用光感応素子に
クエンチ用光パルスを照射することにより光クエンチす
る光トリガ・光クエンチGTOの回路形式を提案した。し
かし、集積化構造の提案はない。
〔問題点を解決するための手段〕 本発明は、GTOと、GTOを光でオン・オフするための増幅
用のトリガ用光感応素子とクエンチ用光感応素子とを同
一半導体基板上に集積化する具体的な構造を提案するも
のである。
〔実施例〕
以下、図面を参照して本発明の実施例を説明する。
第１図は、本発明による光トリガ・光クエンチGTOで、
主サイリスタのGTOが埋め込みゲート形GTOで構成され、
トリガ用補助光感応素子及びクエンチ用補助光感応素子
がSIホトトランジスタで構成されていることを特徴とす
る実施例の断面構造を示す。
第１図において、主サイリスタのGTOは、ｐアノード領
域101とｎベース領域102とｐベース領域103とｎカソー
ド領域104とp+埋め込みゲート領域105とアノード電極13
1とカソード電極132とで構成されている。トリガ用光感
応素子であるSIホトトランジスタは、p+ドレイン領域11
1とp-（n-）高抵抗領域112とp+ソース領域113とn+ゲー
ト領域114とソース電極141とゲート電極142とで構成さ
れている。p+ドレイン領域111は、主GTOのp+ゲート領域
105と電気的に共通になされている。またソース電極141
とゲート電極142は、光を透過する材料を選ぶとよい。
クエンチ用光感応素子であるSIホトトランジスタは、p+
ドレイン領域121とp-（n-）高抵抗領域112とp+ソース領
域123とn+ゲート領域124とドレイン電極151とゲート電
極152とで構成されている。p+ソース領域123は、主GTO
のp+ゲート領域105と電気的に共通になされている。ま
た、ドレイン電極151とゲート電極152は、光を透過する
材料を選ぶとよい。
主GTOのｎカソード領域104とp+埋め込みゲート領域105
間、及びSIホトトランジスタのソース・ドレイン間は耐
圧向上のためベベル状にエッチングされている。表面の
絶縁層181は、酸化物が一般的であるが、窒化膜等の絶
縁膜でもよい。
LT171は、トリガ用光パルスであり、LQ172は、クエンチ
用光パルスである。
次に、光によるオン・オフの動作を説明する。主GTOの
カソードＫは接地されていて、アノードＡは負荷を介し
てアノード電圧VAKにパイアスされている。トリガ用SI
ホトトランジスタのソースは正の電圧VStバイアスされ
ていて、ゲートは抵抗RGtを介してVGtにバイアスされて
いる。トリガ用SIホトトランジスタは、トリガ用光パル
スLT171が照射されていない状態ではオフしている様にV
St、VGt、RGtは選ばれる。また、クエンチ用SIホトトラ
ンジスタのドレインは負の電圧VDqにバイアスされてい
てゲートは抵抗RGqを介してVGqにバイアスされている。
クエンチ用光パルスLQ172が照射されていない状態で
は、主GTOがアノード電圧VAKをブロックできる様に、主
GTOのp+ゲート領域がバイアスされる条件になる値に
VDq、VGq、RGqは選ばれる。RGt、RGqの値によりSIホト
トランジスタの光感度と動作速度は大きく変化する。
この状態でトリガ用光パルスLT171がトリガ用SIホトト
ランジスタに照射されると、トリガ用SIホトトランジス
タは、オンするから、主GTOのp+ゲート領域は、正のバ
イアスVStにより正の方向にバイアスされ、主GTOのｎカ
ソード領域104からｎベース領域102に流れ込む電子が増
加し、ｎベース領域102は負の方向にバイアスされ、そ
のことでｐアノード領域101からｎ形ベース領域102を越
えてｐベース領域103及びp+ゲート領域105に流れ込む正
孔も増加し、p+ゲート領域105はさらに正の方向にバイ
アスされ、主GTOはターン・オンする。主GTOは一度オン
すれば、トリガ用光パルスLT171が切れてもオン状態を
保つ。次に、クエンチ用光パルスLQ172が、クエンチ用S
Iホトトランジスタに照射されると、クエンチ用SIホト
トランジスタがオン状態になり、主GTOのp+ゲート領域1
05に蓄積していた正孔がクエンチ用SIホトトランジスタ
を介して引き抜かれて、p+ゲート領域はVDqにより負に
バイアスされ、主GTOのｎカソード領域104からｎベース
領域102に流れ込む電子が減少し、ｎベース領域102は正
にバイアスされ、ｐアノード領域101からの正孔の流入
も減少しやがて主GTOはターン・オフする。以上のプロ
セスで光のみでGTOをオン・オフすることができる。ト
リガ用光パルスLT171及びクエンチ用光パルスLQ172の光
波長は、光の侵入深さがSIホトトランジスタの高抵抗領
域の厚み程度になるものを選ぶ。
以上述べた様に第１図に示す実施例を用いれば、簡単な
バイアス回路と光パルスで高速・高効率の直交変換が実
現できる。
第２図は、本発明による光トリガ・光クエンチGTOで、
主GTOがステップゲート形GTOで構成され、トリガ用光感
応素子及びクエンチ用光感応素子がSIホトトランジスタ
で構成されていることを特徴とする実施例の断面構造を
示す。
第２図において、主GTOは、ｐアノード領域201とｎベー
ス領域202とｐベース領域203とｎカソード領域204とア
ノード電極231とカソード電極232とｐベース電極233と
で構成されている。トリガ用光感応素子であるSIホトト
ランジスタは、p+ドレイン領域211とp-（n-）高抵抗領
域212とp+ソース領域213とn+ゲート領域214とソース電
極241とゲート電極242とで構成されている。p+ドレイン
領域211は主GTOのｐベースに隣接していて、主GTOのｐ
ベース電極に接続されている。ソース電極241とゲート
電極242は、透明電極で形成されることが望ましい。ク
エンチ用光感応素子であるSIホトトランジスタは、p+ド
レイン領域221とp-（n-）高抵抗領域222とp+ソース領域
223とn+ゲート領域224とドレイン電極251とゲート電極2
52とで構成されている。p+ソース領域223は主GTOのｐベ
ースに隣接していて、主GTOのｐベース電極に接続され
ている。ドレイン電極251とゲート電極252は、透明電極
で形成されることが望ましい。LT271はトリガ用光パル
スであり、LQ272は、クエンチ用光パルスである。ま
た、281は絶縁層である。動作は、第１図の実施例の場
合と同様である。
第３図は、本発明により光トリガ・光クエンチGTOで、
主GTOが埋め込みゲート形GTOで構成され、トリガ用光感
応素子がSIホトサイリスタで構成され、クエンチ用光感
応素子がSIホトトランジスタで構成されていることを特
徴とする実施例の断面構造を示す。
第３図において、主GTOは、ｐアノード領域301とｎベー
ス領域302とｐベース領域303とｎカソード領域304とア
ノード電極331とカソード電極332とで構成されている。
トリガ用光感応素子であるSIホトサイリスタは、ｐアノ
ード領域301とｎベース領域302とｐ（p-、n-）ベース領
域303、362とｎ（n+）カソード領域361とp+ゲート領域3
63とアノード電極331とカソード電極343とで構成されて
いる。SIホトサイリスタのｐアノード領域、ｎベース領
域、ｐベース領域、p+ゲート領域及びアノード電極は、
主GTOのｐアノード領域、ｎベース領域、ｐベース領
域、p+ゲート領域及びアノード電極とそれぞれ共通の領
域で構成されている。ｎ（n+）カソード領域361とp+ゲ
ート領域363とはカソード電極343で接続されている。カ
ソード電極343は、透明電極で形成されることが望まし
い。クエンチ用光感応素子であるSIホトトランジスタ
は、p+ドレイン領域321とp-（n-）高抵抗領域322とp+ソ
ース領域323とドレイン電極351とゲート電極352とで構
成されている。p+ソース領域323はp+ゲート領域305と共
通にされている。ドレイン電極351とゲート電極352は、
透明電極で形成されることが望ましい。LT371は、トリ
ガ用光パルスであり、LQ372は、クエンチ用光パルスで
ある。381は、絶縁層である。トリガ用光パルスLT371及
びクエンチ用光パルスLQ372が共に切れている場合は、
光トリガ用SIホトサイリスタと光クエンチ用SIホトトラ
ンジスタはオフ状態であり、主SIサイリスタはオフして
いる。ここでトリガ用光パルスLT371が照射されている
ことにより光トリガ用SIホトサイリスタはターン・オン
する。このことで主GTOのp+ゲート領域305はp+アノード
領域からの正孔の注入により正にバイアスされ、更に主
GTOのｎベース領域302は、光トリガ用SIホトサイリスタ
のｎ（n+）カソード領域361からの電子の注入により負
にバイアスされ、主GTOがターン・オンする。ターン・
オフの過程は、第１図に示す実施例と同様である。第３
図の実施例では、光トリガ用SIホトサイリスタが、主GT
Oと同一のプロセスで集積化でき、バイアス回路も簡単
になる利点がある。
第４図は、本発明による光トリガ・光クエンチGTOで、
主GTOがステップゲート形GTOで構成され、トリガ用光感
応素子がSIホトサイリスタで構成され、クエンチ用光感
応素子がSIホトトランジスタで構成されていることを特
徴とする実施例の断面構造を示す。
第４図において、主GTOは、ｐアノード領域401とｎベー
ス領域402とｐベース領域403とｎカソード領域404とア
ノード電極431とカソード電極432とｐベース電極433と
で構成されている。トリガ用光感応素子であるSIホトサ
イリスタは、ｐアノード領域401とｎベース領域402とｐ
（p-、n-）ベース領域403、462とｎ（n+）カソード領域
461とp+ゲート領域463とアノード電極431とカソード電
極443とで構成されている。SIホトサイリスタのｐアノ
ード領域、ｎベース領域、ｐベース領域、p+ゲート領域
及びアノード電極は、主GTOのｐアノード領域、ｎベー
ス領域、ｐベース領域、p+ゲート領域及びアノード電極
とそれぞれ共通の領域で構成されている。ｎ（n+）カソ
ード領域461とp+ゲート領域463とはカソード電極443で
接続されている。カソード電極443は、透明電極で形成
されることが望ましい。クエンチ用光感応素子であるSI
ホトトランジスタは、p+ドレイン領域421とp-（n-）高
抵抗領域422とp+ソース領域423とドレイン電極451とゲ
ート電極452とで構成されている。p+ソース領域423は主
GTOのｐベースに隣接していて、主GTOのｐベース電極に
接続されている。ドレイン電極451とゲート電極452は、
透明電極で形成されることが望ましい。LT471は、トリ
ガ用光パルスであり、LQ472は、クエンチ用光パルスで
ある。481は、絶縁層である。
第５図は、本発明による光トリガ・光クエンチGTOで主G
TOが埋め込みゲート形GTOで構成され、トリガ用光感応
素子がSIホトトランジスタで構成され、クエンチ用回路
が、SITとそのSITをドライブするSIホトトランジスタで
構成されていることを特徴とする実施例の断面構造を示
す。
第５図において、主GTOは、ｐアノード領域501とｎベー
ス領域502とｐベース領域503とｎカソード領域504とp+
ゲート領域505とアノード電極531とカソード電極532と
で構成されている。トリガ用光感応素子であるSIホトト
ランジスタは、p+ドレイン領域511とp-（n-）高抵抗領
域512とp+ソース領域513とn+ゲート領域514とソース電
極541とゲート電極542とで構成されている。p+ドレイン
領域511は、主GTOのp+ゲート領域505と電気的に共通に
なされている。また、ソース電極541とゲート電極542
は、透明電極で形成されることが望ましい。クエンチ用
回路を構成するSITは、p+ドレイン領域521とp-（n-）高
抵抗領域522とp+ソース領域523とn+ゲート領域524とド
レイン電極551とゲート電極552とで構成されている。p+
ソース領域523は、主GTOのp+ゲート領域505と電気的に
共通になされている。クエンチ用回路を構成するSIホト
トランジスタは、p+ソース領域581とp-（n-）高抵抗領
域582とp+ドレイン領域583とSITのゲートに接続されて
いるソース電極552とゲート電極553とドレイン電極554
とで構成されている。SIホトトランジスタの電極は透明
電極で形成されることが望ましい。592は絶縁層であ
る。LT571は、トリガ用光パルスであり、LQ572は、クエ
ンチ用光パルスである。トリガ用SIホトトランジスタの
バイアス回路は、第１図に示す実施例と同じである。ク
エンチ用回路を構成するSITのドレインは、負の電圧VDq
にバイアスされていて、SITをドライブするためのSIホ
トトランジスタのドレインはVDq′にバイアスされ、ゲ
ートは抵抗RGq′を介してVGq′にバイアスされている。
バイアス回路は、SIT、SIホトトランジスタの特性によ
って多少違ってくる。主GTOがトリガされる過程は、第
１図に示す実施例の場合と同じである。主GTOが、オン
している状態でクエンチ用光パルスLQ572が照射される
とSIホトトランジスタがオンして、クエンチ用SITのn+
ゲート領域524はVDq′によりバイアスされ、クエンチ用
SITがオンする。このことで主GTOのp+ゲート領域505に
蓄積されている正孔は、クエンチ用SITを通して引き抜
かれ主GTOがオフする。第５図の実施例では、小面積の
高速・高感度なSIホトトランジスタで比較的大面積のク
エンチ用SITをドライブするから第１図乃至第４図の実
施例と比較して、より高速な光クエンチが実現できる。
第６図は、本発明による光トリガ・光クエンチGTOで、
主GTOが埋め込みゲート形GTOで構成され、トリガ用光感
応素子がSIホトサイリスタで構成され、クエンチ用回路
が、SIホトサイリスタとそのSIホトサイリスタをオフす
るためのSIホトトランジスタで構成されていることを特
徴とする実施例の断面構造を示す。
第６図において、主GTOは、ｐアノード領域601とｎベー
ス領域602とｐベース領域603とｎカソード領域604とp+
ゲート領域605とアノード電極631とカソード電極632と
で構成されている。トリガ用光感応素子であるSIホトサ
イリスタは、ｐアノード領域601とｎベース領域602とｐ
（p-）ベース領域603、662とｎ（n+）カソード領域661
とp+ゲート領域663とアノード電極631とカソード電極64
3とで構成されている。SIホトサイリスタのｐアノード
領域、ｎベース領域、ｐベース領域及びアノード電極
は、主GTOのｐアノード領域、ｎベース領域、ｐベース
領域、p+ゲート領域及びアノード電極とそれぞれ共通の
領域で構成されている。ｎ（n+）カソード領域661とp+
ゲート領域663とはカソード電極643で接続されている。
カソード電極643は、透明電極で形成されることが望ま
しい。クエンチ用回路を構成するSIホトサイリスタは、
n+カソード領域621とp-（n-）高抵抗領域622とp+アノー
ド領域623とp+ゲート領域624とカソード電極651とゲー
ト電極652とで構成されている。p+アノード領域は主GTO
のp+ゲート領域623と共通になされている。カソード電
極651とゲート電極652は、透明電極で形成されることが
望ましい。クエンチ用回路を構成するSIホトサイリスタ
をオフするためのSIホトトランジスタは、p+ソース領域
681とp-（n-）高抵抗領域682とp+ドレイン領域683とn+
ゲート領域684とソース電極652とゲート電極653とドレ
イン電極654とで構成されている。SIホトトランジスタ
のp+ソース領域681とSIホトサイリスタのp+ゲート領域6
52は、電極で接続されている。各電極は、透明電極で形
成されることが望ましい。692は、絶縁分離領域であ
る。LT671はトリガ用光パルスで、LQ672はSIホトサイリ
スタをトリガするためのクエンチ用光パルスで、LT′67
3はSIホトトランジスタをオフするためのSITをトリガす
るための光パルスである。クエンチ用SIホトサイリスタ
のカソードは、負の電圧VKqにバイアスされている。ク
エンチ用SIホトサイリスタをオフするためのSIホトトラ
ンジスタのドレインはVDq′にバイアスされていて、ゲ
ートはRGq′を介してVGq′にバイアスされている。バイ
アス回路は、SIホトサイリスタ、SIホトトランジスタの
特性により多少違ってくる。トリガ用光パルスLT671が
照射されることでトリガ用SIホトサイリスタがターン・
オンすると同時に、LT′673が照射されてSIホトトラン
ジスタがオンすることでクエンチ用SIホトサイリスタが
ターン・オフして、主GTOはターン・オンする。主GTOが
オンしている状態で、クエンチ用SIホトサイリスタにク
エンチ用光パルスLQ672が照射されると、クエンチ用SI
ホトサイリスタがターン・オンして、主GTOのp+ゲート
領域605からクエンチ用SIホトサイリスタを通して正孔
が引き抜かれ主GTOターン・オフする。以上述べた過程
で光のみによる直交変換が行なわれる。第６図に示す実
施例は、クエンチ用素子としてSIホトサイリスタを用い
ているためオン抵抗を小さくできるから、大電流のスイ
ッチングに適している。
第１図乃至第６図に示した実施例において、主GTOのｎ
ベース中にn+ゲートを設ける構造、さらに、光をアノー
ド側から入射させる方法もある。
〔発明の効果〕
以上説明した本発明の実施態様のうち、最も基本的な部
分であるところの第１図、第２図の実施例の実験結果を
説明する。
第７図は、スイッチング特性を示す動作波形のオシロ写
真であり、GTOのアノード電位波形VAK、アノード電流波
形IAK、トリガ用光パルスの動作波形LT、及びクエンチ
用光パルスの駆動波形LQを示している。400V、10Aのス
イッチングを行なっている。回路の各パラメータは、V
St＝4.5V、VGt＝10V、RGt＝100kΩ、VDq＝−10V、VGq＝
4.0V、RGq＝1MΩ、LT、LQの光強度は約15mW/cm2であ
る。光源には波長880nmの発光ダイオードを用いた。第
８図は、GTOのスイッチング波形の説明図である。トリ
ガ用光パルスが入ってからアノード電圧波形VAK123が全
体の90％になるまでをTdon、90％から10％に変化する時
間をTr、クエンチ用光パルスが入ってからアノード電圧
波形VAKが全体の10％になるまでをTdoff、10％からアノ
ード電圧波形の変曲点までをTf、変曲点から90％に変化
する時間Ttlとする。
第９図は、ターン・オン応答速度のトリガ用光パルスの
光強度PLT（mW/cm2）依存性の実験結果を示す。又、第1
0図には、ターン・オフ応答速度のクエンチ用光パルス
の光強度PLQ（mW/cm2）依存性の実験結果を示す。回路
パラメータは第８図の条件と同じである。PLT＝9.5mW/c
m2、PLQ＝9.5mW/cm2においては、ターン・オン時間2.9
μ sec、ターン・オフ時間4.6μ secで400V、10Aのスイ
ッチングが実現できている。
この実験結果からわかることは、400V、10Aが光だけで
スイッチされていることであり、他の実施例についても
同様な結果が得られる。
本発明による光トリガ・光クエンチゲート・ターン・オ
フ・サイリスタを用いれば光だけで直交変換が実現でき
る。制御回路が電気的に完全に分離されることにより耐
雑音性が改善され、部品数も少なくできる。さらに、高
速化、オン電圧低下等の特性改善が実現できる。熱破壊
も防止できる。大電力の直交変換装置等への利用が考え
られ、また、本発明による光トリガ・光クエンチゲート
・ターン・オフ・サイリスタの構造は、従来のゲート・
ターン・オフ・サイリスタの製造プロセスで製作が容易
に行なえる等極めてその工業的価値が高い。
【図面の簡単な説明】
第１図は本発明による光トリガ・光クエンチGTOで主GTO
が埋め込みゲート形GTOで構成され、トリガ用光感応素
子及びクエンチ用光感応素子がSIホトトランジスタで構
成されていることを特徴とする実施例の断面構造、第２
図は本発明による光トリガ・光クエンチGTOで、主GTOが
ステップゲート形GTOで構成され、トリガ用光感応素子
及びクエンチ用光感応素子がSIホトトランジスタで構成
されていることを特徴とする実施例の断面構造、第３図
は本発明による光トリガ・光クエンチGTOで、主GTOが埋
め込みゲート形GTOで構成され、トリガ用光感応素子がS
Iホトサイリスタで構成され、クエンチ用光感応素子がS
Iホトトランジスタで構成されていることを特徴とする
実施例の断面構造、第４図は本発明による光トリガ・光
クエンチGTOで、主GTOがステップゲート形GTOで形成さ
れ、トリガ用光感応素子がSIホトサイリスタで構成さ
れ、クエンチ用光感応素子がSIホトトランジスタで構成
されていることを特徴とする実施例の断面構造、第５図
は本発明による光トリガ・光クエンチGTOで、主GTOが埋
め込みゲート形GTOで構成され、トリガ用光感応素子がS
Iホトトランジスタで構成され、クエンチ用回路が、SIT
とそのSITをドライブするSIホトトランジスタで構成さ
れていることを特徴とする実施例の断面構造、第６図は
本発明による光トリガ・光クエンチGTOで、主GTOが埋め
込みゲート形GTOで構成され、トリガ用光感応素子がSI
ホトサイリスタで構成され、クエンチ用回路がSIホトサ
イリスタとそのSIホトサイリスタをオフするためのSIホ
トトランジスタで構成されていることを特徴とする実施
例の断面構造、第７図は光トリガ・光クエンチGTOのス
イッチング特性を示すオシロ波形の写真、第８図は光パ
ルスと動作波形の説明図、第９図はターン・オン応答速
度Tr、Tdon（μ sec）のトリガ用光パルスの光強度PLT
依存性、第10図はターン・オフ応答速度（μ sec）のク
エンチ用光パルスの光強度PLQ（mW/cm2）依存性を示す
図である。101、201、301、401、501、601……主GTOの
ｐアノード領域、102、202、302、402、502、602……主
GTOのｎベース領域、103、203、303、403、503、603…
…主GTOのｐベース領域、104、204、304、404、504、60
4……主GTOのｎカソード領域、131、231、331、431、53
1、631……主GTOのアノード電極、132、232、332、43
2、532、632……主GTOのカソード電極、305、505、605
……主GTOの埋め込みゲート領域、233、433……主GTOの
ベース電極、111、121、211、221、321、421、511、52
1、583、683……SI（ホト）トランジスタのp+ドレイン
領域、112、122、212、222、322、422、512、582、682
……SI（ホト）トランジスタの高抵抗領域、113、123、
213、223、323、423、513、523、581、681……SI（ホ
ト）トランジスタのp+ソース領域、114、124、214、22
4、324、424、514、524、584……SI（ホト）トランジス
タのn+ゲート領域、141、241、541……SI（ホト）トラ
ンジスタのソース電極、151、251、351、451、551、55
4、654……SI（ホト）トランジスタのドレイン電極、14
2、152、242、252、352、452、542、552、553、653……
SI（ホト）トランジスタのゲート電極、633……SIホト
サイリスタのp+アノード領域、362、462、622、662……
SIホトサイリスタの高抵抗領域、363、463、623、663…
…SIホトサイリスタのp+ゲート領域、361、461、621、6
61……SIホトサイリスタのｎ（n+）カソード領域、34
3、443、643、651……SIホトサイリスタのカソード電
極、652……SIホトサイリスタのゲート電極、181、28
1、381、481、592、692……絶縁層、171、271、371、47
1、571、671……トリガ用光パルス、172、272、372、47
2、572、672……クエンチ用光パルス、673……トリガ用
補助光パルス。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】第１導電型のアノード領域（101、201、30
    1、401、501、601）と、前記アノード領域の上部の第２
    導電型の第１ベース領域（102、202、302、402、502、6
    02）と、前記第１ベース領域の上部の第１導電型の第２
    ベース領域（103、203、303、403、503、603）と、前記
    第２ベース領域の上部の第２導電型のカソード領域（10
    4、204、304、404、504、604）と、前記第２ベース領域
    中に形成された第１導電型高不純物密度の埋め込みゲー
    ト領域（105、305、505、605）もしくは、前記第２ベー
    ス領域の表面の凹部底面に形成されたベース電極（23
    3、433）とで、少なく共構成されるゲート・ターン・オ
    フ・サイリスタと、前記第２ベース領域の上部に隣接し
    て設けられた第１導電型高不純物密度のドレイン領域
    （111、211、511）を有し、前記ゲート・ターン・オフ
    ・サイリスタを光でトリガする機能を有するトリガ用の
    第１の縦型静電誘導ホトトランジスタと、前記第２ベー
    ス領域の上部に隣接して設けられた第１導電型高不純物
    密度のソース領域（123、223、323、423、523、）を有
    し、前記ゲート・ターン・オフ・サイリスタを光でクエ
    ンチする機能を有するクエンチ用の第２の縦型静電誘導
    ホトトランジスタとを具備し、前記第１の縦型静電誘導
    ホトトランジスタのドレイン領域（111、211、511）と
    前記第２の縦型静電誘導ホトトランジスタのソース領域
    （123、223、323、423、523、）が前記埋め込みゲート
    領域（105、305、505、605）と電気的に共通な領域で形
    成されているかもしくは前記ベース電極（233、433）に
    直接接続されていることを特徴とする光トリガ・光クエ
    ンチ・ゲート・ターン・オフ・サイリスタ。
  2. 【請求項２】第１導電型のアノード領域（101、201、30
    1、401、501、601）と、前記アノード領域の上部の第２
    導電型の第１ベース領域（102、202、302、402、502、6
    02）と、前記第１のベース領域の上部の第１導電型の第
    ２ベース領域（103、203、303、403、503、603）と、前
    記第２ベース領域の上部の第２導電型のカソード領域
    （104、204、304、404、504、604）と、前記第２ベース
    領域中に形成された第１導電型高不純物密度の埋め込み
    ゲート領域（105、305、505、605）もしくは、前記第２
    ベース領域の表面の凹部底面に形成されたベース電極
    （233、433）とで、少なく共構成されるゲート・ターン
    ・オフ・サイリスタと、前記第２ベース領域の内部に設
    けられた第１導電型高不純物密度の領域（363、463、66
    3）埋め込みゲート領域とし、前記ゲート・ターン・オ
    フ・サイリスタを光でトリガする機能を有するトリガ用
    縦型ホトサイリスタと、前記第２ベース領域の上部に隣
    接して設けられた第１導電型高不純物密度のソース領域
    （123、223、323、423、523）を有し、前記ゲート・タ
    ーン・オフ・サイリスタを光でクエンチする機能を有す
    るクエンチ用静電誘導ホトトランジスタとを具備し、前
    記縦型ホトサイリスタの埋め込みゲート領域（363、46
    3、663）と前記ソース領域（123、223、323、423、52
    3）が前記ゲート・ターン・オフ・サイリスタの埋め込
    みゲート領域（105、305、505、605）と電気的に共通な
    領域で形成されているかもしくは、前記ベース電極（23
    3、433）に直接接続されていることを特徴とする光トリ
    ガ・光クエンチ・ゲート・ターン・オフ・サイリスタ。
  3. 【請求項３】第１導電型のアノード領域（101、201、30
    1、401、501、601）と、前記アノード領域の上部の第２
    導電型の第１ベース領域（102、202、302、402、502、6
    02）と、前記第１ベース領域の上部の第１導電型の第２
    ベース領域（103、203、303、403、503、603）と、前記
    第２ベース領域の上部の第２導電型のカソード領域（10
    4、204、304、404、504、604）と、前記第２ベース領域
    中に形成された第１導電型高不純物密度の埋め込みゲー
    ト領域（105、305、505、605）もしくは、前記第２ベー
    ス領域の表面の凹部底面に形成されたベース電極（23
    3、433）とで、少なく共構成されるゲート・ターン・オ
    フ・サイリスタと、前記第２ベース領域の上部に隣接し
    て設けられた第１導電型高不純物密度のドレイン領域
    （111、211、511）を有し、前記ゲート・ターン・オフ
    ・サイリスタを光でトリガする機能を有するトリガ用の
    第１の静電誘導ホトトランジスタと、前記第２ベース領
    域の上部に隣接して設けられた第１導電型高不純物密度
    のソース領域（123、223、323、423、523）を有した前
    記ゲート・ターン・オフ・サイリスタを光でクエンチす
    る機能を有する静電誘導トランジスタと、前記第２ベー
    ス領域の上部に隣接して設けられ、第１導電型高不純物
    密度のドレイン領域（583）を有し、前記静電誘導トラ
    ンジスタを駆動する第２の静電誘導ホトトランジスタと
    を具備し、前記第１の静電誘導ホトトランジスタのドレ
    イン領域と前記静電誘導トランジスタのソース領域と前
    記第２ベース領域がベース電極で接続されていて、前記
    静電誘導トランジスタのゲート領域と前記第２の静電誘
    導ホトトランジスタのソース領域が接続されていること
    を特徴とする光トリガ・光クエンチ・ゲート・ターン・
    オフ・サイリスタ。
  4. 【請求項４】前記第１の静電誘導ホトトランジスタのド
    レイン領域と前記静電誘導トランジスタのソース領域と
    前記ゲート・ターン・オフ・サイリスタの埋め込みゲー
    ト領域が電気的に共通な領域で形成されていて、前記静
    電誘導トランジスタのゲート領域と前記第２の静電誘導
    ホトトランジスタのソース領域が接続されていることを
    特徴とする前記特許請求の範囲第３項記載の光トリガ・
    光クエンチ・ゲート・ターン・オフ・サイリスタ。
  5. 【請求項５】第１導電型の第１のアノード領域（101、2
    01、301、401、501、601）と、前記アノード領域の上部
    の第２導電型の第１の第１ベース領域（102、202、30
    2、402、502、602）と、前記第１の第１ベース領域の上
    部の第１導電型の第２ベース領域（103、203、303、40
    3、503、603、622、662、682）と、前記第２ベース領域
    の上部の第２導電型の第１のカソード領域（104、204、
    304、404、504、604）と、前記第２ベース領域中に形成
    された第１導電型高不純物密度の埋め込みゲート領域
    （105、305、505、605）もしくは、前記第２ベース領域
    の表面の凹部底面に形成されたベース電極（233、433）
    とで、少なく共構成されるゲート・ターン・オフ・サイ
    リスタと、前記第２ベース領域の内部に設けられた第１
    導電型高不純物密度の領域（663）を埋め込みゲート領
    域とし、前記ゲート・ターン・オフ・サイリスタを光で
    トリガする機能を有するトリガ用の第１の静電誘導ホト
    サイリスタと、前記第２ベース領域の内部に設けられた
    第１導電型高不純物密度の第２のアノード領域（623）
    と、前記第２のアノード領域の上部の低不純物密度の第
    ２の第１ベース領域（622）と、前記第１ベース領域の
    上部に形成された第２導電型高不純物密度の第２のカソ
    ード領域（621）および第１導電型高不純物密度のゲー
    ト領域（624）とで構成された前記ゲート・ターン・オ
    フ・サイリスタを光でクエンチする機能を有する第２の
    静電誘導ホトサイリスタと、前記第２ベース領域の内部
    に設けられた第１導電型高不純物密度（683）をドレイ
    ン領域とし、前記第２の静電誘導ホトサイリスタをオフ
    する機能を有する静電誘導ホトトランジスタとを具備
    し、前記第１の静電誘導ホトサイリスタのゲート領域と
    前記第２の静電誘導ホトサイリスタのアノード領域と前
    記ゲート・ターン・オフ・サイリスタの埋め込みゲート
    領域が電気的に共通な領域で形成されていて、前記第２
    の静電誘導ホトサイリスタのゲート領域と前記静電誘導
    ホトトランジスタのソース領域が接続されていることを
    特徴とする光トリガ・光クエンチ・ゲート・ターン・オ
    フ・サイリスタ。
  6. 【請求項６】前記第１の静電誘導ホトサイリスタのゲー
    ト領域と前記第２の静電誘導ホトサイリスタのアノード
    領域が前記第２ベース領域に隣接して設けられていて、
    前記第１の静電誘導ホトサイリスタのゲート領域と前記
    第２の静電誘導ホトサイリスタのアノード領域と前記第
    ２ベース領域が前記ベース電極で接続されていて、前記
    第２の静電誘導ホトサイリスタのゲート領域と前記静電
    誘導ホトトランジスタのソース領域とが接続されている
    ことを特徴とする前記特許請求の範囲第５項記載の光ト
    リガ・光クエンチ・ゲート・ターン・オフ・サイリス
    タ。
JP59271302A 1984-12-21 1984-12-21 光トリガ・光クエンチ・ゲ−ト・タ−ン・オフ・サイリスタ Expired - Fee Related JPH0752768B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59271302A JPH0752768B2 (ja) 1984-12-21 1984-12-21 光トリガ・光クエンチ・ゲ−ト・タ−ン・オフ・サイリスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59271302A JPH0752768B2 (ja) 1984-12-21 1984-12-21 光トリガ・光クエンチ・ゲ−ト・タ−ン・オフ・サイリスタ

Publications (2)

Publication Number Publication Date
JPS61148874A JPS61148874A (ja) 1986-07-07
JPH0752768B2 true JPH0752768B2 (ja) 1995-06-05

Family

ID=17498146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59271302A Expired - Fee Related JPH0752768B2 (ja) 1984-12-21 1984-12-21 光トリガ・光クエンチ・ゲ−ト・タ−ン・オフ・サイリスタ

Country Status (1)

Country Link
JP (1) JPH0752768B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5814097B2 (ja) * 1975-05-16 1983-03-17 株式会社日立製作所 デンキカイヘイキ
JPS55128870A (en) * 1979-03-26 1980-10-06 Semiconductor Res Found Electrostatic induction thyristor and semiconductor device
JPS56114556U (ja) * 1980-02-04 1981-09-03

Also Published As

Publication number Publication date
JPS61148874A (ja) 1986-07-07

Similar Documents

Publication Publication Date Title
EP0158186B1 (en) Light quenchable thyristor device
US4975755A (en) Optically controllable static induction thyristor device
EP0400153B1 (en) Optical semiconductor device having a zero-crossing function
JPH04196359A (ja) 複合半導体装置及びそれを使つた電力変換装置
JPH0752768B2 (ja) 光トリガ・光クエンチ・ゲ−ト・タ−ン・オフ・サイリスタ
SU1088676A3 (ru) Тиристор
JPH0550861B2 (ja)
US4214254A (en) Amplified gate semiconductor controlled rectifier with reduced lifetime in auxiliary thyristor portion
JPS623987B2 (ja)
JPS61113280A (ja) 光点弧サイリスタならびにそのスイツチング方法
JPS6148786B2 (ja)
JPH043114B2 (ja)
EP0069308B1 (en) Thyristor
JPS6154668A (ja) 光トリガ・光クエンチ静電誘導サイリスタ
JP3844330B2 (ja) フォトサイリスタ素子および双方向フォトサイリスタ素子
JPS586312B2 (ja) ハンドウタイセイギヨソウチ
JPH0469434B2 (ja)
Nishizawa et al. Functional integration of the light-triggered static induction thyristor and the static induction phototransistor
JPS5945233B2 (ja) 光点弧型半導体装置
JPH0449268B2 (ja)
JPH06103744B2 (ja) 光トリガサイリスタ
Nishizawa et al. Fabrication and optical-switching results on the integrated light-triggered and quenched static induction thyristor
JPH0697692B2 (ja) 半導体装置
JPH05343732A (ja) ヘテロ接合型半導体装置
JPS6110986B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees