JPS5945233B2 - 光点弧型半導体装置 - Google Patents
光点弧型半導体装置Info
- Publication number
- JPS5945233B2 JPS5945233B2 JP54097339A JP9733979A JPS5945233B2 JP S5945233 B2 JPS5945233 B2 JP S5945233B2 JP 54097339 A JP54097339 A JP 54097339A JP 9733979 A JP9733979 A JP 9733979A JP S5945233 B2 JPS5945233 B2 JP S5945233B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- light
- type
- layer
- thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 230000001960 triggered effect Effects 0.000 title description 3
- 239000012535 impurity Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 7
- 239000000969 carrier Substances 0.000 claims description 3
- 206010034972 Photosensitivity reaction Diseases 0.000 description 14
- 230000036211 photosensitivity Effects 0.000 description 14
- 230000003287 optical effect Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 206010034960 Photophobia Diseases 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 208000013469 light sensitivity Diseases 0.000 description 4
- 230000002542 deteriorative effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/111—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors
- H01L31/1113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by at least three potential barriers, e.g. photothyristors the device being a photothyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】
本発明は光点弧型半導体装置に係り、特にｄｖ／ｄｔ耐
量の高い光点弧型サイリスタに関する。
量の高い光点弧型サイリスタに関する。
光を照射することにより順方向阻止状態から導通状態に
スイッチする機能を有する光点弧型サイリスタは、少く
ともｐｎｐｎの４層と該４層の両外側層にオーミック接
触した一対の主電極と光トリガ被照射部とから構成され
る。光点弧型サイリスタは電気ゲート式サイリスタと比
較して（１）主回路とゲート回路とを電気的に絶縁でき
るため、ゲート回路を簡単にできる、（２）電磁誘導に
よるノイズに対して強い、などの利点がある。このため
、最近これらの利点をもつとも良く発揮できる高圧用の
光点弧型サイリスタの開発が急速に進んでいる。ここで
問題となるものの一つに高温でのｄｖ／ ｄｔ耐量と光
点弧感度が相反する要求であることがあげられる。この
点を図面を用いて具体的に説明する。第１図は従来の光
点弧型サイリスタの構造例を示す。
スイッチする機能を有する光点弧型サイリスタは、少く
ともｐｎｐｎの４層と該４層の両外側層にオーミック接
触した一対の主電極と光トリガ被照射部とから構成され
る。光点弧型サイリスタは電気ゲート式サイリスタと比
較して（１）主回路とゲート回路とを電気的に絶縁でき
るため、ゲート回路を簡単にできる、（２）電磁誘導に
よるノイズに対して強い、などの利点がある。このため
、最近これらの利点をもつとも良く発揮できる高圧用の
光点弧型サイリスタの開発が急速に進んでいる。ここで
問題となるものの一つに高温でのｄｖ／ ｄｔ耐量と光
点弧感度が相反する要求であることがあげられる。この
点を図面を用いて具体的に説明する。第１図は従来の光
点弧型サイリスタの構造例を示す。
半導体基体１００は、一方の主表面１０１に露出するｐ
型エミッタ層１、ｐ型エミッタ層１に隣接するｎ型ベー
ス層２、ｎ型ベース層２に隣接するｐ型ベース層３、ｐ
型ベース層３に隣接しｐ型ベース層３と共に半導体基体
１００の他方の主表面１０２に露出するｎ型エミツタ層
４および４０から構成されている。
型エミッタ層１、ｐ型エミッタ層１に隣接するｎ型ベー
ス層２、ｎ型ベース層２に隣接するｐ型ベース層３、ｐ
型ベース層３に隣接しｐ型ベース層３と共に半導体基体
１００の他方の主表面１０２に露出するｎ型エミツタ層
４および４０から構成されている。
６はアノード電極、７はカソード電極である。
ｐ型エミツタ層１とｎベース層２の間、ｎ型ベース層２
とｐ型ベース層３の間およびｐ型ベース層３とｎ型エミ
ツタ層４との間にはそれぞれ戸接合Ｊｌ，Ｊ２およびＪ
３が形成されている。ｎ型エミツタ層４は、Ｄｖ／Ｄｔ
耐量を大きくするために、いわゆる短絡エミツタ構造を
有しており、４０１は短絡孔である。このサイリスタは
主サイリスタ部Ａと補助サイリスタ部Ｂからなる。ｎ型
エミツタ層４０は補助サイリスタＢｆ）ｎ型エミツタで
ある。ｎ型エミツタ層４０の外周は全周で短絡されてい
る。この半導体素子１００の動作につき説明する。
とｐ型ベース層３の間およびｐ型ベース層３とｎ型エミ
ツタ層４との間にはそれぞれ戸接合Ｊｌ，Ｊ２およびＪ
３が形成されている。ｎ型エミツタ層４は、Ｄｖ／Ｄｔ
耐量を大きくするために、いわゆる短絡エミツタ構造を
有しており、４０１は短絡孔である。このサイリスタは
主サイリスタ部Ａと補助サイリスタ部Ｂからなる。ｎ型
エミツタ層４０は補助サイリスタＢｆ）ｎ型エミツタで
ある。ｎ型エミツタ層４０の外周は全周で短絡されてい
る。この半導体素子１００の動作につき説明する。
まず順阻止状態においてｎ型エミツタ層４０の補助カソ
ード電極５で囲まれた開口部５００から光を照射する。
照射光としてＰｎ接合Ｊ２まで透過するような波長及び
強度を選ぶと、入射光によつて半導体内で励起された正
孔一電子がＰｎ接合Ｊ２に形成された空乏層の電界によ
り走行し、さらにｎベース層２、ｐベース層３をそれぞ
れ拡散で移動して、一般の電気ゲート式サイリスタと同
様な動作機構で補助サイリスタ領域Ｂを点弧する。つぎ
に図中の矢印に示したように補助サイリスタの通電々流
が主サイリスタのゲート電流と同様の動作をして主サイ
リスタ領域Ａを点弧させる。第２図は第１図に示した光
点弧型サイリスタのＤｖ／Ｄｔ耐量と最小点弧光入力と
の開係の一例を示す。
ード電極５で囲まれた開口部５００から光を照射する。
照射光としてＰｎ接合Ｊ２まで透過するような波長及び
強度を選ぶと、入射光によつて半導体内で励起された正
孔一電子がＰｎ接合Ｊ２に形成された空乏層の電界によ
り走行し、さらにｎベース層２、ｐベース層３をそれぞ
れ拡散で移動して、一般の電気ゲート式サイリスタと同
様な動作機構で補助サイリスタ領域Ｂを点弧する。つぎ
に図中の矢印に示したように補助サイリスタの通電々流
が主サイリスタのゲート電流と同様の動作をして主サイ
リスタ領域Ａを点弧させる。第２図は第１図に示した光
点弧型サイリスタのＤｖ／Ｄｔ耐量と最小点弧光入力と
の開係の一例を示す。
第２図はｎ型エミツタ層４０の半径を種々変化させるこ
とによつてサイリスタの光感度を変化させ、それぞれの
場合の最小点弧光入力およびＤＶ／Ｄｔ耐量を測定する
ことにより得られた。
とによつてサイリスタの光感度を変化させ、それぞれの
場合の最小点弧光入力およびＤＶ／Ｄｔ耐量を測定する
ことにより得られた。
第２図によれば、最小点弧光入力が小さくなる（光感度
が高まる）ようにするとＤｖ／Ｄｔ耐量が低くなり、Ｄ
Ｖ／Ｄｔ耐量を高めると最小点弧光入力が大きくなる（
光感度が低下する）傾向が明らかである。この傾向は、
ｎ型エミツタ層４０の半径によらず他の構造を変化させ
てサイリスタの光感度を調整した場合にも同様である。
が高まる）ようにするとＤｖ／Ｄｔ耐量が低くなり、Ｄ
Ｖ／Ｄｔ耐量を高めると最小点弧光入力が大きくなる（
光感度が低下する）傾向が明らかである。この傾向は、
ｎ型エミツタ層４０の半径によらず他の構造を変化させ
てサイリスタの光感度を調整した場合にも同様である。
光感度の低下は原理的には、十分強力な光源を光信号源
とすることにより克服できるのであるが、現状の光源を
用いる限り事実上、不可能である。仮に強力な光源を用
意したとすると装置の大型化、製造コストの上昇を招き
、好しくない。本発明の目的は、光感度を犠牲にするこ
となくＤｖ／Ｄｔ耐量を向土させ得る光点弧型サイリス
タを提供することである。
とすることにより克服できるのであるが、現状の光源を
用いる限り事実上、不可能である。仮に強力な光源を用
意したとすると装置の大型化、製造コストの上昇を招き
、好しくない。本発明の目的は、光感度を犠牲にするこ
となくＤｖ／Ｄｔ耐量を向土させ得る光点弧型サイリス
タを提供することである。
この目的はまた、Ｄｖ／Ｄｔ耐量を犠牲にすることなく
光感度を向上させることと等価である。この目的を達成
するために本発明の特徴とするところは第１に、Ｐｎｐ
ｎ・４層がこの順で積層されてなる半導体基体の一方の
外側層とこの層に隣接する一方の内側層との間に低濃度
半導体層を導入し、この低濃度半導体層の不純物濃度を
一方の内側層に隣接する部分で一方の内側層の不純物濃
度の最高値よりも低下させた点にある。
光感度を向上させることと等価である。この目的を達成
するために本発明の特徴とするところは第１に、Ｐｎｐ
ｎ・４層がこの順で積層されてなる半導体基体の一方の
外側層とこの層に隣接する一方の内側層との間に低濃度
半導体層を導入し、この低濃度半導体層の不純物濃度を
一方の内側層に隣接する部分で一方の内側層の不純物濃
度の最高値よりも低下させた点にある。
低濃度半導体層の導電型はＰ．ｎいずれでもよい。第２
には、土述の５層構造の上記一方の外側層の露出表面か
ら光信号を照射させた点にある。このような構成を採用
することによつて、順阻止状態においてＤｖ′／Ｄｔ値
の大きな電圧が印加されたときに、一方の外側層の高濃
度部分から一方の内側層へ注入されるキヤリヤは上記低
濃度半導体層により制限され、Ｄｖ／Ｄｔ耐量が向上す
る。
には、土述の５層構造の上記一方の外側層の露出表面か
ら光信号を照射させた点にある。このような構成を採用
することによつて、順阻止状態においてＤｖ′／Ｄｔ値
の大きな電圧が印加されたときに、一方の外側層の高濃
度部分から一方の内側層へ注入されるキヤリヤは上記低
濃度半導体層により制限され、Ｄｖ／Ｄｔ耐量が向上す
る。
また、光信号の照射により半導体内で励起される電子一
正孔対の量は上述の低濃度半導体層が存在してもさほど
影響を受けないので、光感度の低下は問題にならない。
以下本発明の特徴とするところを具体的な実施例により
詳細に説明する。
正孔対の量は上述の低濃度半導体層が存在してもさほど
影響を受けないので、光感度の低下は問題にならない。
以下本発明の特徴とするところを具体的な実施例により
詳細に説明する。
第３図は本発明の第１の実施例としての光点弧型サイリ
スタの製作工程毎の縦断面図を示す。まず比抵抗２５０
０ｃ１ｎｆ）ｎ型シリコン基板１００の両主表面からｐ
型ドーバントのアルミニウムを拡散し、ｐ型エミツタ層
１、ｐ型ベース層３を形成する。シリコン基板１００の
残部はｎ型ベース層２となる（ａ）。ついで、エピタキ
シヤル成長技術を用いてｎ型層４００を形成する。これ
は、第３図ｂに示すように選択的にエピタキシヤル成長
させても良（・し、あるいは、ｐ型ベース層３の露出表
面全体にエピタキシヤル成長させた後にエツチング技術
で第３図ｂに示すようにｎ型層４００を残すようにして
も良置ｂ）。つぎに、ｎ型ドーパントの燐をｐ型ベース
層３の露出主表面およびｎ型層４００の露出表面全体に
拡散し、ｎ型エミツタ層４を形成する（ｃ）。つぎにｐ
型ベース層に達する環状溝４０２を形成して補助サイリ
スタ領域Ｂと主サイリスタ領域Ａを分離し、同様に多数
の短絡孔４０１を形成する。アルミニウム等でアノード
電極６、主カソード電極７、補助カソード電極５を形成
する。補助カソード電極５はｎ型エミツタ層４０の外周
でｎエミツタ層４０とｐ型ベース層３を短絡すると同時
に光が照射される開口部５００を形成する（ｄ）。第３
図ｄに示す光サイリスタのＣ−Ｃ′方向の不純物濃度分
布は第４図により表わされる。第４図においてｐ型ベー
ス層３の最大濃度Ｎ２よりもｎ一型エミツタ層４００の
不純物濃度Ｎ１の方が低いことが明らかである。本実施
例の光点弧型サイリスタが順阻止状態にあるときは各半
導体層の不純物濃度とキヤリヤ濃度はほぼ比例するので
冥接合Ｊ３のｎ−型エミツタ層４００のキヤリヤ濃度が
ｐ型ベース層３のキャリャ濃度に比べて少ない。
スタの製作工程毎の縦断面図を示す。まず比抵抗２５０
０ｃ１ｎｆ）ｎ型シリコン基板１００の両主表面からｐ
型ドーバントのアルミニウムを拡散し、ｐ型エミツタ層
１、ｐ型ベース層３を形成する。シリコン基板１００の
残部はｎ型ベース層２となる（ａ）。ついで、エピタキ
シヤル成長技術を用いてｎ型層４００を形成する。これ
は、第３図ｂに示すように選択的にエピタキシヤル成長
させても良（・し、あるいは、ｐ型ベース層３の露出表
面全体にエピタキシヤル成長させた後にエツチング技術
で第３図ｂに示すようにｎ型層４００を残すようにして
も良置ｂ）。つぎに、ｎ型ドーパントの燐をｐ型ベース
層３の露出主表面およびｎ型層４００の露出表面全体に
拡散し、ｎ型エミツタ層４を形成する（ｃ）。つぎにｐ
型ベース層に達する環状溝４０２を形成して補助サイリ
スタ領域Ｂと主サイリスタ領域Ａを分離し、同様に多数
の短絡孔４０１を形成する。アルミニウム等でアノード
電極６、主カソード電極７、補助カソード電極５を形成
する。補助カソード電極５はｎ型エミツタ層４０の外周
でｎエミツタ層４０とｐ型ベース層３を短絡すると同時
に光が照射される開口部５００を形成する（ｄ）。第３
図ｄに示す光サイリスタのＣ−Ｃ′方向の不純物濃度分
布は第４図により表わされる。第４図においてｐ型ベー
ス層３の最大濃度Ｎ２よりもｎ一型エミツタ層４００の
不純物濃度Ｎ１の方が低いことが明らかである。本実施
例の光点弧型サイリスタが順阻止状態にあるときは各半
導体層の不純物濃度とキヤリヤ濃度はほぼ比例するので
冥接合Ｊ３のｎ−型エミツタ層４００のキヤリヤ濃度が
ｐ型ベース層３のキャリャ濃度に比べて少ない。
そのためＰｎ接合Ｊ３−を通過する電流は、電流値が小
さい間は正孔電流が支配的になり、Ｐｎ接合Ｊ３を通つ
てｎ型エミツタ層４００，４０からｐ型ベース層３へ圧
入される電子量が少なくなる。このため、Ｄｖ／Ｄｔ値
の大きな順電圧が補助カソード電極５とアノード電極６
の間に印加されたときでもｎ型エミツタ層４００，４０
からｐ型ベース層３に注入される電子数が少ない。従つ
て第１図に示す従来例の如くｎ型エミツタ層４０からｐ
型ベース層３に注入される電子によりサイリスタが誤点
弧する欠点が改善される。本実施例サイリスタを順阻止
状態からターンオンさせるためには、カリ丁ド電極７、
補助カソード電極５にアノード電極６に対して負の電圧
を印加した状態で補助カソード電極５の開口部５００か
らシリコンの禁止帯幅である１．１ｅＶ以上（波長１，
１５μｍ以下）のエネルギをもつた光、例えば０．９μ
ｍの波長を持つガリウムひ素発光ダイオード（ＧａＡｓ
ＬＥＤ）の光６００を照射する。
さい間は正孔電流が支配的になり、Ｐｎ接合Ｊ３を通つ
てｎ型エミツタ層４００，４０からｐ型ベース層３へ圧
入される電子量が少なくなる。このため、Ｄｖ／Ｄｔ値
の大きな順電圧が補助カソード電極５とアノード電極６
の間に印加されたときでもｎ型エミツタ層４００，４０
からｐ型ベース層３に注入される電子数が少ない。従つ
て第１図に示す従来例の如くｎ型エミツタ層４０からｐ
型ベース層３に注入される電子によりサイリスタが誤点
弧する欠点が改善される。本実施例サイリスタを順阻止
状態からターンオンさせるためには、カリ丁ド電極７、
補助カソード電極５にアノード電極６に対して負の電圧
を印加した状態で補助カソード電極５の開口部５００か
らシリコンの禁止帯幅である１．１ｅＶ以上（波長１，
１５μｍ以下）のエネルギをもつた光、例えば０．９μ
ｍの波長を持つガリウムひ素発光ダイオード（ＧａＡｓ
ＬＥＤ）の光６００を照射する。
光を照射することによつて、ｎ型エミツタ層４００、ｐ
型ベース層３、ｎ型ベース層２内に電子正孔対が発生す
る。このため、ｐ型ベース層３からｎ型エミツタ層４０
０に注入される正孔とｎ型エミッタ層４０からｎ型エミ
ツタ層４００に注入される電子および光照射でｎ型エミ
ツタ層４００内に発生した電子正孔対により、ｎ型エミ
ツタ層４００内にキヤリヤが充満する。このため、Ｐｎ
接合Ｊ３のｎ型エミツタ層４００側とｐ型ベース層３側
とでキヤリヤ濃度の差が少さくなり、Ｐｎ接合Ｊ３での
電位障壁が熱エネルギ程度以下となつて実質的に消失す
る。このため、ｎ型エミツタ層４００は実質的にｐ型ベ
ース層３に連続したベース領域となる。このとき、実質
的なＰｎ接合Ｊ３はｎ型エミッタ層４０とｎ型エミツタ
層４００の境界４４０となる。ｎ型エミッタ層４０の電
子濃度は十分に高いのでここから電子がベース領域に十
分注入され、補助サイリスタ領域Ｂがターン・オンする
。その結果、補助サイリスタ領域Ｂの主電流１が図中矢
印の如く流れる。以後は通常の増幅ゲート形サイリスタ
と同様に、すなわち、補助カソード電極５、ｐ型ベース
層３を通つて主サイリスタ領域Ａのｎ型エミツタ層４に
注入し、ｎ型エミツタ層４からの電子の注入を促し主サ
イリスタをターン・オンに導く。本実施例の効果を具体
的に説明する。
型ベース層３、ｎ型ベース層２内に電子正孔対が発生す
る。このため、ｐ型ベース層３からｎ型エミツタ層４０
０に注入される正孔とｎ型エミッタ層４０からｎ型エミ
ツタ層４００に注入される電子および光照射でｎ型エミ
ツタ層４００内に発生した電子正孔対により、ｎ型エミ
ツタ層４００内にキヤリヤが充満する。このため、Ｐｎ
接合Ｊ３のｎ型エミツタ層４００側とｐ型ベース層３側
とでキヤリヤ濃度の差が少さくなり、Ｐｎ接合Ｊ３での
電位障壁が熱エネルギ程度以下となつて実質的に消失す
る。このため、ｎ型エミツタ層４００は実質的にｐ型ベ
ース層３に連続したベース領域となる。このとき、実質
的なＰｎ接合Ｊ３はｎ型エミッタ層４０とｎ型エミツタ
層４００の境界４４０となる。ｎ型エミッタ層４０の電
子濃度は十分に高いのでここから電子がベース領域に十
分注入され、補助サイリスタ領域Ｂがターン・オンする
。その結果、補助サイリスタ領域Ｂの主電流１が図中矢
印の如く流れる。以後は通常の増幅ゲート形サイリスタ
と同様に、すなわち、補助カソード電極５、ｐ型ベース
層３を通つて主サイリスタ領域Ａのｎ型エミツタ層４に
注入し、ｎ型エミツタ層４からの電子の注入を促し主サ
イリスタをターン・オンに導く。本実施例の効果を具体
的に説明する。
第３図ｄに示した光点弧型サイリスタと、第１図に示し
た従来例とにＧａＡｓＬＥＤを光源として０．９μｍの
波長の光信号を与えた。光信号は直径約１ｍｍの光束で
あり、光照射部（ｎ型エミツタ層４０の露出表面）は直
径６ｍｍである。その結果、ＧａＡｓＬＥＤに、本実施
例では５０ｍＡ通電することにより点弧し、従来例では
４０ｍＡ通電することにより点弧した。またＤｖ／Ｄｔ
耐量は、本実施例では約４０００Ｖ／μＳｅｃであつた
のに対し、従来例では約１０００Ｖ／μＳｅｃであつた
。ＧａＡｓＬＥＤの発光出力は通電量にほぼ比例するか
ら、本実施例は従来例と比較してＤｖ／Ｄｔ耐量が４倍
に向上したのに対し、光感度は約０．８倍にしか低下し
ていない。すなわち本実施例では光感度を実際上問題と
なるほど低下させずにＤｖ／Ｄｔ耐量を大きく向上させ
ることができた。本発明に従えば、Ｄｖ／Ｄｔ耐量を悪
化させずに光感度を高めることができる。
た従来例とにＧａＡｓＬＥＤを光源として０．９μｍの
波長の光信号を与えた。光信号は直径約１ｍｍの光束で
あり、光照射部（ｎ型エミツタ層４０の露出表面）は直
径６ｍｍである。その結果、ＧａＡｓＬＥＤに、本実施
例では５０ｍＡ通電することにより点弧し、従来例では
４０ｍＡ通電することにより点弧した。またＤｖ／Ｄｔ
耐量は、本実施例では約４０００Ｖ／μＳｅｃであつた
のに対し、従来例では約１０００Ｖ／μＳｅｃであつた
。ＧａＡｓＬＥＤの発光出力は通電量にほぼ比例するか
ら、本実施例は従来例と比較してＤｖ／Ｄｔ耐量が４倍
に向上したのに対し、光感度は約０．８倍にしか低下し
ていない。すなわち本実施例では光感度を実際上問題と
なるほど低下させずにＤｖ／Ｄｔ耐量を大きく向上させ
ることができた。本発明に従えば、Ｄｖ／Ｄｔ耐量を悪
化させずに光感度を高めることができる。
Ｐｎｐｎ４層構造を有し、一方の外側層から光信号を照
射する型の光点弧型サイリスタの光感度は、この一方の
外側層の面積と一方の外側層の露出主表面に照射される
光信号の面積の比で変化し、光信号が一定ならば一方の
外側層の面積が大きいほど光感度は向上する。しかしＤ
ｖ／Ｄｔ耐量は一方の外側層の面積が大きいほど低下す
るので、Ｄｖ／ＤｔＩＩｆ量を悪化させずに光感度を向
上させることには限界があつた。ところが本発明によれ
ば既に説明したように、Ｄｖ／Ｄｔ耐量を光感度を犠牲
にすることなく向上させることができる。従つて、本発
明に係る構造を採用し、かつ光信号が照射される一方の
外側層の面積を大きくすることにより、Ｄｖ／Ｄｔ耐量
を悪化させずに光感度を向上させることができる。次に
本発明の他の実施例について説明する。第５図に示す光
点弧型サイリスタは第３図に示すものど比較して、補助
サイリスタ領域Ｂと主サイリスタ領域Ａｆ）ｎ型エミツ
タ層４０の露出主表面がともに同一面内にある点で相違
する。このような構造は、ｎ型エミツタ層４００をｐ型
ベース層３上にその所定部に前もつて形成された凹部内
を埋めるように形成し、表面研磨後このｎ型エミツタ層
４００およびｐ型ベース層３の露出主表面から拡散法に
よつてｎ型エミツタ層４０を形成することにより得られ
る。この他の工程は第３図に示したものと同様である。
このような構成にすれば、環状溝４０２および短絡孔４
０１を形成するためのホトエツチングが精度良くかつ容
易に行なわれるという効果がある。電気的特性は第３図
に示すものと同様である。第６図に示す光点弧型サイリ
スタは第３図に示すものと比較して、主サイリスタ領域
Ａにもｎ型エミツタ層４０１を配置した点で相違する。
射する型の光点弧型サイリスタの光感度は、この一方の
外側層の面積と一方の外側層の露出主表面に照射される
光信号の面積の比で変化し、光信号が一定ならば一方の
外側層の面積が大きいほど光感度は向上する。しかしＤ
ｖ／Ｄｔ耐量は一方の外側層の面積が大きいほど低下す
るので、Ｄｖ／ＤｔＩＩｆ量を悪化させずに光感度を向
上させることには限界があつた。ところが本発明によれ
ば既に説明したように、Ｄｖ／Ｄｔ耐量を光感度を犠牲
にすることなく向上させることができる。従つて、本発
明に係る構造を採用し、かつ光信号が照射される一方の
外側層の面積を大きくすることにより、Ｄｖ／Ｄｔ耐量
を悪化させずに光感度を向上させることができる。次に
本発明の他の実施例について説明する。第５図に示す光
点弧型サイリスタは第３図に示すものど比較して、補助
サイリスタ領域Ｂと主サイリスタ領域Ａｆ）ｎ型エミツ
タ層４０の露出主表面がともに同一面内にある点で相違
する。このような構造は、ｎ型エミツタ層４００をｐ型
ベース層３上にその所定部に前もつて形成された凹部内
を埋めるように形成し、表面研磨後このｎ型エミツタ層
４００およびｐ型ベース層３の露出主表面から拡散法に
よつてｎ型エミツタ層４０を形成することにより得られ
る。この他の工程は第３図に示したものと同様である。
このような構成にすれば、環状溝４０２および短絡孔４
０１を形成するためのホトエツチングが精度良くかつ容
易に行なわれるという効果がある。電気的特性は第３図
に示すものと同様である。第６図に示す光点弧型サイリ
スタは第３図に示すものと比較して、主サイリスタ領域
Ａにもｎ型エミツタ層４０１を配置した点で相違する。
このような構造はｐ型ベース層３の露出主表面全面にエ
ピタキシヤル成長法によりｎ型エミツタ層４００を、ｎ
型エミツタ層４００の露出主表面から拡散法によりある
いはｎ型エミツタ層４００上にエピタキシヤル成長法に
より、ｎ型エミッタ層４０を形成することにより得られ
る。この他の工程は第３図に示したものと同様である。
このような構成によれば、第５図に示す構造による効果
に加えて、ｎ型エミツタ層４００をｐ型ベース層３内に
選択的に形成するための工程が省かれ、製造工程が簡略
化される。なお、第３図、第５図に示す実施例では、ｎ
型エミッタ層４０とｐ型ベース層３が短絡され、第６図
に示す実施例ではｎ型エミッタ層４００とｐ型ベース層
３が短絡されているが、有意差は認められなかつた。
ピタキシヤル成長法によりｎ型エミツタ層４００を、ｎ
型エミツタ層４００の露出主表面から拡散法によりある
いはｎ型エミツタ層４００上にエピタキシヤル成長法に
より、ｎ型エミッタ層４０を形成することにより得られ
る。この他の工程は第３図に示したものと同様である。
このような構成によれば、第５図に示す構造による効果
に加えて、ｎ型エミツタ層４００をｐ型ベース層３内に
選択的に形成するための工程が省かれ、製造工程が簡略
化される。なお、第３図、第５図に示す実施例では、ｎ
型エミッタ層４０とｐ型ベース層３が短絡され、第６図
に示す実施例ではｎ型エミッタ層４００とｐ型ベース層
３が短絡されているが、有意差は認められなかつた。
上述の実施例では増幅ゲート構造の光点弧型サイリスタ
について説明したが、補助サイリスタ領域自体が主サイ
リスタ構造の光点弧型サイリスタにも本発明が適用でき
ることは明らかである。
について説明したが、補助サイリスタ領域自体が主サイ
リスタ構造の光点弧型サイリスタにも本発明が適用でき
ることは明らかである。
その構造例を第７図に示す。ａはメサ形、ｂはブレーナ
型の例であり、第３図におけると同符号の部分は第３図
におけると同様の部分を示す。ａにおけるＲはサイリス
タ外部の短絡抵抗である。このＲのかわりに、カソード
電極７と短絡のための電極７１を連続させた短絡構造も
適用可能である。また、第３図、第５図および第７図に
示す実施例で、ｎ型エミツタ層４０とｐ型ベース層３と
を短絡する方法として、短絡孔４０１を設けずにｎ型エ
ミッタ層４０をｐ型ベース層３表面内に選択的に拡散法
で形成し、平坦なカソード電極で両者を短絡してもよい
。更に、上述のｎ型エミッタ層４００の濃度を変えずに
その導電型を反転したものであつても、同等の効果を有
する。
型の例であり、第３図におけると同符号の部分は第３図
におけると同様の部分を示す。ａにおけるＲはサイリス
タ外部の短絡抵抗である。このＲのかわりに、カソード
電極７と短絡のための電極７１を連続させた短絡構造も
適用可能である。また、第３図、第５図および第７図に
示す実施例で、ｎ型エミツタ層４０とｐ型ベース層３と
を短絡する方法として、短絡孔４０１を設けずにｎ型エ
ミッタ層４０をｐ型ベース層３表面内に選択的に拡散法
で形成し、平坦なカソード電極で両者を短絡してもよい
。更に、上述のｎ型エミッタ層４００の濃度を変えずに
その導電型を反転したものであつても、同等の効果を有
する。
以上説明したように、本発明によれば、光点弧型サイリ
スタの光感度（Ｄｖ／Ｄｔ耐量）を犠牲にせずにＤｖ／
Ｄｔ耐量（光感度）を向上させることに効果がある。
スタの光感度（Ｄｖ／Ｄｔ耐量）を犠牲にせずにＤｖ／
Ｄｔ耐量（光感度）を向上させることに効果がある。
第１図は本発明の従来例である光点弧型サイリスタの断
面図、第２図は第１図に示す光点弧型サイリスタの最小
点弧光入力とＤｖ／Ｄｔ耐量との関係を示すグラフ、第
３図は本発明の一実施例光点弧サイリスタ及びその製造
工程の概略を示す断面図、第４図は第３図ｄ中のＡ−Ｎ
線に沿う不純物濃度分布を示すグラフ、第５図ないし第
７図は本発明の他の実施例を示す断面図である。 １・・・・・・ｐ型エミツタ層、２・・・・・・ｎ型ベ
ース層、３・・・・・・ｐ型ベース層、４，４０，４０
０・・・・・・ｎ型エミッタ層、５・・・・・・補助カ
ソード電極、６・・・・・・アノード電極、７・・・・
・・カソード電極、４０１・・・・・・短絡孔、４０２
・・・・・・環状溝。
面図、第２図は第１図に示す光点弧型サイリスタの最小
点弧光入力とＤｖ／Ｄｔ耐量との関係を示すグラフ、第
３図は本発明の一実施例光点弧サイリスタ及びその製造
工程の概略を示す断面図、第４図は第３図ｄ中のＡ−Ｎ
線に沿う不純物濃度分布を示すグラフ、第５図ないし第
７図は本発明の他の実施例を示す断面図である。 １・・・・・・ｐ型エミツタ層、２・・・・・・ｎ型ベ
ース層、３・・・・・・ｐ型ベース層、４，４０，４０
０・・・・・・ｎ型エミッタ層、５・・・・・・補助カ
ソード電極、６・・・・・・アノード電極、７・・・・
・・カソード電極、４０１・・・・・・短絡孔、４０２
・・・・・・環状溝。
Claims (1)
- 【特許請求の範囲】 １ 一方の導電型の第１の半導体層と、第１の半導体層
に隣接し第１の半導体層よりも低い不純物濃度を有する
他方導電型の第２の半導体層と、第２の半導体層に隣接
し第２の半導体層よりも高い不純物濃度を有する一方導
電型の第３の半導体層と、第３の半導体層に隣接し第３
の半導体層に接する部分の不純物濃度分布が第３の半導
体層の不純物濃度の最大値よりも低い第４の半導体層と
、第４の半導体層に隣接し第４の半導体層よりも高い不
純物濃度を有する他方導電型の第５の半導体層とを有す
る半導体基体と、上記第１の半導体層の露出部に形成さ
れた一方の主電極と、上記第５の半導体層の一部に形成
された他方の主電極と、上記第５の半導体層の露出部に
光信号を照射し、上記一方の主電極および他方の主電極
間に上記第３の半導体層と第５の半導体層間が逆バイア
スされるような主電圧が印加されたときに、上記半導体
基体内にキャリヤを生じさせることによつて上記主電極
間に主電流を通電させる手段とを具備することを特徴と
する光点弧型半導体装置。 ２ 特許請求の範囲第１項において、第５の半導体層と
第３の半導体層とが電気的に短絡されていることを特徴
とする光点弧型半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54097339A JPS5945233B2 (ja) | 1979-08-01 | 1979-08-01 | 光点弧型半導体装置 |
| US06/172,072 US4404580A (en) | 1979-08-01 | 1980-07-24 | Light activated semiconductor device |
| DE19803028134 DE3028134A1 (de) | 1979-08-01 | 1980-07-24 | Lichtgesteuerte halbleiteranordnung und verfahren zu ihrer herstellung |
| CH5697/80A CH654447A5 (de) | 1979-08-01 | 1980-07-25 | Lichtgesteuertes halbleiterbauelement und verfahren zu dessen herstellung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54097339A JPS5945233B2 (ja) | 1979-08-01 | 1979-08-01 | 光点弧型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5623776A JPS5623776A (en) | 1981-03-06 |
| JPS5945233B2 true JPS5945233B2 (ja) | 1984-11-05 |
Family
ID=14189715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54097339A Expired JPS5945233B2 (ja) | 1979-08-01 | 1979-08-01 | 光点弧型半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4404580A (ja) |
| JP (1) | JPS5945233B2 (ja) |
| CH (1) | CH654447A5 (ja) |
| DE (1) | DE3028134A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56131955A (en) * | 1980-09-01 | 1981-10-15 | Hitachi Ltd | Semiconductor device |
| JPS5940576A (ja) * | 1982-08-30 | 1984-03-06 | Junichi Nishizawa | フオトサイリスタ |
| JPS60115263A (ja) * | 1983-11-28 | 1985-06-21 | Toshiba Corp | 半導体装置 |
| CN108767007B (zh) * | 2018-06-04 | 2021-01-22 | 电子科技大学 | 一种具有挖槽埋氧电流阻挡层的光控晶闸管 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3945028A (en) * | 1973-04-26 | 1976-03-16 | Westinghouse Electric Corporation | High speed, high power plasma thyristor circuit |
| US3893153A (en) * | 1974-01-10 | 1975-07-01 | Westinghouse Electric Corp | Light activated thyristor with high di/dt capability |
| GB1503570A (en) * | 1974-03-28 | 1978-03-15 | Sony Corp | Semiconductor devices |
-
1979
- 1979-08-01 JP JP54097339A patent/JPS5945233B2/ja not_active Expired
-
1980
- 1980-07-24 DE DE19803028134 patent/DE3028134A1/de active Granted
- 1980-07-24 US US06/172,072 patent/US4404580A/en not_active Expired - Lifetime
- 1980-07-25 CH CH5697/80A patent/CH654447A5/de not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CH654447A5 (de) | 1986-02-14 |
| DE3028134C2 (ja) | 1987-05-07 |
| JPS5623776A (en) | 1981-03-06 |
| DE3028134A1 (de) | 1981-02-05 |
| US4404580A (en) | 1983-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4975755A (en) | Optically controllable static induction thyristor device | |
| US3893153A (en) | Light activated thyristor with high di/dt capability | |
| US4016593A (en) | Bidirectional photothyristor device | |
| EP0116651B1 (en) | Photothyristor | |
| US3719863A (en) | Light sensitive thyristor | |
| JPS5945233B2 (ja) | 光点弧型半導体装置 | |
| JPS5912026B2 (ja) | サイリスタ | |
| JPS6124832B2 (ja) | ||
| WO2015179718A1 (en) | Construction and optical control of bipolar junction transistors and thyristors | |
| JPS6249745B2 (ja) | ||
| JPS623987B2 (ja) | ||
| JPH05315603A (ja) | フォト・トライアック | |
| JPS6058594B2 (ja) | プレ−ナ形ホトサイリスタ | |
| JPS6110986B2 (ja) | ||
| JPS5940577A (ja) | 光点弧形双方向性サイリスタ | |
| JP3078903B2 (ja) | 電子増倍半導体デバイスおよびこれを用いた複合デバイス | |
| JPS58118148A (ja) | 光点弧形双方向サイリスタ | |
| JPS6226194B2 (ja) | ||
| US3323028A (en) | High frequency pnip transistor structure | |
| JPS58212174A (ja) | 光点弧型サイリスタ | |
| JPH026232B2 (ja) | ||
| JPS61120467A (ja) | 半導体装置 | |
| JPS5880866A (ja) | 双方向半導体スイツチ | |
| HU177313B (en) | Double pole semiconductor device emitting light | |
| JPH01102962A (ja) | 光駆動型サイリスタ |