JPH01102962A - 光駆動型サイリスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は直流送電などに用いられる高耐圧サイリスタに
係り、特に光信号で駆動される光サイリスタに関する。

〔従来の技術〕

光トリガサイリスタの光点弧感度とｄｖ／ｄｔ酎量のト
耐−ドオフを改善する構造として、従来、次のような構
造が考えられていた。そ九は特開昭６０−９４７６８号
公報（特願昭５８−２０２２０８号）に開示されている
ものであり、その構造の概略は第２図に示すようにｎエ
ミッタから光トリガ信号を照射する方式の光サイリスタ
に於いて、受光部のｎエミッタ接合に発生する光電池効
果による電流を有効に利用したものである。その動作を
詳しく述べると、受光部ｎエミツタ層１は挿入抵抗３０
を介して、隣接するｐベース層１１１に接続されている
。

この構造の受光部に光トリガ信号が入射された場合、受
光部のｎエミッタ接合には光電池効果による電流が発生
する。この電流は挿入抵抗３０を通して＠環電流となっ
て流れる。このとき挿入抵抗３０には電圧降下を生ずる
が、この電圧降下は受光部のｎエミッタ接合を順バイア
スする方向に働く。このため光点弧時には挿入抵抗３０
は光点弧感度を高くるるように働く。次にサイリスタが
点弧し始めると、電流はサイリスタの７ノード側からカ
ソード側に向って流れる。（同図（ｂ）参照）この場合
、電流は受光部のｎエミツ゛り層から抵抗３０を通り、
再びｐベース層に入って主サイリスタ領域のカソード電
極２４へと流れ込む。この場合、図に示したように抵抗
３ｏには受光部のｎエミッタ接合を逆バイアスするよう
な方向の電圧降下を生ずる。このためサイリスタが点弧
はじめると同時に抵抗３０は受光部に流れる電流を抑制
するように働く。ところでサイリスタに立り上りの速い
電圧、即ちｄｖ／ｄｔの大きな電圧が印加された場合、
素子内部に発生する変位電流によりサイリスタは誤点弧
し易くなる。しかし、本構造のように抵抗３０を挿入す
ると１点弧開始直後のｎエミッタ接合を逆バイアスする
効果があるため素子のｄｖ／ｄｔ耐量を高めることがで
きる。そして、この従来発明では抵抗の実施形態として
第３図、および第４図のような構造を提案している。

第３図は抵抗を受光部ｎエミツタ層内部に設けたもので
、ｎエミツタ層の一部をエツチングして、この部分の表
面不純物濃度を下げると共に、実効的な抵抗を高くする
ものである。一方、第４図は受光部ｎエミツタ層と隣接
のＰベース層の間にＳ　ｉ　Ｏｘなどの絶縁物を介して
、抵抗体（多結晶シリコンなど）を設けるというもので
ある。しかし、これらの実施形態では抵抗値の制御が難
しいことや製造方法が難しいなどの難点があった。

【発明が解決しようとする問題点〕

従来、ｎエミッタから光トリガ信号を入射する構造の光
サイリスタに於いて、受光部のｎエミツタ層と隣接する
ｐベース層との間に抵抗を挿入することで、光点弧感度
とｄｖ／ｄｔ耐量のトレードオフを向上できることが提
案されていたが、この抵抗をサイリスタに内蔵させる実
施形態について、適当なものが見当らなかった。

本発明の目的は、光点弧感度とｄｖ／ｄｔ耐量のトレー
ドオフを向上できる光サイリスタを得ることである。

〔問題点を解決するための手段〕

上記目的は、ｎエミツタ層から光トリガ信号を入射する
構造の光サイリスタに於いて、受光部ｎエミツタ層に隣
接するｐベース層の一部にｎ形不純物店を形成して、こ
れを抵抗層とすることにより、達成される。

〔作用〕

本発明に於いて、受光部ｎエミッタに隣接するｐベース
層に形成したｎ形不純物層は、受光部ｎエミツタ層と隣
接するｐベース層との間の抵抗として働き、この抵抗は
光トリガ信号が印加された場合は受光部のｎエミッタ接
合を順バイアスする方向に働くため、光点弧感度が高く
なるように動く。また、光トリガサイリスタが点弧しは
じめると、この抵抗は受光部のｎエミッタ接合を逆バイ
アスする方向に働くため、高いｄ　ｖ　／　ｄ　を耐量
を達成できると共に、ターンオン初期の電流を抑制する
効果があるため、ｄｉ／ｄｔ酎量も高耐量ることが出来
る。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。第１
図（ａ）は受光部の平面図を、第１図（ｂ）はＡＡ’に
おける断面図を示す。受光部にはｎエミッタＷｊ１があ
る。受光部のｎエミツタ層１の外周部には内部リング状
電極２０があり、このリング電極の一部２１はｎエミツ
タ層１の外へ伸びている。このリング＊ｔｉの一部が伸
びた先は、ｐベース層１１の一部に形成されたｎ型不純
物層３に連絡している。電極２１は同図（ｂ）に示すよ
うに、ｐベース層１１の上では絶縁１１Ｑ（ＳｉＯｚ膜
）の上にある。ｎ型不純物層３は低不純物濃度であり、
実質的な抵抗領域を形成している。ｎ型不純物Ｊ！３の
他の一端には電ｔ！ｌ！２３が接続されており、もう一
方の外部リング電極２２に接続している。ここで受光部
のｎエミツタ層１と隣接するｐベース層１１を抵抗によ
り連絡することで、素子のｄｖ／ｄｔ耐量と光点弧感度
のトレードオフを向上できることは既に述べたが、本構
造のように抵抗領域をｎ型不純物層で形成することは、
その製法上および性能上、非常に有利である。即ち、ｐ
ベース層の中に形成したｎ型不純物層を抵抗とすること
は、サイリスタの接合を形成するのと同じ半導体プロセ
ス技術を利用できるという利点がある。そして、ホトリ
ソ技術を利用して高精度なパターンが形成できるため抵
抗値の制御も容易となる。ｎ型不純物層の形成方法とし
ては、不純物濃度の制御が正確であり、容易でもあるイ
オン打込み法を利用することが望ましい。

第５図は、第１図に示した本願実施例を製作するための
フローチャートを示す、ｎ型半導体基体にｐベース６１
１ｙｐエミッタ層１３を同時にｐ型不純物Ｆｊ！Ｉ（例
えばＧａ）を熱拡散することにより形成する。次に抵抗
層となるｎ型不純物層をイオン打込みにより形成する。

この場合、例えばＰ（リン）を加速電圧１２０　Ｋ　ｅ
　Ｖ　、　　ドーズ１４ｘｌＱ”ｃ＋ｏ−”でｐベース
表面から全面に打込む。続いて、ホトリソ技術を用いて
、カソード側（ｐベース側）表面に選択的にｎエミッタ
層１．１０を形成する。この場合、Ｐ（リン）を加速電
圧１２０ＫｅＶ、ドーズ量７Ｘ１０”Ｃ！１″″２のイ
オン打込みを用いる１次に、エッチダウン法によりカソ
ード側を選択的にエツチングすることで部分的にｐベー
ス層を露出させ、所定のカソードパターンを得る。この
ようにして半導体の全ての接合を形成した後、１０００
℃で１００分間Ｎｚ中でアニールを施す。これは先にイ
オン打込み法により形成したｎエミツタ層およびｎ型抵
抗層を活性化するためである。続いて、カソード側表面
に絶縁膜８を形成する。絶縁膜８を形成する場合、既に
形成した接合構造を変えないために、出来れば低温が望
ましい、５００℃前後で形成可能なプラズマＳｉＯ膜、
或いはＣＶＤ　　５ｉＯｚ膜などがよい。

次にホトリソ技術を用いて、この絶縁膜８を所定のパタ
ーンに仕上げる。最後にカソード側およびアノード側に
電極２４および１４を蒸着法により形成する。カソード
側はホトリソ技術により所定のパターンに仕上げる。実
施例で絶縁膜上に電極を形成するのは受光部ｎエミツタ
層とｎ型抵抗領域とを直接に連結するためである。

第６図は本発明の他の実施例を示したもので、ｎ層抵抗
領域３を受光部ｎエミツタ層の周辺３ケ所に設けたもの
である。

第７図も本発明の一実施例で、ｎ層抵抗領域３を受光部
ｎエミツタ層１から放射状に設けたものである。

各回において、同一符号は、同−物又は相当物を示して
いる。

（発明の効果〕 本発明に於いて、受光部ｎエミッタに隣接するｐベース
層に形成したｎ形不純物層は、受光部ｎエミツタ層と隣
接するｐベース層との間の抵抗として働き、この抵抗は
光トリガ信号が印加された場合は受光部のｎエミッタ接
合を順バイアスする方向に働くため、光点弧感度が高く
なるように働く。また、光トリガサイリスタが点弧しは
じめると、この抵抗は受光部のｎエミッタ接合を逆バイ
アスする方向に働くため、高いｄｖ／ｄｔ酎量を達耐量
きると共に、ターンオン初期の電流を抑制する効果があ
るため、ｄｖ／ｄｔ耐量も高くすることが出来る。

【図面の簡単な説明】

第１図は本発明の一実施例を示す光駆動型サイリスタの
平面パターンおよびその断面図。第２図は、本発明の対
象となる原理図で（ａ）は光トリガ信号が入射された場
合の光電池効果による電流の流れを示し、（ｂ）はター
ンオン時の電流経路を示す。第３図、第４図は従来発明
の抵抗の実施形態を示す図。第５図は本発明の実施例を
製造するフローチャートを示す。第６図、第７図は本発
明の他の実施例を示す。 １・・・受光部ｎエミツタ層、３・・・ｎ層抵抗領域、
５・・・ｎエミッタ短絡孔、８・・・絶縁膜、１０・・
・ｎエミツタ層、１１・・・ｐベース層、１２・・・ｎ
ベース層、１３・・・ｐエミッタ層、１４・・・アノー
ド電極、２゜・・・内部リング状電極、２１．２３・・
・電極、２２・・・外部リング状電極、２４・・・カソ
ード電極、３０・・・受光部ｎエミッターＰベース間挿
入抵抗、３１・・・ライトガイド、２０２・・・電極、
４００・・・絶縁層（Ｓ　ｉ　Ｏｘ膜）、５００・・・
抵抗Ｍ　（ｐｏｌｙ　−Ｓ　ｉ　）　。

Claims (1)

1. 【特許請求の範囲】 １、半導体基体が第１導電型のアノードエミッタ層、ア
   ノードエミッタ層に接する第２導電型の第１ベース層、
   第１ベース層に接する第１導電型の第２ベース層、第２
   ベース層に接する第２導電型のカソードエミッタ層から
   なる４層積層構造を少なくとも有し、両エミッタ層に第
   １、第２主電極が低抵抗接触されており、光ゲート信号
   によリターンオン可能な半導体装置に於いて、光ゲート
   信号が照射される領域には第２導電型をもつ第２のカソ
   ードエミッタ層があり、これに隣接する第２ベース層の
   一部には第２導電型をもつ第３の層があり、上記第２の
   カソードエミッタ層と第３の層の一部とが電気的に接続
   され、更に第３の他の一部と第２ベース層とが電気的に
   接続されていることを特徴とする光駆動型サイリスタ。 ２、特許請求の範囲第１項記載の光駆動型サイリスタに
   於いて、前記第２導電型をもつ第３の層の不純物濃度が
   前記カソードエミッタ層の不純物濃度よりも低いことを
   特徴とする光駆動型サイリスタ。 ３、特許請求の範囲第１項記載の光駆動型サイリスタに
   於いて第２導電型をもつ第３の層をイオン打込み法によ
   り形成したことを特徴とする光駆動型サイリスタ。