JPH07506463A

JPH07506463A - 遠隔ターンオフ電極を有するｍｏｓゲートサイリスタ

Info

Publication number: JPH07506463A
Application number: JP5519373A
Authority: JP
Inventors: シェイカー　マリカリュナスワミー　エス; バリガ　バントヴァル　ジャイアント
Original assignee: ノースカロライナステイトユニヴァーシティ
Priority date: 1992-04-29
Filing date: 1993-04-21
Publication date: 1995-07-13
Also published as: WO1993022796A1; US5317171A; EP0638205A4; CA2134672A1; EP0638205A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】遠隔ターンオフ電極を有するＭＯＳゲートサイリスタ本発明は一般に４層ラッチング半導体装置に関し、かつとりわけＳｋｌのＭＯ５電界効果トランジスタ（ＭＯＳＦＥＴ）部分のゲート電極に印加する電化を調整することによって該装置の伝導特性を制御する方法に関する。

本発明の背景電力用ＭＯ３ＦＥＴの進歩の少なくとｔ、−ｅは、強制的にターンオフする間に電力用バイポーラ装置が必要とする制御電流を低減したいとする目的によフて促進されたのである。

バイポーラ装置では少数のキャリヤをそのトリプト領域に注入することによって、抵抗を低減し電流を流れやすくしている。１＃密度が大になれば動作が可能になるけれども、ターンオンとターンオフとの間に大電流を要するため、これらの装置は比較的非能率である。

反面、電力用ＭＯ３ＦＥＴのゲート構造１地めて高い定常インピーダンスを有する。

そのため電圧源によって装！ｌ！ｂ制御できるようになるが、それは比較的少ないゲート駆動電流をλカゲートのキャパシタンスの帯電と放電とに要するにすぎないからである。残念ながら電力用ＭＯ５ＦＥＴのゲートの駆動は容易でありても、その効果は少】のキャリヤ注入がないので＾いオン状態の抵抗が生じて相殺される。したがって低抵抗バイポーラ電流の伝導をＭＯＳによるゲート制御と組み合わせれば、動作する順電流密度が高くゲート駆動電力が低いと云う望ましい性能を提供する二とになるはずである。

第１図の断面図を参照すると、そこでは絶縁ゲートバイポーラトランジスタ（ＴＧＲＴ）として知られる装置でこれらの機能を組み合わせる試みをひとつ紹介している。この種の構造では、順電流の大部分は装置の縦方向ＰＮＩ’バイポーラトランジスタ部分のエミッタと」レクタとの端子間を流れる。商電圧ＣのＩＧＬ３１’ｖ）オン状鳩損失を電力用Ｍ○ＳＦＦ：Ｔのそれに比べると、少量キャリヤをＮベースのドリフト領域へ注入したためオン状Ｗ失は著しく少ない。

第２図に示すように、ＭＯ６！ＩＪＷサイリスタ（ＭＣ：Ｔ）として知られる再生装置で（ＬＩＧＢＴに比べ順方向の電圧降下は明らかに少ない、このようなＰ −Ｎ−Ｐ−Ｎ構造１Ｌ相互に再生帰還が得られる仕方で内部接続した２個のトランジスタ（上がＮ１５Ｎトランジスタで下がＰＮＰ　トランジスタ）と看做してよい、就中、サイリスタはそれぞれのベースが他方のコレクタ電流で駆動されるように接続したＰＮＰとＮＰＮとのパイボーラトランリスタの組み合わせと考えられる。ひとたびサイリスタがゲート電極でターンオンされると、必要なトランジスタのターンオン電流をそれぞれのトランジスタに供給して駆動し。

他方のトランジスタを飽和させる。このような接合ではサイリスタはもはやそのゲート電極で制御されず、ゲート駆動電流がなくても動作を持続する。この現象は再生ラッチとして知られている。

サイリスタは高電力スイッチングのために利用されることが多いので、ターンオフＷの最高レベルが一般に極めて重要視される。第２１１！ｌのＭＣＴ誹置装は、印加ゲート電圧の鰭を逆転させてターンオフすることによって、ゲートの下方にあるＰ領域とＰ＋領域との間に埋め込まれたＮ領域表面の苔積層を１Ｍ除する。こうして装置内部のｐチャネル電界効果トランジスタ（ＦＥＴ）はＮ十陰極とＰベース領域との間に有効短絡を形成する０本装置は短斃電流が増加してその範囲がＮ＋／Ｐ接合乞接合電通が０．７Ｖ以下に降ドするまでになれば再生動作を停止する。遺憾ながらこのＭに’ｒ装置によってスイッチオフできる最大電流は高温になると陽極電用の上昇に伴って著しく低下する。その結果、ＭＣＴの電流制御性能はある種の回路に応用する目的には不適当である二とが判明している。

′ｇＸ３図に１１一般にＭＯＳゲートエミッタスイッチングサイリスタ（ＥＳＴ）と呼ばわ、再生モードで動作するよう設計された４Ｎ！半導体構造を示す、ゲート電圧力面極電位にあると、装置は接合Ｊｌを介してサポートされる陽極電圧で順方自限Ｉとモードになる。本装置は正バイアスをゲートに印加することによってターンオンし、Ｐペース領域の表面にチャネルを形成する。ｍ３図で示すように、装置の再生サイリスタ部分が装置表面にある横方向ＭＯ６の構造中に含まれるＮ十浮遊エミッタとＰベースとの間の接合を順方向バイアスにラッチしている。再生動作は、ゲートバイアスをゼロ方向に低減し効果的にエミッタｔｐｔ極から遮断することによって消失する。けれども、サイリスタの二のＮ＋ＩＰ接合では主サイリスタの再生作用が充分日よらないうちはバイアスが逆転しない、ｍ造表面の横方向ＭＯ３ＦＥＴが大きな接合電圧をサポートしているため、高電圧装置の非活動時に絶縁破壊するおそれが生じる。そのＬ装置のターンオフ時に生成する陰極を通る高い空孔電流が、寄生サイリスタ中に好ましくない再生動作を生成する可能性がある（ｍ３図］。

したがって当該技術分野では、配置したエミッタスイッチングサイリスタが、寄生サイリスタのラッチを伴うことなく迅速に（すなわち、１マイクロ秒以下）ターンオフすることが必要なのである。

本発明の要約本発明１戴最大電流のターンオフ機能を改曽して装置のターンオフ時間を短縮するようデザインした遠隔ターンオフ電極を有する改良型エミッタスイッチングサイリスタを提供することによって、前記の目的を提案するものである。改良型サイリスタ構造にはアノード電極とカソード電極とが含まれ、二のカソード電極には遠ｌｉｔ極が接続されている。半導体材料からなる多層体構造は第１の表面を備え、アノード電極とカソード電極との間をそれぞれ作用的に連結する再生部分と非再生部分とを含んている。再生部分には直列にそれぞれ導電形を交替させて配列した隣接する第１．第２．第３．第４領域を含んでいる。

電気的接触は遠扁電極と第２領域との開ならびにアノードｉと第４領域との間に形成されている。

本発明によるサイリスタＩＬ第１表面に隣接して設置した絶縁ゲート電極に使用可能な電圧を印加することによってターンオンし、かくして再生部分内部の導電率を諷意する二とによって伝導チャネルが生成される。同じく、再生動作の停止１ｉ使用可能でない電圧をゲート電極に印加することによって開始される。遠隔電極は、使用可能でない電圧の印加に引き続き再生部分の第２ｇＩ域に残存する電荷を収集することによって１本発明によるサイリスタのターンオフ１促進する。

図面の簡単な説明本発明による前記以外の目的と特質とは１図面を関連させた以下の詳述と出願請求項とからさらに容易に明らかにされよう。

第１図は在来の絶縁ゲートバイポーラトランジスタ（ＴＧＲＴ）の断面図である。

第２図には一般にＭＯＳ制御サイリスタ（ＭＣＴ）として知られる先行技術によるＰ−Ｎ−Ｐ−Ｎ再生半導体装置を示す。

ｊ１３１１１Ｕに１Ｍ東の４層ＭＯＳゲートエミッタスイッチングサイリスタ（ＥＳＴ）半導体装置を描出する。

ＭＳ４図に番＝本発明による遠隔電極を宥するエミッタスイッチング半導体サイリスタ装置の実施例の断面図を示す。

第４ＩｉＪをＭすると１本発明による改良型エミッタスイッチング半導体サイリスタ装置１００の断面図が示されている。説明を簡単にするため１本発明のサイリスタ１００の半分だけが第４図に描出しである。サイリスタ１００の残半分には軸ＡＩ：関して第４図図示の半分の鏡像が含まれている。サイリスタ１００に１１　Ｎ十導ｇＬ半の材料からなる浮遊エミッタ領域１１６と、第１のＰＮ接合１２４を浮遊エミッタ＋１６とともに構成するＰ導電率材料のベース領域１２０とによって構成される４層の再生部分１１４を有する半導体材料１１０からなる本体が含まれている。サイリスタ装ｆｉｌｏｏの再生部分の第３層はドリフト区域１３０として［ｌＪされ、この領域１３０は、第２のＰＮ接合１３４に隣接し該接合［４をベース領域Ｌ２０とともに形成するＮ−半導体拐料から成りぜＬっている。第４図図示のように、半導体１１０は部分的に最上部をなす浮遊エミッタ１１６とベース１２０とドリフト１３０との諸領域によ）で限定されるほぼ平坦なと側表面１４０によって限局されている。基準鉦角座標系が１ｍ４１Ｋには含まれ、以下の説明には方向の指定に用いられる。

ドリフト領域１３０に１１任！選択のＮ緩衝領域１５０を含み、該領域がベース１２０を第４１１！１つまりサイリスタ１００の再生部分であるＰ＋陽極領域１５８から切り離している。４層構造である再生Ｍ　Ｌ　ｌ　４に隣接して、３成分陰Ｍ域１７２とドリフト領域１３０と陽極領域１５８とからなる３Ｍの非再生構造１６６がある。陰極領域１７２には。

ＰとＰ＋との材料の拡散領域１７８と１８４とからなる井戸構造と、拡散領域１７Ｂと°１８４が限定する井戸内部に設けたＮ＋拡散領１１１１９０とが含まれる。

陽Ｍ　１５８の下側表面とアノード電極１９０との間にも、Ｐ＋とＮ十との拡散領域１８４と１９０との下側表面とカソード電極１９６との間にｔオーム接触が存在する。さらに、ベース領域１２０は、カソード電極１９６に電気的に連結した遠隔を極２０２とオーム接触している。改良型サイリスタ］、　００の再生部分１１４と非再生部分１６６のそれぞれの領域は第４図の平面に垂直なｍ長い区域を形成している。

第４ｆｙＪを参照すると、絶縁ゲート電極２０８は再生領域１１４と非再生領域１（ｉ６の上表面１４０に重な）ている、とりわけ酸化物Ｎｌ２１６は電極２０８をＮ十拡散領域１９０とＰ拡散置載１７８とドリフト領域１３０とから切り離して第１のＮチャネルエンハンスメントモードＭＯＳトランジスタ２２４を形成している。同様に、第２のＮチャネルエンハンスメントモードＭＯＳトランジスタ２３０が、ゲート電極２０８のＦ方に在る浮遊エタ２２４と直列に生成される。

同一電位に保持されるカソード電極とゲート電極１９６と２０８とでサイリスタ１００は順方向阻止モードになりている。阻止モードで１よアノード電極とカソード電極１９２と１９６との間のどんな電圧の微差もまずＰＮ接合１３４によってサポートされる。装置は。

第１および第２のＭＯＳトランジスタ２２４と２３０とのベース領域１７８と１２０との表面に逆転層を生成するのに充分な大きさの正バイアスをゲート電極２０Ｂに印加することによってターンオンする５伝導チヤネルはトランジスタ２２４と２３０とに必要なゲート電圧を印加して形成されるけれども、当初、電流はもフばら第１のＭＯＳ）ランリスタ２２４をｉ流するのであり、；れは第２のＭＯＳ）ランリスタ２３０の浮遊ドレーン（つまりＮ十エミッタ１１６）に起因する。これらの低電流レベルでは、サイソスタ装置１゜Ｏは第１図図示の従来型ＩＧＢＴ■緑ゲートバイポーラトランジスタ）同様に動作する。

ＩＧＢＴモードの動作では装置１００の再生部分１１４をに流する電流はまだ自己持続状態になっておらず、したがって陽極電流は印加ゲート電圧の大きさに左右されるままになっている。

第ｌＭＯＳトランジスタ２２４が逆転層を形成している間に、電子はＮ十領域１９０からドリフト領域１３０１：流れ込み、該領域１３０ではこれら電子流が４層構造の再生部分１１４中で固有のＰＮＰ　Ｉ−ランリスタのためのベース電流の役割を演じる。充分な電圧をアノード電極１９２に印加すると、その結果生じる電流は充分４層部分１１４内部に再生サイリスタ作用（つまりラッチ）を認起できる。二のような作用の惹起に引き続き、陽極電流は再生部分内で第１と第２と＋７）ＭＯＳトランジスタ２２４と２３０とを貫流する。そのため、陽極電流は、再生サイリスタ作用力鳴止した後でも、印加ゲート電圧を調整することによフて制御できる。

再生作用（オン状態）は、浮遊エミッタ１１６の下方に在るベース領域１２０の区域を介して空孔電流が遠隔電極２０２八流れることによって惹起される。Ｙ方向でのベース１２０のシートの比抵抗とエミッタ１１６の長さをがなり大きく選ぶことで、空孔電流がＰＮ接合を順方向にバイアスするのに必要な電位（−０，ＴＶ）を生じる。とりわけ浮遊エミッタ１１６は典型的にはＹ方向にほぼ２０ミクロンの長さに広がり、他方ベース１２０のシート比抵抗は一般に単位面積当り３０００オームである。ドリフト領域１３０は、Ｎ緩衝領域１５０からＰＮ接合１３４までほぼ５０ミクロン延在し、かっ１０１ｊＩ／ｃｍ”になる京でドーピング、１わ１いる。ドリフｈａ域１３０中のキ）・リヤの売脅は、ｌマ・イクＵ秒の程度であって、装置１００のターンオフ時間はこのキャリヤ寿命から影響を受ける。

ドリフト領域のドーピングトベルと厚みとは一般に指定１．た絶縁破壊電圧の要件に合致するように選ばれる二とも−なっている１、オン状態での動作中、陽極電流の大部分１澹向に再生部分１１４を貫流するが、それはＰＮ接合を介した順方向バイアスが、ドリフト領域１３０にＭＯＳトランジスタ２３０の浮１１ｉｘミッタ１１６から多量の電子を流入させるのがこの領域内だからである。そうであっても、非再生部分１６６中に在る拡散領ｔ６１８４とドリフト領域１３０と１１５８とを含むＰＮＰ）ランリスタも、オン状態の電流に寄与する。陽極電流密度が陽めで高ｕ４合（約１０００　Ａ／　ｃｔｎ２）には、前記ＰＮＰ）ランリスタとＮ十拡散領域Ｌ９０との組み合わせを含む寄生サイリスタをラッチすることができる。より詳しくあとで説明するように、本発明の特賞とは、拡散領域Ｌ８３と１９０との間のＰＮ接合のごく近傍の電流密度を低減することによって、ターンオフ中に寄生サイリスタのラッチの可能性を遠隔電極２０２の空孔収集力で弱めることに在る。回生動作の停止力ｔましい場合、ゲート電極２０８の印加電圧を減少させてゼロとする。Ｐ領域１７Ｂと１２０との表面は充分狭（（たとえばＹ方向に１〜３ミクロンに）するのが好ましく、その結果ゲート電圧をゼロへ減少させ第１と第２とのＭＯＳ）ランジスタ中の伝導チャネルを迅速に消失させることになる。こうすることで浮遊Ｎ十エミッタ領域１１６をカソード電極】９６から遮断し、そのことによって再生サイリスタ作用を停止させるのである。

本発明の′Ｒｉの部分で論じたように、在来のＥＳ丁装置内の横方向ＭＯ３ＦＥＴ　（第３（５）力Ｗ破壊しがちなの１１陽Ｍ圧が高い時にターンオフする場合であり、それはサイリスタの再生作用の停止に先んじて当該電圧を一時的にサポートする必要があるためである９本発明では、先行技術のＥＳＴ装厘の二の種欠点を、遠隔を極２０２を設けることによって、ゲート電極２０８に印加した電位の低減中にベース１２０から電荷を除去する作ｉｔ促進させるよう提案している。第３図でがすように、空孔を在来のＥＳＴ装置のベース領域から引き出し得るのは陰極端子を介する方法のみである。装置の浮遊エミッタのごく近傍の再生部分内に在る空孔を収集するために（戴空孔がＰベース領域とＰ＋拡散領域とを全て横断しなければならなず、そのため寄生サイリスタをラッチする確率力ｔｉＩＩｉまる。

結論として、先行技術のＥＳＴ装置は電流密度が高い場合再生動作を停止することができるとは必ずしも一般的に云えないのである。これに反して１本発明に合致して製造される遠隔ＩＫ模型シ・イリスタ装Ｍては、ＩＣ１００Ａ／ｃｒｎ” 以りの電流密度↑を動作させることができるのである。

第３圓を参照することで理解されるように、在来のＥＳ’ｌ装置の槓；張はターンオフ中に寄生サイリスクをラッチする傾向を生じる。とりわけ装置の非活動化をｌ！ｌ始オるため印加ゲート電圧を低めると、Ｎ十陰極拡散領域と浮遊エミッタとの間のチＡ・ネルの伝導損失を生じ、そのことによって浮遊エミッタが陰極から切り離される。それからＰベースと浮遊エミッタとの間のＰＮ接合を通る順方向バイアスが再生活性の低下に４ｇって減少し、浮遊エミッタからベースへ注入される電子が少なくなるにつれ、浮遊エミッタのごく近傍で余剰空孔の集団が広がる。電荷を中和する必要から１２＋拡散領域を介ｌ−て陰極にこれらの空孔を押し込むため、陰極下方に在る拡散領域間のＰＮＮ会合ごく近傍；二空孔電流のスパイクを生じる。電流スパイクが充分大きければ、電流スパイクはこのＰＮ接合に順方向バイアスを与えて寄生ラッチを惹起する。

第４因を参照すれば、遠隔電極２０２は本発明のサイリスタ装置ｌｏｏがターンオフしている間、ベース１２０内に広がる余剰空孔の集団を減少させるのに役立つ、とくにターンオフ時に装置の再生部分１１４内に在る空孔は、９Ａ域１７８と１８４とを介してカソード電極１９６に移行するよりはむしろ、低インピーダンス路に沿って組電極２０２＾移行する二とになる。この過程でベース１２０から陰極領域１７２を介する余剰空孔の流れば除かわ、その結果寄生サイリスタの好ましくないラッチ傾向は極めて減少する。

本発明を数少ない実施例を参照して説明してきたが、この説明は本発明を解説するものであって、本発明を限局するものと解してはならない、出１１求項で限定したように、本発明の真意と分野とから不離することなく、当業者であれはさまざまな形を創出する二とが可能である。就中１本発明の教示を組み込んだサイリスタ装置を第４図で描出した構造と異なる半導体構造に組み込むことが可能である。たとえば、ゲート電極を二股に分岐させて、再生領域と非再生領域の内部での伝導チャネルの形成を個Σすに制御してもよい、その上、陰極領域をここで特定した特別な拡散領域の配置を用いて実施する必要もない、当業者は別のＭ造に気付いて本発明のサイリスクの非再生部分を使ってもよいのである。

トランジスタ領域第１図陽極先行技術第２図ゲート先行技術

Claims

【特許請求の範囲】

１．半導体サイリスタ装置であって、ドリフト領域と、浮遊エミッタ領域と、前記ドリフト領域と前記浮遊エミッタとに間挿したベース領域と、前記ベース領域末端にあリ前記ドリフト領域の部に隣接する陽極領域てを形成し、前記ベース領域には第１レベルのドーパント濃度までＰドーパントでドーピングされている基板と、前記ドリフト領域に近接するＰ井戸と前記Ｐ井戸内のＮ領域とを含み、前記Ｐ井戸が第２レベルの濃度までＰドーパントでドーピングされている陰極領域と、ここに前記第２レベルの濃度は前記第１レベルの濃度を劔えておリ、前記陰極領域に連結するカソード電極と、前記陽極領域に連結するアノード電極と、第１のＭＯＳトランジスタが使用可能な場合、前記カソード電極を前記ドリフト領域に接続して前記第１ＭＯＳトランジスタを形成する第１の絶縁ゲートと、第２のＭＯＳトランジスタが使用可能な場合、前記浮遊エミッタ領域を前記ドリフト領域に連結して前記第２ＭＯＳトランジスタを形成する第２の絶縁ゲートと、前記カソード電極と前記ベース領域とに連結し、前記ベース領域によって前記浮遊エミッタ領域から切リ離され、電荷キャリヤを前記ベース領域から収集する遠隔電極手段とを含み、ここに前記陽極から前記陰極への電流路が、前記第１と第２との絶縁ゲートに使用可能な電圧を印加する時、前記第１と第２とのＭＯＳトランジスタによって形成され、かつ使用可能でないゲート電圧を前記第１と第２とのＭＯＳトランジスタに印加する時、前記電流路が遮断されて前記ベース領域内に残存する電荷を前記遠隔電極が収集するごとき前記半導体サイリスタ装置。
２．請求項１による半導体サイリスタ装置であって、前記ベース領域がＰ形半導体から形成され、前記浮遊エミッタとドリフト領域とがＮ形半導体から形成され、かつ前記陽極領域がＮ形半導体の層を含むごとき請求項１による前記半導体サイリスタ装置。
３．請求項２によるサイリスタ装置であって、前記遠隔電極手段が前記浮遊エミッタ領域の第１の末端のごく近傍の前記ベース領域に接続する遠隔電極を含も、かつ前記第２ＭＯＳトランジスタが前記浮遊エミッタ領域の第２末端のごく近傍に形成されるごとき請求項２による前記サイリスタ装置。
４．請求項１による半導体装置であって、前記第１と第２との絶縁ゲートが前記浮遊エミッタとベースとドリフトと陰極との諸領域から絶縁した共通ゲート電極を絶縁層によって共用するごとき請求項１による前記半導体装置。
５．請求項１による半導体装置であって、前記カソード電極が前記Ｐ井戸とその中の前記Ｎ領域との双方と電気的に接触しているごヒき請求項１による前記半導体装置。
６．半導体サイリスタ装置であって、アノード電極とカソード電極と、前記カソード電極に接続した遠隔電極と、第１の表面を有し、前記アノード電極とカソード電極との間にそれそれ作用的に接結をした再生部分と非再生部分とを含む半導体材料の多層体構造において、前記再生部分が直列にそれそれ導電形を交脅させて配列した隣接する第１、第２、第３、第４領域を含み、ここに前記再生部分の第１領域は前記第１表面のごく近傍の前記第３領域から前記第２領域によって切リ離され、前記遠隔電極は前記第２領域と電気的に接触しているとともにそのため前記第１領域から切リ離されておリ、かつ前記アノード電極は前記第４領域と電気的に接触しているごとき前記半導体材料の多層体構造と、前記第１表面に隣接して設置され、前記非再生部分内の導電率を調整して、前記ゲート電極へ使用可能な電圧を印加中に前記装置をターンオンさせ、かつ前記再生部分の前記第２領域内と前記非再生部分内との導電率を調整して使用可能でない電圧を前記ゲート電極に印加中に前記装置をターンオフする絶縁ゲート電極とを含み、ここに前記ゲート電極への前記使用可能でない電圧の前記印加に引き続き、前記再生部分の前記第２領域内に残存する電荷を前記遠隔電極によって収集するごとき前記半導体サイリスタ装置。
７．請求項６による半導体装置であって、前記第３領域が前記第２領域と前記絶縁グート電極に隣接する前記非再生部分とを切リ離すごとき請求項６による前記半導体装置。
８．請求項７はよる半導体装置であって、前記非再生部分が前記第３領域に隣接するＰ井戸と前記Ｐ井戸内のＮ領域とを有する陰極を含み、前記カソード電極が前記Ｐ井戸と前記Ｎ領域とに接続されているごとき請求項７による前記半導体装置。
９．半導体サイリスタ装置であって、アノード電極およびカソード電極と、前記カソード電極に接続する遠隔電極と、第１の表面を有し、前記アノード電極とカソード電極との間にそれそれ作用的に連結をした再生部分と非再生部分とを含む半導体材料の多層体構造において、前記再生部分が直列にそれそれ導電形を交替させて配列した隣接する第１、第２、第３、第４領域を含み、ここに、前記再生部分の前記第１領域は前記第１表面のごく近傍の前記第３領域から前記第２領域によって切リ離され、前記遠離電極は前記第２領域と電気的に接触しているとともにそのため前記第１領域から切リ離されておリ、かつ前記アノード電極は前記第４領域と電気的に接触しているごとき前記半導体材料の赤層体構造と、第１のＭＯＳトランジスタが使用可能な時、前記カソード電極を前記第３領域に接続する前記第１ＭＯＳトランジスタを形成する第１の絶縁ゲートと、第２のＭＯＳトランジスタが使用可能な時、前記第１領域を前記第３領域に連結する前記第２ＭＯＳトランジスタを形成する第２の絶縁ゲートとを含み、使用可能な電圧が前記第１と第２との絶縁ゲートに印加された時、前記陽極から前記陰極に至る電流路が前記第１と第２とのＭＯＳトランジスタによって形成され、かつ使用可能でないゲート電圧が前記第１と第２とのＭＯＳトランジスタに印加された時、前記電流路が遮断され、前記第２領域に残存している電荷が前記遠隔電極によって収集されるごとき前記半導体サイリスタ装置。