JPH0749435Y2 - 通信機能付電子時計 - Google Patents
通信機能付電子時計Info
- Publication number
- JPH0749435Y2 JPH0749435Y2 JP13984589U JP13984589U JPH0749435Y2 JP H0749435 Y2 JPH0749435 Y2 JP H0749435Y2 JP 13984589 U JP13984589 U JP 13984589U JP 13984589 U JP13984589 U JP 13984589U JP H0749435 Y2 JPH0749435 Y2 JP H0749435Y2
- Authority
- JP
- Japan
- Prior art keywords
- counting
- clock
- oscillating
- data
- clock pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electric Clocks (AREA)
- Calculators And Similar Devices (AREA)
Description
【考案の詳細な説明】 ［産業上の利用分野］ この考案は、外部機器との間でデータの送受を行なう通
信機能付電子時計に関する。
信機能付電子時計に関する。
［従来の技術］ 近年、個人のスケジュールデータや、氏名、住所に電話
番号を付した電話番号データ、さらには会社名を含めた
名刺データ、任意の記憶しておきたいコメント等のフリ
ーデータ等を記憶させ、必要に応じてこれらを呼出して
利用する電子手帳などの電子機器が多数商品化されてい
る。これらの電子機器はいずれも内部にメモリを有して
おり、それらの中には他の電子機器と接続することによ
りその相互間でデータの送受を行なうデータ通信機能を
有したものがある。
番号を付した電話番号データ、さらには会社名を含めた
名刺データ、任意の記憶しておきたいコメント等のフリ
ーデータ等を記憶させ、必要に応じてこれらを呼出して
利用する電子手帳などの電子機器が多数商品化されてい
る。これらの電子機器はいずれも内部にメモリを有して
おり、それらの中には他の電子機器と接続することによ
りその相互間でデータの送受を行なうデータ通信機能を
有したものがある。
そして、上記データ通信機能を有した電子機器として、
電子腕時計を用いたものが考えられている。この電子腕
時計は、ドットマトリックスタイプの表示部に時刻デー
タの他に必要に応じて受信した各種データを表示させる
ようにしたもので、携帯性に優れ、データを有効に利用
することができるものである。
電子腕時計を用いたものが考えられている。この電子腕
時計は、ドットマトリックスタイプの表示部に時刻デー
タの他に必要に応じて受信した各種データを表示させる
ようにしたもので、携帯性に優れ、データを有効に利用
することができるものである。
［考案が解決しようとする課題］ 一般に電子腕時計の水晶発振器による発振周波数は3276
8［Hz］（215［Hz］）であり、この周波数を分周するこ
とにより計時信号を得るようにしていた。
8［Hz］（215［Hz］）であり、この周波数を分周するこ
とにより計時信号を得るようにしていた。
これに対して、通常データ転送に用いられるRS−232−
Ｃインターフェイス規格で規定されているデータ転送速
度は75,150,300,600,1200,2400,4800,9600,19200［bp
s］という 75×２ｎ（ｎ＝0,1,2,…） なる式で表わされる数値であり、これに同期する基準信
号が必要となる。しかしながら、上記32768［Hz］の信
号を分周しても、このデータ転送速度に同期した精度の
高い基準信号を得ることはできない。したがって、精度
の高い通信用の基準信号を得るためには上記計時用の水
晶発振器の他にデータ通信用の発振器をも必要とするこ
とになる。この場合、正確に75×２ｎHzで発振する発振
器を備えるとすると、回路規模に制限のある電子腕時計
では実装上不利となる。
Ｃインターフェイス規格で規定されているデータ転送速
度は75,150,300,600,1200,2400,4800,9600,19200［bp
s］という 75×２ｎ（ｎ＝0,1,2,…） なる式で表わされる数値であり、これに同期する基準信
号が必要となる。しかしながら、上記32768［Hz］の信
号を分周しても、このデータ転送速度に同期した精度の
高い基準信号を得ることはできない。したがって、精度
の高い通信用の基準信号を得るためには上記計時用の水
晶発振器の他にデータ通信用の発振器をも必要とするこ
とになる。この場合、正確に75×２ｎHzで発振する発振
器を備えるとすると、回路規模に制限のある電子腕時計
では実装上不利となる。
そこで、例えば75×２ｎHzのCR発振回路をLSI内部に構
成する、すなわち、Ｃ及びＲをも半導体で作ることも考
えられるが、このような発振回路は発振周波数にばらつ
きを生じる欠点があった。
成する、すなわち、Ｃ及びＲをも半導体で作ることも考
えられるが、このような発振回路は発振周波数にばらつ
きを生じる欠点があった。
この考案は上記のような実情に鑑みてなされたもので、
データ通信用の発振回路をLSI内部で構成したとして
も、データ転送速度に同期した正確なクロックパルスを
発生させることができ、外部機器とのデータ転送を実現
可能とする通信機能付電子時計を提供することを目的と
する。
データ通信用の発振回路をLSI内部で構成したとして
も、データ転送速度に同期した正確なクロックパルスを
発生させることができ、外部機器とのデータ転送を実現
可能とする通信機能付電子時計を提供することを目的と
する。
［課題を解決するための手段及び作用］ この考案は、計時用の例えば32768Hzの共振周波数を水
晶発振器により発振して分周回路により時刻表示用のク
ロックパルスを作成して計時動作を行なう一方、CR発振
器により例えば400kHzといった水晶発振器の発振周波数
に対して充分高い周波数のクロックパルスを発振させ、
上記分周回路の出力するクロックパルス１周期における
上記CR発振器のクロックパルスを第１のカウンタでカウ
ントし、この第１のカウンタのカウント値からデータ転
送用の基準周波数、例えば4800Hzの１周期に該当する上
記CR発振器のクロックパルス数を算出し、その算出値を
レジスタに保持させて、CR発振器のクロックパルスをカ
ウントする第２のカウンタと該レジスタの一致検出を行
なうことにより、4800Hzのデータ転送用のクロックパル
スを生成するようにしたもので、１つの水晶発振器と、
他の各回路と同様にLSI化が可能なCR発振器とにより計
時信号と正確な通信基準信号とを得ることができる。
晶発振器により発振して分周回路により時刻表示用のク
ロックパルスを作成して計時動作を行なう一方、CR発振
器により例えば400kHzといった水晶発振器の発振周波数
に対して充分高い周波数のクロックパルスを発振させ、
上記分周回路の出力するクロックパルス１周期における
上記CR発振器のクロックパルスを第１のカウンタでカウ
ントし、この第１のカウンタのカウント値からデータ転
送用の基準周波数、例えば4800Hzの１周期に該当する上
記CR発振器のクロックパルス数を算出し、その算出値を
レジスタに保持させて、CR発振器のクロックパルスをカ
ウントする第２のカウンタと該レジスタの一致検出を行
なうことにより、4800Hzのデータ転送用のクロックパル
スを生成するようにしたもので、１つの水晶発振器と、
他の各回路と同様にLSI化が可能なCR発振器とにより計
時信号と正確な通信基準信号とを得ることができる。
［実施例］ 以下図面を参照してこの考案の一実施例について説明す
る。
る。
第１図及び第２図はその外観構成を示すもので、11が腕
時計ケースである。この腕時計ケース11は、例えばステ
ンレス等の金属または合成樹脂からなり、その上面には
時計ガラス12が外装され、その下方にはドットマトリッ
クスの液晶ディスプレイ13が配設される。また、腕時計
ケース11の左側面には押釦スイッチS1が、腕時計ケース
11上面の上記時計ガラス12下部にはデータ通信のための
押釦スイッチS2〜S5が配設される。さらに、腕時計ケー
ス11の右側面には、後述する他の電子機器との間でデー
タ通信を行なうためのコネクタ部14が配設される。この
コネクタ部14は、両端がそれぞれ半円形状となった長孔
15内に接続端子となる導電性の２つのピン16,16が設け
られるものである。
時計ケースである。この腕時計ケース11は、例えばステ
ンレス等の金属または合成樹脂からなり、その上面には
時計ガラス12が外装され、その下方にはドットマトリッ
クスの液晶ディスプレイ13が配設される。また、腕時計
ケース11の左側面には押釦スイッチS1が、腕時計ケース
11上面の上記時計ガラス12下部にはデータ通信のための
押釦スイッチS2〜S5が配設される。さらに、腕時計ケー
ス11の右側面には、後述する他の電子機器との間でデー
タ通信を行なうためのコネクタ部14が配設される。この
コネクタ部14は、両端がそれぞれ半円形状となった長孔
15内に接続端子となる導電性の２つのピン16,16が設け
られるものである。
第３図は上記コネクタ部14に接続可能な電子手帳21を図
示したものである。この電子手帳21は、計算機能を有
し、電話番号データを記憶する電話番号メモリ、スケジ
ュールデータを記憶するスケジュールメモリ及び任意の
コメント等のフリーデータを記憶するフリーデータメモ
リを備えたものとる。電子手帳21自体は左ケース21aと
右ケース21bとが接続されて一体となり、折り畳んだ時
に手に持てる程度の大きさとなるもので、第３図はその
開いた状態を示すものである。電子手帳21の左ケース21
aにはドットマトリックスの液晶表示部22と数値入力及
び計算のための数値／四則演算キー23とが備えられ、右
ケース21bには文字入力のための例えばアルファベット
キーからなる文字キー24が備えられる。これら数値／四
則演算キー23及び文字キー24を用いて電話番号データや
スケジュールデータ、フリーデータを入力することとな
る。さらに、左ケース21aの上側面部にはここでは図示
しないコネクタ部が設けられ、ケーブル25を介してイン
ターフェイス26に接続される。このインターフェイス26
は、例えばRS−232Cインターフェイス規格に従って、ケ
ーブル25を介して送られてきたデータ信号の電圧を変換
するもので、変換された電圧値のデータ信号が送出され
るケーブル27はその先端に設けられた後述するジャック
により上記腕時計ケース11のコネクタ部14に接続され
る。
示したものである。この電子手帳21は、計算機能を有
し、電話番号データを記憶する電話番号メモリ、スケジ
ュールデータを記憶するスケジュールメモリ及び任意の
コメント等のフリーデータを記憶するフリーデータメモ
リを備えたものとる。電子手帳21自体は左ケース21aと
右ケース21bとが接続されて一体となり、折り畳んだ時
に手に持てる程度の大きさとなるもので、第３図はその
開いた状態を示すものである。電子手帳21の左ケース21
aにはドットマトリックスの液晶表示部22と数値入力及
び計算のための数値／四則演算キー23とが備えられ、右
ケース21bには文字入力のための例えばアルファベット
キーからなる文字キー24が備えられる。これら数値／四
則演算キー23及び文字キー24を用いて電話番号データや
スケジュールデータ、フリーデータを入力することとな
る。さらに、左ケース21aの上側面部にはここでは図示
しないコネクタ部が設けられ、ケーブル25を介してイン
ターフェイス26に接続される。このインターフェイス26
は、例えばRS−232Cインターフェイス規格に従って、ケ
ーブル25を介して送られてきたデータ信号の電圧を変換
するもので、変換された電圧値のデータ信号が送出され
るケーブル27はその先端に設けられた後述するジャック
により上記腕時計ケース11のコネクタ部14に接続され
る。
続く第４図は上記コネクタ部14の詳細な接続構造を示す
図である。
図である。
同図で長孔15は有底状の樹脂製のパイプ31によって形成
されるもので、このパイプ31は腕時計ケース11側面に埋
設され、その底部31aに上記ピン16が遊貫される。この
ピン16は、パイプ31前面側における一端側にフランジ16
aが形成され、このフランジ16aとパイプ31の底部31aと
の間にピン16胴部に貫装された状態でばね32が配設され
る。ピン16はパイプ31下面側で防水パッキン33を貫通
し、その他端部近傍に段部16bが設けられてピン抜け防
止部材34が掛合される一方、他端面16cが腕時計ケース1
1内部の回路基板上の後述する電子回路と接続されてい
る端子35と対向している。上記パイプ31の長孔15に何も
挿入されていない状態では、ばね32の弾性によりフラン
ジ16aが腕時計ケース11及びパイプ31の外周面と同一面
上に位置し、ピン16の他端面16cが端子35から離れて対
向する状態となるが、パイプ31の長孔15に図示のごとく
ケーブル27端に設けられたジャック36を挿入した状態で
は、ジャック端子36aがピン16を図の左方向に押圧し、
他端面16cが端子35に当接した状態となる。
されるもので、このパイプ31は腕時計ケース11側面に埋
設され、その底部31aに上記ピン16が遊貫される。この
ピン16は、パイプ31前面側における一端側にフランジ16
aが形成され、このフランジ16aとパイプ31の底部31aと
の間にピン16胴部に貫装された状態でばね32が配設され
る。ピン16はパイプ31下面側で防水パッキン33を貫通
し、その他端部近傍に段部16bが設けられてピン抜け防
止部材34が掛合される一方、他端面16cが腕時計ケース1
1内部の回路基板上の後述する電子回路と接続されてい
る端子35と対向している。上記パイプ31の長孔15に何も
挿入されていない状態では、ばね32の弾性によりフラン
ジ16aが腕時計ケース11及びパイプ31の外周面と同一面
上に位置し、ピン16の他端面16cが端子35から離れて対
向する状態となるが、パイプ31の長孔15に図示のごとく
ケーブル27端に設けられたジャック36を挿入した状態で
は、ジャック端子36aがピン16を図の左方向に押圧し、
他端面16cが端子35に当接した状態となる。
なお、37は腕時計ケース11の裏蓋であり、38は裏蓋37と
腕時計ケース11間の気密状態を保持する防水パッキンで
ある。
腕時計ケース11間の気密状態を保持する防水パッキンで
ある。
上記のような構造にあって、腕時計ケース11内に設けら
れる電子回路の構成は第５図に示すようになる。図中、
41は水晶発振部であり、各種動作及び計時の基準となる
32768Hzのクロックパルスを発振する。水晶発振部41の
発振したクロックパルスは分周回路42で８分周され、40
96Hzのクロックパルスとなり、CPUで構成される制御部4
3、カウント部44に送られる。この制御部43は、分周回
路42からのクロックパルスに従い、上記押釦スイッチS1
〜S5からなるキー入力部45からのキー入力信号に応じた
他の各回路の動作制御を行なうもので、動作制御のため
のマイクロプログラムを記憶したROM46をアドレス指定
して該マイクロプログラムを読込む一方、各種データを
記憶するメインRAM47に対してアドレス指定により入出
力を行なう。また制御部43は、通信回路部48、サブRAM4
9との間でデータの送受を行なう一方、表示制御部50に
表示データを、CR発振部51、カウント部44、クロック出
力部52に動作信号ａをそれぞれ出力する。上記表示制御
部50は、制御部43から送られてきた表示データをもとに
表示駆動信号を得、この表示駆動信号により上記液晶デ
ィスプレイ13からなる表示部53を駆動制御して時刻、通
信データ等を表示出力させる。
れる電子回路の構成は第５図に示すようになる。図中、
41は水晶発振部であり、各種動作及び計時の基準となる
32768Hzのクロックパルスを発振する。水晶発振部41の
発振したクロックパルスは分周回路42で８分周され、40
96Hzのクロックパルスとなり、CPUで構成される制御部4
3、カウント部44に送られる。この制御部43は、分周回
路42からのクロックパルスに従い、上記押釦スイッチS1
〜S5からなるキー入力部45からのキー入力信号に応じた
他の各回路の動作制御を行なうもので、動作制御のため
のマイクロプログラムを記憶したROM46をアドレス指定
して該マイクロプログラムを読込む一方、各種データを
記憶するメインRAM47に対してアドレス指定により入出
力を行なう。また制御部43は、通信回路部48、サブRAM4
9との間でデータの送受を行なう一方、表示制御部50に
表示データを、CR発振部51、カウント部44、クロック出
力部52に動作信号ａをそれぞれ出力する。上記表示制御
部50は、制御部43から送られてきた表示データをもとに
表示駆動信号を得、この表示駆動信号により上記液晶デ
ィスプレイ13からなる表示部53を駆動制御して時刻、通
信データ等を表示出力させる。
上記CR発振部51は、制御部43、ROM46、メインRAM47、通
信回路部48及びサブRAM49等と一体にしてLSI化される抵
抗とコンデンサにより構成されるもので、上記水晶発振
部41の発振周波数に対して充分に高い周波数、例えば40
0kHzのクロックパルスを生成し、上記カウント部44とク
ロック出力部52とに出力する。カウント部44は、制御部
43の動作信号ａに対応して分周回路42からの4096Hzのク
ロックパルス１周期におけるCR発振部51の出力するクロ
ックパルス数をカウントするもので、そのカウント値ｂ
は制御部43に送出される。また、上記クロック出力部52
は、その詳細は後述するが、制御部43から送られてくる
数値を保持する一方、CR発振部51の発振するクロックパ
ルス数をカウントし、その一致検出を行なうことによっ
てデータ通信用の例えば4800Hzの基準クロックパルスを
生成し、これを上記通信回路部48に供給するものであ
る。
信回路部48及びサブRAM49等と一体にしてLSI化される抵
抗とコンデンサにより構成されるもので、上記水晶発振
部41の発振周波数に対して充分に高い周波数、例えば40
0kHzのクロックパルスを生成し、上記カウント部44とク
ロック出力部52とに出力する。カウント部44は、制御部
43の動作信号ａに対応して分周回路42からの4096Hzのク
ロックパルス１周期におけるCR発振部51の出力するクロ
ックパルス数をカウントするもので、そのカウント値ｂ
は制御部43に送出される。また、上記クロック出力部52
は、その詳細は後述するが、制御部43から送られてくる
数値を保持する一方、CR発振部51の発振するクロックパ
ルス数をカウントし、その一致検出を行なうことによっ
てデータ通信用の例えば4800Hzの基準クロックパルスを
生成し、これを上記通信回路部48に供給するものであ
る。
上記通信回路部48は、コネクタ部14を介して上記インタ
ーフェイス26と接続され、上記電子手帳21等の外部機器
54との間でデータの送受を行なう。この外部機器54は図
示はしないが、CPU、ROM、RAM等を有しており、この外
部機器54からインターフェイス26、コネクタ部14を介し
て送られてきたデータは通信回路部48で受信された後、
制御部43によりメインRAM47に記憶される。
ーフェイス26と接続され、上記電子手帳21等の外部機器
54との間でデータの送受を行なう。この外部機器54は図
示はしないが、CPU、ROM、RAM等を有しており、この外
部機器54からインターフェイス26、コネクタ部14を介し
て送られてきたデータは通信回路部48で受信された後、
制御部43によりメインRAM47に記憶される。
続いて上記サブRAM49の詳細な構成を第６図により示
す。同図に示すようにサブRAM49は表示レジスタ49a、計
時レジスタ49b、Ｆフラグレジスタ49c及びＣレジスタ49
d等から構成される。表示レジスタ49aは表示制御部50に
よって表示部53で表示させる表示データを記憶保持する
レジスタであり、計時レジスタ49bは制御部43により例
えば１秒毎にその時刻データを更新保持するレジスタで
ある。また、Ｆフラグレジスタ49cはデータ通信時にフ
ラグ「１」がセットされるレジスタであり、Ｃレジスタ
49dはカウント部44から制御部43に送出されるカウント
値ｂを保持するレジスタである。
す。同図に示すようにサブRAM49は表示レジスタ49a、計
時レジスタ49b、Ｆフラグレジスタ49c及びＣレジスタ49
d等から構成される。表示レジスタ49aは表示制御部50に
よって表示部53で表示させる表示データを記憶保持する
レジスタであり、計時レジスタ49bは制御部43により例
えば１秒毎にその時刻データを更新保持するレジスタで
ある。また、Ｆフラグレジスタ49cはデータ通信時にフ
ラグ「１」がセットされるレジスタであり、Ｃレジスタ
49dはカウント部44から制御部43に送出されるカウント
値ｂを保持するレジスタである。
さらに、上記クロック出力部52の詳細な構成について第
７図を用いて説明する。
７図を用いて説明する。
クロック出力部52は、Ｄレジスタ52a、カウンタ52b及び
一致回路52cから構成される。クロック出力部52は制御
部43から送られてくる数値を記憶保持し、その保持内容
を一致回路52cに送る。同時にカウンタ52bはCR発振部51
から送られてくる400kHzのクロックパルスをカウント
し、そのカウント値を一致回路52cに送る。一致回路52c
では、カウンタ52bが順次カウントアップされていく過
程で、Ｄレジスタ52aの保持内容と一致する際にこれを
検出し、検出信号となるクロックパルス１発を通信回路
部48に送出するもので、カウンタ52bはそのカウント値
がＤレジスタ52aの保持値と一致すると一致回路52cによ
って検出された時点で一致回路52cによってリセットさ
れ、再度カウント動作を続行する。
一致回路52cから構成される。クロック出力部52は制御
部43から送られてくる数値を記憶保持し、その保持内容
を一致回路52cに送る。同時にカウンタ52bはCR発振部51
から送られてくる400kHzのクロックパルスをカウント
し、そのカウント値を一致回路52cに送る。一致回路52c
では、カウンタ52bが順次カウントアップされていく過
程で、Ｄレジスタ52aの保持内容と一致する際にこれを
検出し、検出信号となるクロックパルス１発を通信回路
部48に送出するもので、カウンタ52bはそのカウント値
がＤレジスタ52aの保持値と一致すると一致回路52cによ
って検出された時点で一致回路52cによってリセットさ
れ、再度カウント動作を続行する。
次に上記実施例の動作について説明する。
データ通信を行なう場合には、転送の実行をキー入力部
45のキーにより設定した時点で、そのキー操作に対応し
て主に制御部43による第８図に示す通信処理が実行され
る。
45のキーにより設定した時点で、そのキー操作に対応し
て主に制御部43による第８図に示す通信処理が実行され
る。
第８図においては、まず、ステップS01に示すようにサ
ブRAM49のＦフラグレジスタ49cが「０」であるかを判断
する。このＦフラグレジスタ49cはデータ通信の実行時
に制御部43によりフラグ「１」がセットされるもので、
ここではまだ「０」であるので次にステップS02に進
み、あらためてＦフラグレジスタ49cにフラグ「１」を
セットする。その後、ステップS03において動作信号ａ
がCR発振部51、カウント部44及びクロック出力部52に送
出される。この動作信号ａによりカウント部44は分周回
路42から送られてくる4096Hzのクロックパルスによりリ
セットされた後に、CR発振部51の発振する400kHzのクロ
ックパルスのカウント動作を開始する。その後、再び分
周回路42から4096Hzのクロックパルスが入力された時点
でカウント部44はカウントを停止し、その時点でのカウ
ント値、すなわち、「1/4096」秒における400kHzのクロ
ックパルス数「97」（あるいは「98」）をカウント値ｂ
として制御部43に送出する。制御部43は続くステップS0
4でこのカウント値ｂを一旦サブRAM49のＣレジスタ49d
に記憶保持させた後、ステップS05でこのＣレジスタ49d
の保持値「Ｃ」を用いて Ｃ×（4096/4800） …（１） なる演算、すなわち「1/4800」秒おにおける上記400kHz
のクロックパルス数を内部のALUにより演算し、その算
出結果をクロック出力部52のＤレジスタ52aに入力設定
する。これでデータ転送の準備動作を終えたこととな
り、以後ステップS06でクロック出力部52のカウンタ52b
の値がＤレジスタ52aの保持値と一致する毎に一致回路5
2cがこれを検出し、検出信号を4800Hzのクロックパルス
として通信回路部48に供給してデータの送受信処理を実
行させ、送受信を終えた時点でこの第８図の処理を終了
するものである。
ブRAM49のＦフラグレジスタ49cが「０」であるかを判断
する。このＦフラグレジスタ49cはデータ通信の実行時
に制御部43によりフラグ「１」がセットされるもので、
ここではまだ「０」であるので次にステップS02に進
み、あらためてＦフラグレジスタ49cにフラグ「１」を
セットする。その後、ステップS03において動作信号ａ
がCR発振部51、カウント部44及びクロック出力部52に送
出される。この動作信号ａによりカウント部44は分周回
路42から送られてくる4096Hzのクロックパルスによりリ
セットされた後に、CR発振部51の発振する400kHzのクロ
ックパルスのカウント動作を開始する。その後、再び分
周回路42から4096Hzのクロックパルスが入力された時点
でカウント部44はカウントを停止し、その時点でのカウ
ント値、すなわち、「1/4096」秒における400kHzのクロ
ックパルス数「97」（あるいは「98」）をカウント値ｂ
として制御部43に送出する。制御部43は続くステップS0
4でこのカウント値ｂを一旦サブRAM49のＣレジスタ49d
に記憶保持させた後、ステップS05でこのＣレジスタ49d
の保持値「Ｃ」を用いて Ｃ×（4096/4800） …（１） なる演算、すなわち「1/4800」秒おにおける上記400kHz
のクロックパルス数を内部のALUにより演算し、その算
出結果をクロック出力部52のＤレジスタ52aに入力設定
する。これでデータ転送の準備動作を終えたこととな
り、以後ステップS06でクロック出力部52のカウンタ52b
の値がＤレジスタ52aの保持値と一致する毎に一致回路5
2cがこれを検出し、検出信号を4800Hzのクロックパルス
として通信回路部48に供給してデータの送受信処理を実
行させ、送受信を終えた時点でこの第８図の処理を終了
するものである。
制御部43がクロック出力部52のＤレジスタ52aに入力設
定する値が例えば「83」であった場合、クロック出力部
52から通信回路部48に供給されるクロックパルスの周波
数は実際には約4819Hzのものとなるが、これは4800Hzの
クロックパルスに比して約0.4％の誤差となり、調歩同
期式シリアル転送で使用するクロック精度としては実用
上まったく問題のないものとなる。
定する値が例えば「83」であった場合、クロック出力部
52から通信回路部48に供給されるクロックパルスの周波
数は実際には約4819Hzのものとなるが、これは4800Hzの
クロックパルスに比して約0.4％の誤差となり、調歩同
期式シリアル転送で使用するクロック精度としては実用
上まったく問題のないものとなる。
また、データ転送を終了させるために上記開始の際と同
じキー入力部45のキーを操作すると、そのキー操作に対
して再び第８図の処理が実行される。
じキー入力部45のキーを操作すると、そのキー操作に対
して再び第８図の処理が実行される。
第８図では、まずステップS01でサブRAM49のＦフラグレ
ジスタ49cにフラグ「１」がセットしてあると判断され
て次にステップS07に進み、Ｆフラグレジスタ49cにあら
ためて「０」をセットする。その後、ステップS08でCR
発振部51、カウント部44及びクロック出力部52への動作
信号ａを停止し、以上でこの第８図の処理を終える。
ジスタ49cにフラグ「１」がセットしてあると判断され
て次にステップS07に進み、Ｆフラグレジスタ49cにあら
ためて「０」をセットする。その後、ステップS08でCR
発振部51、カウント部44及びクロック出力部52への動作
信号ａを停止し、以上でこの第８図の処理を終える。
なお、上記実施例では外部接続される機器として第３図
で電子手帳21を例示したが、このようなものに限ること
なく、例えばパーソナルコンピュータ等、さらに大型の
電子機器でもよいことは勿論である。
で電子手帳21を例示したが、このようなものに限ること
なく、例えばパーソナルコンピュータ等、さらに大型の
電子機器でもよいことは勿論である。
［考案の効果］ 以上詳記した如くこの考案によれば、計時用の例えば32
768Hzの共振周波数を水晶発振器により発振して分周回
路により時刻表示用のクロックパルスを作成して計時動
作を行なう一方、CR発振器により例えば400kHzといった
水晶発振器の発振周波数に対して充分高い周波数のクロ
ックパルスを発振させ、上記分周回路の出力するクロッ
クパルス１周期における上記CR発振器のクロックパルス
を第１のカウンタでカウントし、この第１のカウンタの
カウント値からデータ転送用の基準周波数、例えば4800
Hzの発生周期に該当する上記CR発振器のクロックパルス
数を算出し、その算出値をレジスタに保持させて、CR発
振器のクロックパルスをカウントする第２のカウンタと
該レジスタの一致検出を行なうことにより、4800Hzのデ
ータ転送用のクロックパルスを生成するようにしたの
で、データ通信用の水晶発振器を用いることなく、計時
用の水晶発振器と、他の各回路と同様にLSI化が可能なC
R発振器とにより計時信号と正確な通信基準信号とを得
ることが可能な通信機能付電子時計を提供することがで
きる。
768Hzの共振周波数を水晶発振器により発振して分周回
路により時刻表示用のクロックパルスを作成して計時動
作を行なう一方、CR発振器により例えば400kHzといった
水晶発振器の発振周波数に対して充分高い周波数のクロ
ックパルスを発振させ、上記分周回路の出力するクロッ
クパルス１周期における上記CR発振器のクロックパルス
を第１のカウンタでカウントし、この第１のカウンタの
カウント値からデータ転送用の基準周波数、例えば4800
Hzの発生周期に該当する上記CR発振器のクロックパルス
数を算出し、その算出値をレジスタに保持させて、CR発
振器のクロックパルスをカウントする第２のカウンタと
該レジスタの一致検出を行なうことにより、4800Hzのデ
ータ転送用のクロックパルスを生成するようにしたの
で、データ通信用の水晶発振器を用いることなく、計時
用の水晶発振器と、他の各回路と同様にLSI化が可能なC
R発振器とにより計時信号と正確な通信基準信号とを得
ることが可能な通信機能付電子時計を提供することがで
きる。
図面はこの考案の一実施例を示すもので、第１図は外観
構成を示す平面図、第２図は同側面図、第３図は外部接
続される電子手帳の外観を示す斜視図、第４図はコネク
タ部の具体構成を示す断面図、第５図は電子回路の構成
を示すブロック図、第６図は第５図のサブRAMのレジス
タ構成を示す図、第７図は第５図のクロック出力部の具
体回路構成を示すブロック図、第８図はデータ通信時の
動作内容を示すフローチャートである。 11…腕時計ケース、12…時計ガラス、13…液晶ディスプ
レイ、14…コネクタ部、15…長孔、16…ピン、21…電子
手帳、22…液晶表示部、23…数値／四則演算キー、24…
文字キー、25,27…ケーブル、26…インターフェイス、3
1…パイプ、32…ばね、33,38…防水パッキン、34…ピン
抜け防止部材、35…端子、36…ジャック、37…裏蓋、41
…水晶発振部、42…分周回路、43…制御部、44…カウン
ト部、44…キー入力部、46…ROM、47…メインRAM、48…
通信回路部、49…サブRAM、49a…表示レジスタ、49…計
時レジスタ、49c…Ｆフラグレジスタ、49d…Ｃレジス
タ、50…表示制御部、51…CR発振部、52…クロック出力
部、52a…Ｄレジスタ、52b…カウンタ、52c…一致回
路、53…表示部、54…外部機器。
構成を示す平面図、第２図は同側面図、第３図は外部接
続される電子手帳の外観を示す斜視図、第４図はコネク
タ部の具体構成を示す断面図、第５図は電子回路の構成
を示すブロック図、第６図は第５図のサブRAMのレジス
タ構成を示す図、第７図は第５図のクロック出力部の具
体回路構成を示すブロック図、第８図はデータ通信時の
動作内容を示すフローチャートである。 11…腕時計ケース、12…時計ガラス、13…液晶ディスプ
レイ、14…コネクタ部、15…長孔、16…ピン、21…電子
手帳、22…液晶表示部、23…数値／四則演算キー、24…
文字キー、25,27…ケーブル、26…インターフェイス、3
1…パイプ、32…ばね、33,38…防水パッキン、34…ピン
抜け防止部材、35…端子、36…ジャック、37…裏蓋、41
…水晶発振部、42…分周回路、43…制御部、44…カウン
ト部、44…キー入力部、46…ROM、47…メインRAM、48…
通信回路部、49…サブRAM、49a…表示レジスタ、49…計
時レジスタ、49c…Ｆフラグレジスタ、49d…Ｃレジス
タ、50…表示制御部、51…CR発振部、52…クロック出力
部、52a…Ｄレジスタ、52b…カウンタ、52c…一致回
路、53…表示部、54…外部機器。
Claims (1)
- 【請求項１】外部機器との間でデータの送受を行なう通
信機能付電子時計において、 計時用の２ｍHz（ｍ＝0,1,2,…）の共振周波数を発振す
る水晶発振手段と、 この水晶発振手段で発振された共振周波数を分周して時
刻表示用のクロックパルスを作成する分周手段と、 この分周手段で得られるクロックパルスをカウントして
時刻データを得る計時手段と 上記水晶発振手段の発振周波数より高い周波数のクロッ
クパルスを発振するCR発振手段と、 上記分周手段の出力するクロックパルスの発生周期にお
ける上記CR発振手段のクロックパルスをカウントする第
１のカウント手段と、 この第１のカウント手段のカウント値からデータ転送用
周波数75×２ｎ（ｎ＝0,1,2,…）Hzの１周期に該当する
上記CR発振手段のクロックパルス数を算出する算出手段
と、 この算出手段で得られたクロックパルス数を保持する保
持手段と、 上記CR発振手段のクロックパルスをカウントする第２の
カウント手段と、 この第２のカウント手段のカウント値と上記保持手段の
保持内容の一致検出により75×２ｎ（ｎ＝0,1,2,…）Hz
のデータ転送用のクロックパルスを得るクロック出力手
段と を具備したことを特徴とする通信機能付電子時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13984589U JPH0749435Y2 (ja) | 1989-12-04 | 1989-12-04 | 通信機能付電子時計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13984589U JPH0749435Y2 (ja) | 1989-12-04 | 1989-12-04 | 通信機能付電子時計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0378298U JPH0378298U (ja) | 1991-08-07 |
| JPH0749435Y2 true JPH0749435Y2 (ja) | 1995-11-13 |
Family
ID=31686863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13984589U Expired - Fee Related JPH0749435Y2 (ja) | 1989-12-04 | 1989-12-04 | 通信機能付電子時計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0749435Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998020407A1 (fr) * | 1996-11-07 | 1998-05-14 | Hitachi, Ltd. | Circuit integre a semi-conducteurs et micro-ordinateur |
-
1989
- 1989-12-04 JP JP13984589U patent/JPH0749435Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0378298U (ja) | 1991-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4766294A (en) | Portable medium | |
| CN109001970A (zh) | 计时装置、电子设备以及移动体 | |
| JPH0749435Y2 (ja) | 通信機能付電子時計 | |
| JPH07148128A (ja) | 脈拍時間測定装置 | |
| JP2513202Y2 (ja) | 通信機能付電子時計 | |
| JP2505030Y2 (ja) | 通信機能付電子機器 | |
| JPH0726758Y2 (ja) | 通信機能付電子機器 | |
| KR890005593A (ko) | 날짜표시기능을 갖는 전자장치 | |
| JP2551580Y2 (ja) | 通信機能付電子機器 | |
| JPH07244540A (ja) | 高精度時計装置 | |
| JP3293037B2 (ja) | 通信機能付電子機器及び通信制御方法 | |
| JPH0788090A (ja) | システム血圧計 | |
| JP2596101Y2 (ja) | 通信機能付電子機器 | |
| JPH0726759Y2 (ja) | 通信機能付電子機器 | |
| JP2018169175A (ja) | 携帯端末、プログラム、及び歩度補正システム | |
| JPH052878Y2 (ja) | ||
| JPH089786Y2 (ja) | データ転送インターフェイス回路 | |
| JP2551581Y2 (ja) | 通信機能付電子機器 | |
| JPS60205735A (ja) | デ−タ送信装置 | |
| JPH04359359A (ja) | データ記憶装置 | |
| JPS60181678A (ja) | 気圧測定機能付時計 | |
| JP3136651B2 (ja) | 受信装置 | |
| JPH0390357U (ja) | ||
| JPH04335462A (ja) | 通信機能付電子機器及び通信制御方法 | |
| JPS599323Y2 (ja) | 電子式卓上計算機の表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |