JPH0743809B2 - テ−プレコ−ダ - Google Patents
テ−プレコ−ダInfo
- Publication number
- JPH0743809B2 JPH0743809B2 JP61274982A JP27498286A JPH0743809B2 JP H0743809 B2 JPH0743809 B2 JP H0743809B2 JP 61274982 A JP61274982 A JP 61274982A JP 27498286 A JP27498286 A JP 27498286A JP H0743809 B2 JPH0743809 B2 JP H0743809B2
- Authority
- JP
- Japan
- Prior art keywords
- tape
- erasing
- switch
- digital signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Management Or Editing Of Information On Record Carriers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、記録済トラツクの一部を容易に消去すること
ができるテープレコーダに関するものである。
ができるテープレコーダに関するものである。
記録済のオーデイオ磁気テープの中の不必要な信号を部
分的に除去することは、部分消去（スポツト・レイー
ズ）と呼ばれ、既に行われている。
分的に除去することは、部分消去（スポツト・レイー
ズ）と呼ばれ、既に行われている。
ところで、消去部分にはおいて消去電流を急激に立上げ
ると、クリック雑音が発生する。このため、可変抵抗器
を使用して消去電流をゆっくり立上げ、ゆっくり立下げ
るように操作するものがある。しかし、従来の手動又は
アナログ操作では消去電流レベルを所望通りに変化させ
ることは困難であった。また、磁気テープの走行速度の
変化に拘らず消去電流の所望の立上り状態又は立下り状
態を得ることは更に困難であった。
ると、クリック雑音が発生する。このため、可変抵抗器
を使用して消去電流をゆっくり立上げ、ゆっくり立下げ
るように操作するものがある。しかし、従来の手動又は
アナログ操作では消去電流レベルを所望通りに変化させ
ることは困難であった。また、磁気テープの走行速度の
変化に拘らず消去電流の所望の立上り状態又は立下り状
態を得ることは更に困難であった。
そこで、本発明の目的は、少なくとも消去の立上りの制
御を正確且つ容易に達成することができ且つテープの走
行速度の変化に拘らず所望の消去状態を得ることができ
るテープレコーダを提供することにある。
御を正確且つ容易に達成することができ且つテープの走
行速度の変化に拘らず所望の消去状態を得ることができ
るテープレコーダを提供することにある。
［問題点を解決するための手段］ 上記目的を達成するための本発明は、磁気テープを走行
させるためのテープ走行装置と、前記磁気テープに対向
配置される信号変換用磁気ヘッドと、前記磁気テープに
対向配置される消去ヘッドと、前記磁気テープを第１の
走行速度及びこれよりも遅い第２の走行速度で走行させ
るように前記テープ走行装置を制御する走行制御回路
と、前記消去ヘッドに所定周波数の消去電流を供給する
ための発振器と、前記発振器と前記消去ヘッドとの間に
接続された可変利得増幅器と、前記第１の走行速度に対
応して第１の周波数のクロック信号を送出し、前記第２
の走行速度に対応して前記第１の周波数よりも低い第２
の周波数のクロック信号を送出するクロック信号手段
と、前記磁気テープの記録を部分的に消去する際に、消
去電流のレベルを一定レベルまで徐々に増大させるよう
に決定された消去電流レベル対応デイジタル信号を発生
するものであり、前記クロック信号手段から送出された
クロック信号の周波数に従う速度で前記デイジタル信号
を出力するデイジタル信号発生手段と、前記デイジタル
信号発生手段から出力されたデイジタル信号をアナログ
信号に変換し、このアナログ信号を前記可変利得増幅器
の制御端子に加えるデイジタル・アナログ変換器とを備
えたテープレコーダに係わるものである。
させるためのテープ走行装置と、前記磁気テープに対向
配置される信号変換用磁気ヘッドと、前記磁気テープに
対向配置される消去ヘッドと、前記磁気テープを第１の
走行速度及びこれよりも遅い第２の走行速度で走行させ
るように前記テープ走行装置を制御する走行制御回路
と、前記消去ヘッドに所定周波数の消去電流を供給する
ための発振器と、前記発振器と前記消去ヘッドとの間に
接続された可変利得増幅器と、前記第１の走行速度に対
応して第１の周波数のクロック信号を送出し、前記第２
の走行速度に対応して前記第１の周波数よりも低い第２
の周波数のクロック信号を送出するクロック信号手段
と、前記磁気テープの記録を部分的に消去する際に、消
去電流のレベルを一定レベルまで徐々に増大させるよう
に決定された消去電流レベル対応デイジタル信号を発生
するものであり、前記クロック信号手段から送出された
クロック信号の周波数に従う速度で前記デイジタル信号
を出力するデイジタル信号発生手段と、前記デイジタル
信号発生手段から出力されたデイジタル信号をアナログ
信号に変換し、このアナログ信号を前記可変利得増幅器
の制御端子に加えるデイジタル・アナログ変換器とを備
えたテープレコーダに係わるものである。
なお、本発明と実施例との対応関係を説明すると、走行
制御回路は分周器35の出力を選択するためのスイッチ3
4、37、39及びキャプスタンモータ制御駆動回路13であ
り、クロック信号手段は分周器35の出力を選択するため
のスイッチ33、36、38であり、デイジタル信号発生手段
はCPU22である。
制御回路は分周器35の出力を選択するためのスイッチ3
4、37、39及びキャプスタンモータ制御駆動回路13であ
り、クロック信号手段は分周器35の出力を選択するため
のスイッチ33、36、38であり、デイジタル信号発生手段
はCPU22である。
［発明の作用及び効果］ 本発明は次の作用効果を有する。
（イ） デイジタル信号発生手段から送出した消去電流
レベル対応デイジタル信号に基づいて消去電流レベルを
制御するので、部分消去における消去電流レベルを所望
状態に正確且つ容易に制御することができる。
レベル対応デイジタル信号に基づいて消去電流レベルを
制御するので、部分消去における消去電流レベルを所望
状態に正確且つ容易に制御することができる。
（ロ） 消去電流レベル対応デイジタル信号を出力する
ためのクロック信号の周波数がテープ走行速度の切換え
に応じて変化するので、テープ走行速度の変化に拘らず
同一の消去状態を得ることができる。
ためのクロック信号の周波数がテープ走行速度の切換え
に応じて変化するので、テープ走行速度の変化に拘らず
同一の消去状態を得ることができる。
次に、第１図に示す本発明の実施例に係わる多チヤネル
テープレコーダを説明する。複数トラツクを有する磁気
テープ１は、一対のリール２、３に巻き回され、矢印４
に示す如く一方のリール２から他方のリール３に向つて
走行する。テープ１の走行経路には、キヤプスタン５、
ピンチローラ６、多チヤネル消去ヘツド７、及び多チヤ
ネル記録再生兼用ヘツド８が配置されている。
テープレコーダを説明する。複数トラツクを有する磁気
テープ１は、一対のリール２、３に巻き回され、矢印４
に示す如く一方のリール２から他方のリール３に向つて
走行する。テープ１の走行経路には、キヤプスタン５、
ピンチローラ６、多チヤネル消去ヘツド７、及び多チヤ
ネル記録再生兼用ヘツド８が配置されている。
一対のリール２、３には一対のリールモータ９、10が結
合され、キヤプスタン５にはキヤプスタンモータ11が結
合されている。一対のリールモータ９、10にはこの制御
駆動回路12が接続され、キヤプスタンモータ11にはこの
制御駆動回路13が接続されている。
合され、キヤプスタン５にはキヤプスタンモータ11が結
合されている。一対のリールモータ９、10にはこの制御
駆動回路12が接続され、キヤプスタンモータ11にはこの
制御駆動回路13が接続されている。
信号変換のための記録再生ヘツド８は、切換スイツチ14
を介して再生回路15又は記録回路16に接続される。
を介して再生回路15又は記録回路16に接続される。
記録再生ヘツド８に対して間隔Ｌを有して配置されてい
る消去ヘツド７には、消去回路17が接続されている。消
去回路17は、例えば150kHzの発振器18を含んでいる。こ
の発振器18と消去ヘツド７との間には、可変利得増幅器
19とスイツチ20が順次に接続されている。可変利得増幅
器19を有するために、ここで消去電流を零に制限すれ
ば、たとえスイツチ20がオンであつても消去ヘツド７に
電流は流れない。
る消去ヘツド７には、消去回路17が接続されている。消
去回路17は、例えば150kHzの発振器18を含んでいる。こ
の発振器18と消去ヘツド７との間には、可変利得増幅器
19とスイツチ20が順次に接続されている。可変利得増幅
器19を有するために、ここで消去電流を零に制限すれ
ば、たとえスイツチ20がオンであつても消去ヘツド７に
電流は流れない。
消去を制御するために、この実施例では第１及び第２の
CPU21、22が設けられている。第１のCPU21には、部分消
去スイツチ23、プレイスイツチ24、停止スイツチ25が接
続され、且つ部分消去表示器26及びプレイ表示器27が接
続されている。第１のCPU21は、リールモータ制御駆動
回路12に接続されている出力ライン28、第２のCPU22に
接続されている２つの出力ライン29、30、キヤプスタン
モータ制御駆動回路13に接続されている出力ライン31、
第１及び第２の切換スイツチ33、34に接続されている出
力ライン32を有する。
CPU21、22が設けられている。第１のCPU21には、部分消
去スイツチ23、プレイスイツチ24、停止スイツチ25が接
続され、且つ部分消去表示器26及びプレイ表示器27が接
続されている。第１のCPU21は、リールモータ制御駆動
回路12に接続されている出力ライン28、第２のCPU22に
接続されている２つの出力ライン29、30、キヤプスタン
モータ制御駆動回路13に接続されている出力ライン31、
第１及び第２の切換スイツチ33、34に接続されている出
力ライン32を有する。
分周器35は、9.6kHzの周波数信号を種々の周波数に分周
して出力するものであり、端子ａから2.4kHz、端子ｂか
ら1.2kHz、端子ｃから600Hz、端子ｄから150Hz、端子ｅ
から75Hz、端子ｆから37.5Hzを出力する。
して出力するものであり、端子ａから2.4kHz、端子ｂか
ら1.2kHz、端子ｃから600Hz、端子ｄから150Hz、端子ｅ
から75Hz、端子ｆから37.5Hzを出力する。
分周器35の出力端には、分周出力を選択するための第
１、第２、第３及び第４のスイツチ36、37、38、39が設
けられている。第１及び第２のスイツチ36、37は分周器
35の出力端子ａ、ｂ、ｃに接続された端子ａ、ｂ、ｃを
それぞれ有し、第３及び第４のスイツチ38、39は分周器
35の出力端子ｄ、ｅ、ｆに接続された端子ｄ、ｅ、ｆを
それぞれ有する。第１及び第３のスイツチ36、38は第４
のスイツチ33を介して第２のCPU22に接続され、第２及
び第４のスイツチ37、39は第５のスイツチ34を介してキ
ヤプスタンモータ制御駆動回路13に接続されている。
１、第２、第３及び第４のスイツチ36、37、38、39が設
けられている。第１及び第２のスイツチ36、37は分周器
35の出力端子ａ、ｂ、ｃに接続された端子ａ、ｂ、ｃを
それぞれ有し、第３及び第４のスイツチ38、39は分周器
35の出力端子ｄ、ｅ、ｆに接続された端子ｄ、ｅ、ｆを
それぞれ有する。第１及び第３のスイツチ36、38は第４
のスイツチ33を介して第２のCPU22に接続され、第２及
び第４のスイツチ37、39は第５のスイツチ34を介してキ
ヤプスタンモータ制御駆動回路13に接続されている。
第２のCPU22は、スイツチ20を制御するライン40を有す
る他に、D/A（デイジタル／アナログ）変換器42にデイ
ジタル信号を与えるライン41を有する。D/A変換器42は
ローパスフイルタ43を介して電圧制御増幅器19の制御端
子に接続されている。
る他に、D/A（デイジタル／アナログ）変換器42にデイ
ジタル信号を与えるライン41を有する。D/A変換器42は
ローパスフイルタ43を介して電圧制御増幅器19の制御端
子に接続されている。
（動 作） 部分消去を行う場合には、消去部分を消去ヘツド７より
も供給リール２側に置く。また、第４のスイツチ33を下
側接点ｈに投入し、第５のスイツチ34を下側の接点ｊに
投入する。また、第３及び第４のスイツチ38、39の３つ
の接点ｄ、ｅ、ｆの中から１つを選んでオンにする。接
点ｄ、ｅ、ｆは150Hz、75Hz、37.5Hzに対応しているの
で、３種類のクロツク信号から選択された１つが、キヤ
プスタンモータ制御駆動回路13及び第２のCPU22に送ら
れる。第１のスイツチ36と第２のスイツチ37とは連動
し、第３のスイツチ38と第４のスイツチ39とは連動す
る。
も供給リール２側に置く。また、第４のスイツチ33を下
側接点ｈに投入し、第５のスイツチ34を下側の接点ｊに
投入する。また、第３及び第４のスイツチ38、39の３つ
の接点ｄ、ｅ、ｆの中から１つを選んでオンにする。接
点ｄ、ｅ、ｆは150Hz、75Hz、37.5Hzに対応しているの
で、３種類のクロツク信号から選択された１つが、キヤ
プスタンモータ制御駆動回路13及び第２のCPU22に送ら
れる。第１のスイツチ36と第２のスイツチ37とは連動
し、第３のスイツチ38と第４のスイツチ39とは連動す
る。
次に、常開接点構成の部分消去スイツチ23を第２図のt0
時点で瞬間的にオン操作する。第１のCPU21は部分消去
スイツチ23のオン操作に応答して部分消去待期状態を示
す信号（図示せず）を形成する。この部分消去待期状態
信号は、停止スイツチ25が操作されるまで発生し続け
る。部分消去表示器26及びプレイ表示器27は、プレイス
イツチ24がまだオン操作されていない状態で、部分消去
スイツチ23がオン操作されたことに応答して第２図
（Ｃ）に示す如く点滅表示を開始する。
時点で瞬間的にオン操作する。第１のCPU21は部分消去
スイツチ23のオン操作に応答して部分消去待期状態を示
す信号（図示せず）を形成する。この部分消去待期状態
信号は、停止スイツチ25が操作されるまで発生し続け
る。部分消去表示器26及びプレイ表示器27は、プレイス
イツチ24がまだオン操作されていない状態で、部分消去
スイツチ23がオン操作されたことに応答して第２図
（Ｃ）に示す如く点滅表示を開始する。
部分消去スイツチ23のオン操作に続いて、t1時点で常開
接点構成のプレイスイツチ24をオン操作すると、第２図
（Ａ）に示す部分消去準備完了信号が第１のCPU21の出
力ライン29に発生し、第２のCPU22に与えられる。第２
のCPU22は、第２図（Ａ）の部分消去準備完了信号に応
答して、出力ライン40に第２図（Ｅ）に示すスイツチ20
をオンにする信号を送出する。この結果、スイツチ20は
第２図（Ｅ）に示す如くt1からオンになり、消去電流供
給可能状態になる。なお、スイツチ20がオンになつて
も、電圧可変増幅器19の出力が零に保たれているため直
ちに消去電流は流れない。t1時点でプレイスイツチ24が
オン操作されると、プレイ表示器27が第２図（Ｄ）に示
す如く点滅表示から連続点灯表示に切り換り、テープ走
行中を表示する。またt1でのプレイスイツチ24のオン操
作に応答して出力ライン28からリールモータ制御駆動回
路12に走行指令（第１の指令）が与えられ、出力ライン
31によつてキヤプスタンモータ制御駆動回路13にもテー
プ走行指令が与えられるため、テープ走行が開始する。
キヤプスタンモータ制御駆動回路13は、スイツチ34を介
して与えられる低い周波数のクロツク信号に応答し、ク
ロツク周波数に対応した回転速度が得られるようにキヤ
プスタンモータ11を駆動する。このため、テープ１の走
行速度は例えば4.75cm/sであり、通常速度よりも大幅に
低い。テープ１がゆつくり走行していると、所望消去部
分を比較的正確に知ることができる。この所望消去部分
は、テープ１の上に予め付けた目印によつて知るか、自
己のトラツク又は別のトラツク記録信号をヘツド８で再
生し、これに基づいて知る。
接点構成のプレイスイツチ24をオン操作すると、第２図
（Ａ）に示す部分消去準備完了信号が第１のCPU21の出
力ライン29に発生し、第２のCPU22に与えられる。第２
のCPU22は、第２図（Ａ）の部分消去準備完了信号に応
答して、出力ライン40に第２図（Ｅ）に示すスイツチ20
をオンにする信号を送出する。この結果、スイツチ20は
第２図（Ｅ）に示す如くt1からオンになり、消去電流供
給可能状態になる。なお、スイツチ20がオンになつて
も、電圧可変増幅器19の出力が零に保たれているため直
ちに消去電流は流れない。t1時点でプレイスイツチ24が
オン操作されると、プレイ表示器27が第２図（Ｄ）に示
す如く点滅表示から連続点灯表示に切り換り、テープ走
行中を表示する。またt1でのプレイスイツチ24のオン操
作に応答して出力ライン28からリールモータ制御駆動回
路12に走行指令（第１の指令）が与えられ、出力ライン
31によつてキヤプスタンモータ制御駆動回路13にもテー
プ走行指令が与えられるため、テープ走行が開始する。
キヤプスタンモータ制御駆動回路13は、スイツチ34を介
して与えられる低い周波数のクロツク信号に応答し、ク
ロツク周波数に対応した回転速度が得られるようにキヤ
プスタンモータ11を駆動する。このため、テープ１の走
行速度は例えば4.75cm/sであり、通常速度よりも大幅に
低い。テープ１がゆつくり走行していると、所望消去部
分を比較的正確に知ることができる。この所望消去部分
は、テープ１の上に予め付けた目印によつて知るか、自
己のトラツク又は別のトラツク記録信号をヘツド８で再
生し、これに基づいて知る。
消去ヘツド７がテープ１の上の所望消去部分に至つたこ
とが判明したら、部分消去スイツチ23をオン操作し、こ
の操作を継続させる。t1でプレイスイツチ24がオン操作
され、既に第２図（Ａ）の部分消去準備完了信号が発生
している期間中に部分消去スイツチ23をオン操作する
と、第１のCPU21は、第２図（Ｂ）に示す部分消去指令
を出力ライン30に送出す。第２のCPU22は、部分消去指
令（第２の指令）に応答して出力ライン41にデイジタル
信号を出力する。このデイジタル信号の出力は、第４の
スイツチ33を介して入力するクロツク信号に同期して行
われるために、ゆつくりと変化する。デイジタル信号の
レベルは零から徐々に高くなるので、D/A変換器42の出
力も第３図に示す如く時間と共に徐々に高くなる。D/A
変換器42の出力がローパスフイルタ43を介して電圧制御
増幅器19に加えられると、この出力電圧が得られるよう
になり、消去ヘツド７に第２図（Ｆ）に示す消去電流が
流れる。消去電流は第２図（Ｆ）に示す如く一定のレベ
ルまで徐々に増大し、しかる後一定のレベルに保たれた
後に再び零になる。この電流制御は、第２のCPU22から
出力されるデイジタル信号で行われる。t3時点で所望消
去部分の消去終了したら、部分消去スイツチ23のオン操
作を解除する。この結果、再びt1〜t2期間と同一の状態
に戻る。
とが判明したら、部分消去スイツチ23をオン操作し、こ
の操作を継続させる。t1でプレイスイツチ24がオン操作
され、既に第２図（Ａ）の部分消去準備完了信号が発生
している期間中に部分消去スイツチ23をオン操作する
と、第１のCPU21は、第２図（Ｂ）に示す部分消去指令
を出力ライン30に送出す。第２のCPU22は、部分消去指
令（第２の指令）に応答して出力ライン41にデイジタル
信号を出力する。このデイジタル信号の出力は、第４の
スイツチ33を介して入力するクロツク信号に同期して行
われるために、ゆつくりと変化する。デイジタル信号の
レベルは零から徐々に高くなるので、D/A変換器42の出
力も第３図に示す如く時間と共に徐々に高くなる。D/A
変換器42の出力がローパスフイルタ43を介して電圧制御
増幅器19に加えられると、この出力電圧が得られるよう
になり、消去ヘツド７に第２図（Ｆ）に示す消去電流が
流れる。消去電流は第２図（Ｆ）に示す如く一定のレベ
ルまで徐々に増大し、しかる後一定のレベルに保たれた
後に再び零になる。この電流制御は、第２のCPU22から
出力されるデイジタル信号で行われる。t3時点で所望消
去部分の消去終了したら、部分消去スイツチ23のオン操
作を解除する。この結果、再びt1〜t2期間と同一の状態
に戻る。
更に、部分消去したい部分がある場合には、t4〜t5期間
で再び部分消去スイツチ23をオン操作する。これによ
り、t2〜t3期間と同一な消去動作が生じる。
で再び部分消去スイツチ23をオン操作する。これによ
り、t2〜t3期間と同一な消去動作が生じる。
全部の部分消去が終了したら、t6時点で停止スイツチ25
をオン操作する。これにより、第１のCPU21がリセツト
され、初期状態に戻る。
をオン操作する。これにより、第１のCPU21がリセツト
され、初期状態に戻る。
通常テープ速度で記録、再生、消去を行う場合には、ス
イツチ33を接点ｇに投入し、スイツチ34を接点ｉに投入
する。例えば、分周出力端子ａの2.4kHzが選択された時
には、テープ１は76cm/sで走行する。
イツチ33を接点ｇに投入し、スイツチ34を接点ｉに投入
する。例えば、分周出力端子ａの2.4kHzが選択された時
には、テープ１は76cm/sで走行する。
このテープレコーダには次の利点がある。
（１） 部分消去スイツチ23をオン操作するのみで、消
去電流が予め決められた波形で立上るので、理想的な消
去状態を容易に得ることができる。
去電流が予め決められた波形で立上るので、理想的な消
去状態を容易に得ることができる。
（２） テープ１をキヤプスタン５の駆動で低速走行さ
せた状態で消去を行うので、バラツキのない良好な消去
が可能になる。
せた状態で消去を行うので、バラツキのない良好な消去
が可能になる。
（３） 第１のスイツチ36と第２のスイツチ37とを連動
させ、且つ第３のスイツチ38と第４のスイツチ39とを連
動させるので、テープ走行速度と第２のCPU22のクロツ
クとの比を、通常速度における記録時のクロツクとテー
プ速度との比に等しくすることができ、部分消去時に通
常速度での消去状態と同一の消去状態を得ることができ
る。
させ、且つ第３のスイツチ38と第４のスイツチ39とを連
動させるので、テープ走行速度と第２のCPU22のクロツ
クとの比を、通常速度における記録時のクロツクとテー
プ速度との比に等しくすることができ、部分消去時に通
常速度での消去状態と同一の消去状態を得ることができ
る。
（４） テープ走行中に部分消去スイツチ23のオン操作
を解除して消去を中断しても、再び部分消去スイツチ23
をオン操作すれば、消去を開始することができる。
を解除して消去を中断しても、再び部分消去スイツチ23
をオン操作すれば、消去を開始することができる。
（５） 第２のCPU22からデイジタル信号をアナログの
所望波形が得られるように送出し、消去電流の立上り、
立下りを制御しているので、消去の開始及び終了点の状
態が良くなる。
所望波形が得られるように送出し、消去電流の立上り、
立下りを制御しているので、消去の開始及び終了点の状
態が良くなる。
本発明は上述の実施例に限定されるものでなく、変形可
能なものである。例えば、第１のCPU21と第２のCPU22と
を一体にした構成にしてもよい。
能なものである。例えば、第１のCPU21と第２のCPU22と
を一体にした構成にしてもよい。
第１図は本発明の実施例に係わるテープレコーダを示す
ブロツク図、 第２図は第１図の各部の波形図、 第３図は第１図のD/A変換器の出力を示す波形図であ
る。 １……テープ、７……消去ヘツド、８……記録再生ヘツ
ド、13……キヤプスタンモータ制御駆動回路、17……消
去回路、23……部分消去スイツチ、24……プレイスイツ
チ、35……分周器。
ブロツク図、 第２図は第１図の各部の波形図、 第３図は第１図のD/A変換器の出力を示す波形図であ
る。 １……テープ、７……消去ヘツド、８……記録再生ヘツ
ド、13……キヤプスタンモータ制御駆動回路、17……消
去回路、23……部分消去スイツチ、24……プレイスイツ
チ、35……分周器。
Claims (1)
- 【請求項１】磁気テープを走行させるためのテープ走行
装置と、 前記磁気テープに対向配置される信号変換用磁気ヘッド
と、 前記磁気テープに対向配置される消去ヘッドと、 前記磁気テープを第１の走行速度及びこれよりも遅い第
２の走行速度で走行させるように前記テープ走行装置を
制御する走行制御回路と、 前記消去ヘッドに所定周波数の消去電流を供給するため
の発振器と、 前記発振器と前記消去ヘッドとの間に接続された可変利
得増幅器と、 前記第１の走行速度に対応して第１の周波数のクロック
信号を送出し、前記第２の走行速度に対応して前記第１
の周波数よりも低い第２の周波数のクロック信号を送出
するクロック信号手段と、 前記磁気テープの記録を部分的に消去する際に、消去電
流のレベルを一定レベルまで徐々に増大させるように決
定された消去電流レベル対応デイジタル信号を発生する
ものであり、前記クロック信号手段から送出されたクロ
ック信号の周波数に従う速度で前記デイジタル信号を出
力するデイジタル信号発生手段と、 前記デイジタル信号発生手段から出力されたデイジタル
信号をアナログ信号に変換し、このアナログ信号を前記
可変利得増幅器の制御端子に加えるデイジタル・アナロ
グ変換器と を備えたテープレコーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61274982A JPH0743809B2 (ja) | 1986-11-18 | 1986-11-18 | テ−プレコ−ダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61274982A JPH0743809B2 (ja) | 1986-11-18 | 1986-11-18 | テ−プレコ−ダ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63129503A JPS63129503A (ja) | 1988-06-01 |
| JPH0743809B2 true JPH0743809B2 (ja) | 1995-05-15 |
Family
ID=17549264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61274982A Expired - Lifetime JPH0743809B2 (ja) | 1986-11-18 | 1986-11-18 | テ−プレコ−ダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0743809B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5540565U (ja) * | 1978-09-08 | 1980-03-15 | ||
| JPS57133576A (en) * | 1981-02-09 | 1982-08-18 | Sony Corp | Stop erasing device for editing device |
-
1986
- 1986-11-18 JP JP61274982A patent/JPH0743809B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63129503A (ja) | 1988-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0743809B2 (ja) | テ−プレコ−ダ | |
| JPH01269203A (ja) | 高速消去装置 | |
| KR950034158A (ko) | 재생 장치 | |
| JPH0445135Y2 (ja) | ||
| JPS5919947Y2 (ja) | テ−プレコ−ダの一時停止回路 | |
| KR930004032Y1 (ko) | 비디오 테이프 레코더의 저속재생 제어회로 | |
| JPH026484Y2 (ja) | ||
| JPH05976Y2 (ja) | ||
| JPH0749662Y2 (ja) | テープレコーダ | |
| JPH0356937Y2 (ja) | ||
| JP2621258B2 (ja) | デジタルテープレコーダ | |
| JPH0234114B2 (ja) | ||
| KR910009428Y1 (ko) | 고속 서치 모드시 테이프 속도 제어회로 | |
| JPS62222456A (ja) | トラツキング制御装置 | |
| JPS634244Y2 (ja) | ||
| JP2936600B2 (ja) | 記録再生装置 | |
| JPH0373075B2 (ja) | ||
| KR910001306Y1 (ko) | 예약 녹화 기능을 이용한 자동 경보회로 | |
| JPS6319947Y2 (ja) | ||
| JPS6117204A (ja) | テ−プレコ−ダ | |
| GB1176890A (en) | Improvements in or relating to Electrical Control Systems | |
| JPH0770012B2 (ja) | テープレコーダ | |
| JPS62195705A (ja) | 磁気記録装置 | |
| JPH046652A (ja) | テープレコーダーのバックスペース回路 | |
| JPS58158066A (ja) | 磁気記録再生装置 |