JPH0743601B2 - 制御装置 - Google Patents
制御装置Info
- Publication number
- JPH0743601B2 JPH0743601B2 JP33588987A JP33588987A JPH0743601B2 JP H0743601 B2 JPH0743601 B2 JP H0743601B2 JP 33588987 A JP33588987 A JP 33588987A JP 33588987 A JP33588987 A JP 33588987A JP H0743601 B2 JPH0743601 B2 JP H0743601B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- reference value
- control
- output
- output value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Feedback Control In General (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、制御対象の出力値を制御基準値に制御しな
がら制限対象の出力値を上限基準値，下限基準値からな
る制限値内に制御する制御装置に関するものである。
がら制限対象の出力値を上限基準値，下限基準値からな
る制限値内に制御する制御装置に関するものである。
第５図は従来の制御装置を示すブロツク図であり、図に
おいて、１は後述する制御対象６の制御基準値Brefを設
定する制御基準値設定器、２は制御基準値Brefから制御
対象６の出力値Ｂを差し引く減算器、３は増幅器、４は
増幅器３の出力信号と増幅器８の出力信号とを加える加
算器、５は伝達関数ａの制限対象、６は伝達関数ｂの制
御対象、７は制限対象５の上限および下限リミツタを示
す。
おいて、１は後述する制御対象６の制御基準値Brefを設
定する制御基準値設定器、２は制御基準値Brefから制御
対象６の出力値Ｂを差し引く減算器、３は増幅器、４は
増幅器３の出力信号と増幅器８の出力信号とを加える加
算器、５は伝達関数ａの制限対象、６は伝達関数ｂの制
御対象、７は制限対象５の上限および下限リミツタを示
す。
次に、動作について説明する。
制御対象６の制御基準値Brefを制御基準値設定器１に設
定し、制御対象６の出力値Ｂを制御するとともに、制限
対象５の出力値Ａを上限基準値Amaxと下限基準値Aminと
の範囲内、すなわち制限値内に制御する場合、上限およ
び下限リミツタ７は出力値Ａが上限基準値Amaxを上回る
と負信号を出力し、出力値Ａが下限基準値Aminを下回る
と正信号を出力する。そして、所定の制限効果が得られ
るように上限および下限リミツタ７の出力信号を増幅器
８によつて増幅する。
定し、制御対象６の出力値Ｂを制御するとともに、制限
対象５の出力値Ａを上限基準値Amaxと下限基準値Aminと
の範囲内、すなわち制限値内に制御する場合、上限およ
び下限リミツタ７は出力値Ａが上限基準値Amaxを上回る
と負信号を出力し、出力値Ａが下限基準値Aminを下回る
と正信号を出力する。そして、所定の制限効果が得られ
るように上限および下限リミツタ７の出力信号を増幅器
８によつて増幅する。
次に、増幅器3,8の出力信号を加算器４で加算し、その
出力信号によつて制限対象５の出力値Ａを制限値内に制
御するとともに、制御対象６を制御基準値Brefに制御す
る。
出力信号によつて制限対象５の出力値Ａを制限値内に制
御するとともに、制御対象６を制御基準値Brefに制御す
る。
従来の制御装置は以上のように構成されているので、制
限対象５の出力値Ａが制限値外となつた場合でも制御対
象６の出力値Ｂとの加算値によつて制御するため、制御
対象６の安定を図りつつ、制限対象５を制限値内に維持
するように増幅器７の伝達関数を決定するのが難しいと
いう問題点があつた。
限対象５の出力値Ａが制限値外となつた場合でも制御対
象６の出力値Ｂとの加算値によつて制御するため、制御
対象６の安定を図りつつ、制限対象５を制限値内に維持
するように増幅器７の伝達関数を決定するのが難しいと
いう問題点があつた。
この発明は、上記のような問題点を解消するためになさ
れたもので、制限対象の出力値を制限値内に維持しつ
つ、制御対象を安定に制御できる制御装置を得ることを
目的とする。
れたもので、制限対象の出力値を制限値内に維持しつ
つ、制御対象を安定に制御できる制御装置を得ることを
目的とする。
この発明に係る制御装置は、制限対象の出力値と制限値
とを第１の比較回路で比較し、その第１の比較回路の出
力信号によつて制限対象の出力値がその制限対象の上限
基準値よりも大きい信号が出力されている時には第２の
比較回路で比較し、制限対象の下限基準値よりも小さい
信号が出力されている時には第３の比較回路で比較する
とともに、第1,第２及び第３の比較回路の出力信号によ
つて制御基準値一定制御回路選択器または制限基準値一
定制御回路選択器を選択する構成としたものである。
とを第１の比較回路で比較し、その第１の比較回路の出
力信号によつて制限対象の出力値がその制限対象の上限
基準値よりも大きい信号が出力されている時には第２の
比較回路で比較し、制限対象の下限基準値よりも小さい
信号が出力されている時には第３の比較回路で比較する
とともに、第1,第２及び第３の比較回路の出力信号によ
つて制御基準値一定制御回路選択器または制限基準値一
定制御回路選択器を選択する構成としたものである。
この発明における制御装置は、制御基準値一定制御回路
選択器が選択されると、制御対象の出力値を制御基準値
にする制御基準値一定制御が行われ、制限基準値一定制
御回路選択器が選択されると、制限対象の出力値を制限
値内にする制限基準値一定制御が行われる。
選択器が選択されると、制御対象の出力値を制御基準値
にする制御基準値一定制御が行われ、制限基準値一定制
御回路選択器が選択されると、制限対象の出力値を制限
値内にする制限基準値一定制御が行われる。
以下、この発明の一実施例を図について説明する。
第１図において、第５図と同一部分には同一符号が付し
てあり、９は後述する制御基準値一定制御回路選択器の
選択と連動してオンとなるスイツチ、10は制限対象５の
上限基準値Amaxおよび下限基準値Aminを設定する制限基
準値設定器を示し、制限基準値Arefとして上限基準値Am
axまたは下限基準値Aminを出力するものである。11は制
限基準値Arefから制限対象５の出力値Ａを差し引く減算
器、12は後述する制限値一定制御回路選択器の選択と連
動してオンとなるスイツチを示す。なお、制御基準値設
定器1,減算器２および増幅器３により制御基準値一定制
御回路を構成し、制限基準値設定器10,減算器11および
増幅器８により制限基準値一定制御回路を構成する。
てあり、９は後述する制御基準値一定制御回路選択器の
選択と連動してオンとなるスイツチ、10は制限対象５の
上限基準値Amaxおよび下限基準値Aminを設定する制限基
準値設定器を示し、制限基準値Arefとして上限基準値Am
axまたは下限基準値Aminを出力するものである。11は制
限基準値Arefから制限対象５の出力値Ａを差し引く減算
器、12は後述する制限値一定制御回路選択器の選択と連
動してオンとなるスイツチを示す。なお、制御基準値設
定器1,減算器２および増幅器３により制御基準値一定制
御回路を構成し、制限基準値設定器10,減算器11および
増幅器８により制限基準値一定制御回路を構成する。
第２図は制御装置の制限回路を示す回路図であり、図に
おいて、21は第１の比較回路を示し、制限対象５（第１
図）の出力値Ａと上限基準値Amaxとを比較する比較器22
A,22Bと、出力値Ａと下限基準値Aminとを比較する比較
器23A,23Bとで構成されている。24A〜24FはOR回路、25
A,25Bは第2,第３の比較回路としての比較器を示し、比
較器25Aは出力値Ａが上限基準値Amaxを上回つたときに
制御対象６（第１図）の出力値Ｂと制御基準値Brefとを
比較し、比較器25Bは出力値Ｂが下限基準値Aminを下回
つたときに出力値Ｂと制御基準値Brefとを比較するもの
である。26Aは制限対象５の制御基準値Arefを上限基準
値Amaxに設定するための第１の設定器、26Bは制限対象
５の制限基準値Arefを下限基準値Aminに設定するための
第２の設定器、27は制御対象６を制御基準値Brefのみで
制御する制御基準値一定制御回路選択器、28は制限対象
５を制限基準値Arefのみで制御する制限基準値一定制御
回路選択器、29A〜29Dは第１〜第４の論理回路選択器を
示し、各比較器22A,22B,23A,23B,25A,25Bの出力信号が
同じ状態を維持している限りは同じ論理ルートを通るよ
うにするためのものである。
おいて、21は第１の比較回路を示し、制限対象５（第１
図）の出力値Ａと上限基準値Amaxとを比較する比較器22
A,22Bと、出力値Ａと下限基準値Aminとを比較する比較
器23A,23Bとで構成されている。24A〜24FはOR回路、25
A,25Bは第2,第３の比較回路としての比較器を示し、比
較器25Aは出力値Ａが上限基準値Amaxを上回つたときに
制御対象６（第１図）の出力値Ｂと制御基準値Brefとを
比較し、比較器25Bは出力値Ｂが下限基準値Aminを下回
つたときに出力値Ｂと制御基準値Brefとを比較するもの
である。26Aは制限対象５の制御基準値Arefを上限基準
値Amaxに設定するための第１の設定器、26Bは制限対象
５の制限基準値Arefを下限基準値Aminに設定するための
第２の設定器、27は制御対象６を制御基準値Brefのみで
制御する制御基準値一定制御回路選択器、28は制限対象
５を制限基準値Arefのみで制御する制限基準値一定制御
回路選択器、29A〜29Dは第１〜第４の論理回路選択器を
示し、各比較器22A,22B,23A,23B,25A,25Bの出力信号が
同じ状態を維持している限りは同じ論理ルートを通るよ
うにするためのものである。
上記した各比較器22A,22B,23A,23B,25Aおよび25Bは第３
図に示すように、比較入力信号X1,X2の大小関係によつ
て出力信号Y1,Y2を出力する。
図に示すように、比較入力信号X1,X2の大小関係によつ
て出力信号Y1,Y2を出力する。
次に、動作について説明する。
制限，制御動作が開始されると、まず、第１の論理回路
選択器29Aが選択され、比較器22Aで制限対象５の出力値
Ａと上限基準値Amaxとを比較し、出力値Ａが上限基準値
Amaxを下回つていると、比較器23Aで出力値Ａと下限基
準値Aminとを比較する。その結果、出力値Ａが下限基準
値Aminを上回つていると、制御基準値一定制御回路選択
器27が選択されてスイツチ９がオンとなり、出力値Ｂが
制御基準値Brefとなるように制御基準値一定制御が行わ
れる。これと同時に、第１の論理回路選択器29Aが選択
され、比較器22A,23Aでの出力値A,上限基準値Amaxおよ
び下限基準値Aminの大小関係に変化がなければ、両選択
器27,29Aの選択が継続される。
選択器29Aが選択され、比較器22Aで制限対象５の出力値
Ａと上限基準値Amaxとを比較し、出力値Ａが上限基準値
Amaxを下回つていると、比較器23Aで出力値Ａと下限基
準値Aminとを比較する。その結果、出力値Ａが下限基準
値Aminを上回つていると、制御基準値一定制御回路選択
器27が選択されてスイツチ９がオンとなり、出力値Ｂが
制御基準値Brefとなるように制御基準値一定制御が行わ
れる。これと同時に、第１の論理回路選択器29Aが選択
され、比較器22A,23Aでの出力値A,上限基準値Amaxおよ
び下限基準値Aminの大小関係に変化がなければ、両選択
器27,29Aの選択が継続される。
次に、比較器22Aで出力値Ａと上限基準値Amaxとを比較
して出力値Ａが上限基準値Amaxを上回つていると、比較
器25Aで制限対象６の出力値Ｂと制御基準値Brefとを比
較する。その結果、出力値Ｂが制御基準値Brefを下回つ
ていると、制限対象５の制限基準値Arefとして上限基準
値Amaxを設定し、制限基準値一定制御回路選択器28が選
択されてスイツチ12がオンとなり、出力値Ａが制限基準
値Aref、つまり上限基準値Amaxを下回るように制限基準
値一定制御が行われる。これと同時に、第４の論理回路
選択器29Dが選択され、比較器24Aでの出力値Ｂと制御基
準値Brefの大小関係に変化がなければ、両選択器28,29D
の選択が継続される。同様にして両選択器27,29Bまたは
28,29Cが選択され、制御基準値または制限基準値一定制
御が行われる。
して出力値Ａが上限基準値Amaxを上回つていると、比較
器25Aで制限対象６の出力値Ｂと制御基準値Brefとを比
較する。その結果、出力値Ｂが制御基準値Brefを下回つ
ていると、制限対象５の制限基準値Arefとして上限基準
値Amaxを設定し、制限基準値一定制御回路選択器28が選
択されてスイツチ12がオンとなり、出力値Ａが制限基準
値Aref、つまり上限基準値Amaxを下回るように制限基準
値一定制御が行われる。これと同時に、第４の論理回路
選択器29Dが選択され、比較器24Aでの出力値Ｂと制御基
準値Brefの大小関係に変化がなければ、両選択器28,29D
の選択が継続される。同様にして両選択器27,29Bまたは
28,29Cが選択され、制御基準値または制限基準値一定制
御が行われる。
このような制御を第４図のフローチヤートに示す。
以上のように、出力値A,上限基準値Amaxおよび下限基準
値Amin、または出力値B,制御基準値Brefの大小関係によ
り、第１〜第４の論理回路選択器29A〜29Dの選択を変更
しながら制御基準値または制限基準値一定制御を行うの
で、制限対象５の出力値Ａを制限値内に維持しつつ、制
御対象６の出力値Ｂを安定して制御基準値Brefに制御す
ることが容易に、かつ、早くできる。
値Amin、または出力値B,制御基準値Brefの大小関係によ
り、第１〜第４の論理回路選択器29A〜29Dの選択を変更
しながら制御基準値または制限基準値一定制御を行うの
で、制限対象５の出力値Ａを制限値内に維持しつつ、制
御対象６の出力値Ｂを安定して制御基準値Brefに制御す
ることが容易に、かつ、早くできる。
なお、上記実施例では制限基準値Arefを上限基準値Amax
または下限基準値Aminとして説明したが、出力値Ａの検
出誤差および制限誤差を考慮した補正値としてもよい。
または下限基準値Aminとして説明したが、出力値Ａの検
出誤差および制限誤差を考慮した補正値としてもよい。
以上のように、この発明によれば、第1,第２および第３
の比較回路の出力信号によつて制御基準値一定制御回路
選択器または制限基準値一定制御回路選択器を選択する
構成としたので、制限対象の出力値を制限値内に維持し
つつ、制御対象の出力値を安定して制御基準値に制御す
ることが容易に、かつ、早くできるという効果がある。
の比較回路の出力信号によつて制御基準値一定制御回路
選択器または制限基準値一定制御回路選択器を選択する
構成としたので、制限対象の出力値を制限値内に維持し
つつ、制御対象の出力値を安定して制御基準値に制御す
ることが容易に、かつ、早くできるという効果がある。
第１図はこの発明の一実施例による制御装置を示すブロ
ツク図、第２図はこの発明の一実施例による制御装置の
制限回路を示す回路図、第３図は比較器の入力信号と出
力信号との関係を示す説明図、第４図は動作を示すフロ
ーチヤート、第５図は従来の制御装置を示すブロツク図
である。 １は制御基準値設定器、５は制限対象、６は制御対象、
9,12はスイツチ、10は制限基準値設定器、21は第１の比
較器、25A,25Bは比較器、27は制御基準値一定制御回路
選択器、28は制限基準値一定制御回路選択器を示す。 図中、同一符号は同一、または相当部分を示す。
ツク図、第２図はこの発明の一実施例による制御装置の
制限回路を示す回路図、第３図は比較器の入力信号と出
力信号との関係を示す説明図、第４図は動作を示すフロ
ーチヤート、第５図は従来の制御装置を示すブロツク図
である。 １は制御基準値設定器、５は制限対象、６は制御対象、
9,12はスイツチ、10は制限基準値設定器、21は第１の比
較器、25A,25Bは比較器、27は制御基準値一定制御回路
選択器、28は制限基準値一定制御回路選択器を示す。 図中、同一符号は同一、または相当部分を示す。
Claims (1)
- 【請求項１】制限対象の出力値と上限基準値，下限基準
値からなる制限値とを比較し、前記出力値が前記制限値
内にあることを示す第１の信号、前記出力が前記上限基
準値よりも大きいことを示す第２の信号、または前記出
力値が前記下限基準値よりも小さいことを示す第３の信
号を出力する第１の比較回路と、前記制限対象の出力値
がその制限対象の上限基準値よりも大きいことを示す前
記第２の信号が出力されている時に、制限対象の出力値
と制御基準値とを比較し、前記制御対象の出力値が前記
制御基準値よりも大きいことを示す第４の信号、または
前記制御対象の出力値が前記制御基準値よりも小さいこ
とを示す第５の信号を出力する第２の比較回路と、前記
制限対象の出力値がその制限対象の下限基準値よりも小
さいことを示す前記第３の信号が出力されている時に、
前記制御対象の出力値と前記制御基準値とを比較し、前
記制御対象の出力値が前記制御基準値よりも大きいこと
を示す第６の信号、または、前記制御対象の出力値が前
記制御基準値よりも小さいことを示す第７の信号を出力
する第３の比較回路と、前記第1,第４または第７の信号
に応じて前記制御対象の出力値を前記制御基準値にする
制御基準値一定制御回路を選択する制御基準値一定制御
回路選択器と、前記第５または第６の信号に応じて前記
制限対象の出力値を前記制限値内にする制限基準値一定
制御回路を選択する制限基準値一定制御回路選択器とを
備えた制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33588987A JPH0743601B2 (ja) | 1987-12-29 | 1987-12-29 | 制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33588987A JPH0743601B2 (ja) | 1987-12-29 | 1987-12-29 | 制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01175604A JPH01175604A (ja) | 1989-07-12 |
| JPH0743601B2 true JPH0743601B2 (ja) | 1995-05-15 |
Family
ID=18293506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33588987A Expired - Lifetime JPH0743601B2 (ja) | 1987-12-29 | 1987-12-29 | 制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0743601B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5388604B2 (ja) * | 2009-01-29 | 2014-01-15 | 三菱電機株式会社 | モータ駆動制御装置 |
| JP5388605B2 (ja) * | 2009-01-29 | 2014-01-15 | 三菱電機株式会社 | モータ同期制御装置 |
| JP5143217B2 (ja) * | 2010-12-03 | 2013-02-13 | 三菱電機株式会社 | 制御装置 |
-
1987
- 1987-12-29 JP JP33588987A patent/JPH0743601B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01175604A (ja) | 1989-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0743601B2 (ja) | 制御装置 | |
| JPH0895577A (ja) | 騒音制御装置 | |
| JPH0724001B2 (ja) | デジタル制御回路 | |
| JP3395190B2 (ja) | 電子機器 | |
| JP2770561B2 (ja) | ミュート回路 | |
| JPH0793579B2 (ja) | Ｄ／ａ変換装置 | |
| JP2545361Y2 (ja) | カセットデッキ | |
| US5724471A (en) | Automatic phase control method and apparatus employing a region determiner | |
| JPH09135134A (ja) | ゲイン設定方法 | |
| JP2000134637A (ja) | 信号処理回路 | |
| JPS63221715A (ja) | Ａ／ｄ変換装置 | |
| JP2949849B2 (ja) | デジタル調節計 | |
| JPH04205608A (ja) | 静止形無効電力補償装置の制御方法 | |
| JPH0824375B2 (ja) | 白バランス補正回路 | |
| JPH0434314A (ja) | 誤差検出回路 | |
| JPH03135191A (ja) | 自動色信号制御装置 | |
| JPH0766282B2 (ja) | 制御装置 | |
| JPH04215104A (ja) | フィードバック制御装置 | |
| JPS60253937A (ja) | カラ−カメラ | |
| JPH01250127A (ja) | データ入力方法 | |
| JPH0199377A (ja) | 輪郭補正装置 | |
| JPS59153002A (ja) | ボイラの主蒸気圧力制御装置 | |
| JP2001077644A (ja) | 増幅率制御装置 | |
| JPH07143599A (ja) | 音像移動装置 | |
| JPH03101509A (ja) | パワーアンプ出力信号制御回路 |