JPH0740580B2 - 半導体素子の選別用基板および半導体素子の選別方法 - Google Patents
半導体素子の選別用基板および半導体素子の選別方法Info
- Publication number
- JPH0740580B2 JPH0740580B2 JP60288786A JP28878685A JPH0740580B2 JP H0740580 B2 JPH0740580 B2 JP H0740580B2 JP 60288786 A JP60288786 A JP 60288786A JP 28878685 A JP28878685 A JP 28878685A JP H0740580 B2 JPH0740580 B2 JP H0740580B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- selection
- pad
- substrate
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子の選別用基板および半導体素子の選
別方法に関し、特に、電極端子数や消費電力の増加した
半導体素子に対しても電気選別、バイアス試験等の選別
が適格に行えるようにした半導体素子の選別用基板およ
び半導体素子の選別方法に関する。
別方法に関し、特に、電極端子数や消費電力の増加した
半導体素子に対しても電気選別、バイアス試験等の選別
が適格に行えるようにした半導体素子の選別用基板およ
び半導体素子の選別方法に関する。
従来の半導体素子の選別方法として、例えば、第８図に
示すものがある。この選別方法はフィルムキャリヤテー
プのリードに半導体素子の電極端子を接続して電気選
別、バイアス試験等の選別を行うもので、フィルムキャ
リヤテープ5Aはスプロケットホール（搬送及び位置決め
に用いる穴）１、デバイスホール（半導体素子７が入る
開口部）２、金属箔を接着してエッチング等によって所
望の形状にされたリード３、選別用のパッド４、および
パッド４に接続されて各パッド４を集中部10に接続する
メッキ配線９を有し、ポリイミド等の絶縁フィルムより
構成されている。このフィルムキャリヤテープ5Aのリー
ド３に半導体素子７の電極端子上に設けられた金属突起
物６が接続されている。フィルムキャリヤテープ5Aのリ
ード３と半導体素子７の金属突起物６のボンディングは
熱圧着方又は共晶法等により行われる。
示すものがある。この選別方法はフィルムキャリヤテー
プのリードに半導体素子の電極端子を接続して電気選
別、バイアス試験等の選別を行うもので、フィルムキャ
リヤテープ5Aはスプロケットホール（搬送及び位置決め
に用いる穴）１、デバイスホール（半導体素子７が入る
開口部）２、金属箔を接着してエッチング等によって所
望の形状にされたリード３、選別用のパッド４、および
パッド４に接続されて各パッド４を集中部10に接続する
メッキ配線９を有し、ポリイミド等の絶縁フィルムより
構成されている。このフィルムキャリヤテープ5Aのリー
ド３に半導体素子７の電極端子上に設けられた金属突起
物６が接続されている。フィルムキャリヤテープ5Aのリ
ード３と半導体素子７の金属突起物６のボンディングは
熱圧着方又は共晶法等により行われる。
以上の構成において、集中部10を切断除去した後、パッ
ド４上に接触子を接触させて電気選別やバイアス試験等
の選別を実施する。選別後、リード３を所望の長さに切
断して半導体素子７をフィルムキャリヤテープ5Aから切
り離し、ついで、例えば、第９図に示すように、半導体
素子７にボンディングされているリード３をプリント基
板８等にボンディングするか、または外部導出用リード
を有するリードフレーム（図示せず）にボンディング
し、エポキシ樹脂等で封止することにより半導体装置が
完成する。
ド４上に接触子を接触させて電気選別やバイアス試験等
の選別を実施する。選別後、リード３を所望の長さに切
断して半導体素子７をフィルムキャリヤテープ5Aから切
り離し、ついで、例えば、第９図に示すように、半導体
素子７にボンディングされているリード３をプリント基
板８等にボンディングするか、または外部導出用リード
を有するリードフレーム（図示せず）にボンディング
し、エポキシ樹脂等で封止することにより半導体装置が
完成する。
なお、フィルムキャリヤテープ5Aのリード３とパッド４
には、ボンディング性向上や接触子接触時の接触抵抗低
減のため金、錫等のメッキを通常施すが、これらメッキ
を所望の厚さにするために電解メッキで実施する場合、
フィルムキャリヤテープ5Aのすべてのリード３とパッド
４とを電気的に接続させておく必要がある。集中部10が
この機能を果しているが、この状態では、選別の実施が
不可能となるため、電解メッキを実施後、前述したよう
に、メッキ配線９の集中部10を切断除去して各メッキ配
線９を分離し、各リード３及びパッド４を電気的に絶縁
させて選別を可能としていた。
には、ボンディング性向上や接触子接触時の接触抵抗低
減のため金、錫等のメッキを通常施すが、これらメッキ
を所望の厚さにするために電解メッキで実施する場合、
フィルムキャリヤテープ5Aのすべてのリード３とパッド
４とを電気的に接続させておく必要がある。集中部10が
この機能を果しているが、この状態では、選別の実施が
不可能となるため、電解メッキを実施後、前述したよう
に、メッキ配線９の集中部10を切断除去して各メッキ配
線９を分離し、各リード３及びパッド４を電気的に絶縁
させて選別を可能としていた。
上記のようなフィルムキャリヤテープを使用する半導体
素子の選別方法および半導体装置の製造方法によれば、
ボンディングがリード数と無関係に一度で可能であるた
めスピードが速く、ボンディング等の組立と電気選別作
業の自動化がはかれるため、量産性に優れている。
素子の選別方法および半導体装置の製造方法によれば、
ボンディングがリード数と無関係に一度で可能であるた
めスピードが速く、ボンディング等の組立と電気選別作
業の自動化がはかれるため、量産性に優れている。
しかし、従来のフィルムキャリヤテープを使用した半導
体の選別方法にあっては、フィルムキャリヤテープの外
形が映画用の35mmフィルムと一致した幅を有するため、
最近のICチップの能力増加にともなう電極端子数や消費
電力の増加により種々の不具合が生じている。
体の選別方法にあっては、フィルムキャリヤテープの外
形が映画用の35mmフィルムと一致した幅を有するため、
最近のICチップの能力増加にともなう電極端子数や消費
電力の増加により種々の不具合が生じている。
即ち、電極端子数の増加に応じてパッド４が増加するた
め、35mm幅のフィルムキャリヤテープ内に収めるために
はパッド４の面積を小さくする必要がある。しかし、こ
の結果、接触子のパッドに対する接触精度を高くせねば
ならない。特に、バイアス試験は長時間の試験のため、
多数の半導体素子をフィルムキャリヤテープに接続した
状態で同時に実施する必要があるが、高温下の試験のた
めフィルムキャリヤテープが熱によって伸びると、特に
フィルムキャリヤテープの端のものについて、接触子が
パッドからはずれ、さらに隣のパッドとショートすると
いう問題があった。これを防ぐためには、バイアス試験
を少数の半導体素子毎に実施するか、バイアス試験用の
パッド面積のみを大きくする方法があるが、前者の場合
は生産性が著しく低下し、後者の場合はパッド数を増加
できないという不具合が発生する。
め、35mm幅のフィルムキャリヤテープ内に収めるために
はパッド４の面積を小さくする必要がある。しかし、こ
の結果、接触子のパッドに対する接触精度を高くせねば
ならない。特に、バイアス試験は長時間の試験のため、
多数の半導体素子をフィルムキャリヤテープに接続した
状態で同時に実施する必要があるが、高温下の試験のた
めフィルムキャリヤテープが熱によって伸びると、特に
フィルムキャリヤテープの端のものについて、接触子が
パッドからはずれ、さらに隣のパッドとショートすると
いう問題があった。これを防ぐためには、バイアス試験
を少数の半導体素子毎に実施するか、バイアス試験用の
パッド面積のみを大きくする方法があるが、前者の場合
は生産性が著しく低下し、後者の場合はパッド数を増加
できないという不具合が発生する。
また、消費電力の増加に応じて電気選別やバイアス試験
におけるICチップの放熱を考慮しなければならないが、
必要な放熱を実施するための放熱板や放熱フィンをフィ
ルムキャリヤテープにボンディングされている多数のIC
チップに施すことは極めて困難であった。
におけるICチップの放熱を考慮しなければならないが、
必要な放熱を実施するための放熱板や放熱フィンをフィ
ルムキャリヤテープにボンディングされている多数のIC
チップに施すことは極めて困難であった。
本発明は上記に鑑みてなされたものであり、複数の電極
端子にそれぞれ所定の長さのリードをボンディングされ
た半導体素子の電気選別、バイアス試験等の選別を行う
選別用基板であって、所定の位置に前記半導体素子が位
置する前記半導体素子より大きいデバイスホールを有し
た基板部材と、該基板部材上に形成され、前記デバイス
ホールの周縁に位置して前記リードがボンディングされ
るリードボンディング用パッドと、前記基板部材上に形
成され、該リードボンディング用パッドと接続されて電
気選別、バイアス試験等の接触素と接触する選別用パッ
ドとを有することを特徴とする半導体素子の選別用基板
を提供するものである。
端子にそれぞれ所定の長さのリードをボンディングされ
た半導体素子の電気選別、バイアス試験等の選別を行う
選別用基板であって、所定の位置に前記半導体素子が位
置する前記半導体素子より大きいデバイスホールを有し
た基板部材と、該基板部材上に形成され、前記デバイス
ホールの周縁に位置して前記リードがボンディングされ
るリードボンディング用パッドと、前記基板部材上に形
成され、該リードボンディング用パッドと接続されて電
気選別、バイアス試験等の接触素と接触する選別用パッ
ドとを有することを特徴とする半導体素子の選別用基板
を提供するものである。
また、複数の電極端子にそれぞれ所定の長さのリードを
ボンディングされた半導体素子の電気選別、バイアス試
験等の選別を行う半導体素子の選別方法において、前記
半導体素子をフィルムキャリヤテープのデバイスホール
に位置させて前記電極端子を前記フィルムキャリヤテー
プ上に形成されたリードにそれぞれボンディングする段
階と、前記電極端子にボンディングされた前記リードを
所定の長さに切断して前記半導体素子を前記フィルムキ
ャリヤテープから切り離す段階と、前記半導体素子を選
別用基板のデバイスホールに位置させて前記所定の長さ
の前記リードを前記デバイスホールの周縁に形成され、
かつ選別用パッドに接続されたリードボンディング用パ
ッドにボンディングする段階と、前記選別用パッドに接
触子を接触させて電気選別、バイアス試験等の選別を行
う段階と、前記リードを所定の長さに切断して前記選別
用基板から切り離す段階を有することを特徴とする半導
体素子の選別方法をも提供するものである。
ボンディングされた半導体素子の電気選別、バイアス試
験等の選別を行う半導体素子の選別方法において、前記
半導体素子をフィルムキャリヤテープのデバイスホール
に位置させて前記電極端子を前記フィルムキャリヤテー
プ上に形成されたリードにそれぞれボンディングする段
階と、前記電極端子にボンディングされた前記リードを
所定の長さに切断して前記半導体素子を前記フィルムキ
ャリヤテープから切り離す段階と、前記半導体素子を選
別用基板のデバイスホールに位置させて前記所定の長さ
の前記リードを前記デバイスホールの周縁に形成され、
かつ選別用パッドに接続されたリードボンディング用パ
ッドにボンディングする段階と、前記選別用パッドに接
触子を接触させて電気選別、バイアス試験等の選別を行
う段階と、前記リードを所定の長さに切断して前記選別
用基板から切り離す段階を有することを特徴とする半導
体素子の選別方法をも提供するものである。
本発明の半導体素子の選別用基板およびその選別方法に
よれば、半導体素子に設けたリードがボンディングされ
る選別用基板を設け、かつ、この選別用基板を半導体素
子の電極端子数や消費電力に応じたサイズにすることに
よってパッドの面積やリード長等に対する寸法制限を無
くするものである。それによって、フィルムキャリヤテ
ープにパッドを形成する必要がなくなり、これらに起因
する諸問題を解決することができる。
よれば、半導体素子に設けたリードがボンディングされ
る選別用基板を設け、かつ、この選別用基板を半導体素
子の電極端子数や消費電力に応じたサイズにすることに
よってパッドの面積やリード長等に対する寸法制限を無
くするものである。それによって、フィルムキャリヤテ
ープにパッドを形成する必要がなくなり、これらに起因
する諸問題を解決することができる。
以下、本発明による半導体素子の選別用基板およびその
選別方法を詳細に説明する。
選別方法を詳細に説明する。
第１図（正面図）及び第２図（背面図）は本発明の選別
用基板100の一実施例を示し、中央部に半導体素子７が
入る空間としてのデバイスホール12及び搬送及び位置決
め用の孔13を有した基板部材11と、デバイスホール12内
にセットされる半導体素子７の複数の電極端子にそれぞ
れ設けられた金属突起物６の各々にボンディングされる
リード３の延長線上に位置し且つ端部がホール12の周縁
に接するようにして基板部材11上に形成されてリード３
がボンディングされるリードボンディング用パッド14
と、該リードボンディング用パッド14の延長端に形成さ
れ電気選別及びバイアス試験の際の端子となる選別用パ
ッド15と、配線長が大になって電気抵抗が増加するもの
に対して基板部材11の裏面に設けられる太い配線25（ス
ルーホール16により接続される）より構成される。
用基板100の一実施例を示し、中央部に半導体素子７が
入る空間としてのデバイスホール12及び搬送及び位置決
め用の孔13を有した基板部材11と、デバイスホール12内
にセットされる半導体素子７の複数の電極端子にそれぞ
れ設けられた金属突起物６の各々にボンディングされる
リード３の延長線上に位置し且つ端部がホール12の周縁
に接するようにして基板部材11上に形成されてリード３
がボンディングされるリードボンディング用パッド14
と、該リードボンディング用パッド14の延長端に形成さ
れ電気選別及びバイアス試験の際の端子となる選別用パ
ッド15と、配線長が大になって電気抵抗が増加するもの
に対して基板部材11の裏面に設けられる太い配線25（ス
ルーホール16により接続される）より構成される。
第３図は本発明において用いられるフィルムキャリヤテ
ープ5Bを示し、従来のフィルムキャリヤテープ5A（第８
図に図示）のものからパッド４および集中部10が除去さ
れた構成を有し、それに加えてリード支持用のテープフ
ィルム枠であるサスペンダー17が設けられている。
ープ5Bを示し、従来のフィルムキャリヤテープ5A（第８
図に図示）のものからパッド４および集中部10が除去さ
れた構成を有し、それに加えてリード支持用のテープフ
ィルム枠であるサスペンダー17が設けられている。
以上の構成において、半導体素子の選別方法および半導
体素子の製造方法について詳述する。
体素子の製造方法について詳述する。
先ず、第３図に示すように、フィルムキャリヤテープ5B
のリード３と半導体素子７の複数の電極端子にそれぞれ
設けられた金属突起物６を熱圧着法又は共晶法等により
ボンディングする。
のリード３と半導体素子７の複数の電極端子にそれぞれ
設けられた金属突起物６を熱圧着法又は共晶法等により
ボンディングする。
次に、第４図に示すように、フィルムキャリヤテープ5B
からデバイスホール２の縁の近傍で各リード３を所望の
長さに切断し、第４図に示すように、半導体素子７をフ
ィルムキャリヤテープ5Bから分離する（サスペンダー17
を有する）。ここで第１図に示す選別用基板100を準備
する。
からデバイスホール２の縁の近傍で各リード３を所望の
長さに切断し、第４図に示すように、半導体素子７をフ
ィルムキャリヤテープ5Bから分離する（サスペンダー17
を有する）。ここで第１図に示す選別用基板100を準備
する。
ついで、第５図に示すように、リードボンディング済み
の半導体素子のリード３と、選別用基板100のリードボ
ンディング用パッド14とを熱圧着法、共晶法または半田
等のろう材を用いてボンディングし、選別用基板100上
に形成さた選別用パッド15に選別装置（図示せず）の接
触子を接触させて電気選別及びバイアス試験等の選別を
実施する。
の半導体素子のリード３と、選別用基板100のリードボ
ンディング用パッド14とを熱圧着法、共晶法または半田
等のろう材を用いてボンディングし、選別用基板100上
に形成さた選別用パッド15に選別装置（図示せず）の接
触子を接触させて電気選別及びバイアス試験等の選別を
実施する。
ここで、フィルムキャリヤテープ5Bについては、電気選
別及びバイアス試験用のパッドや、メッキ用配線を一個
所に集中させる集中部が無く、また、メッキ後に集中部
を除去して全リードを絶縁させる必要も無く、リード３
のみを形成すれば良いため、35mm幅の標準外形のフィル
ムキャリヤテープに電極端子数に応じた多数のリードを
形成することができる。なお、フィルムキャリヤテープ
5Bのデバイスホール２内のリード３が長くなる場合は、
リード支持用のテープフィルム枠であるサスペンダーを
設けても良い。サスペンダーは、第６図に示すように、
選別用基板100にボンディングするリード部19と実装時
にボンディングするリード部20がその開孔部に位置する
ように形成されていて第１のサスペンダー17と第２のサ
スペンダー18を有しているが、リードの長さに応じてい
ずれか一方のみ設けるようにしても良い。例えば、第３
図においては、第１のサスペンダー17のみを設けてい
る。また、第６図に示すように、第１のサスペンダー17
上でリード部19を広げて選別用基板100にボンディング
するリードピッチを大にすれば、選別用基板100へのボ
ンディング精度が向上する。
別及びバイアス試験用のパッドや、メッキ用配線を一個
所に集中させる集中部が無く、また、メッキ後に集中部
を除去して全リードを絶縁させる必要も無く、リード３
のみを形成すれば良いため、35mm幅の標準外形のフィル
ムキャリヤテープに電極端子数に応じた多数のリードを
形成することができる。なお、フィルムキャリヤテープ
5Bのデバイスホール２内のリード３が長くなる場合は、
リード支持用のテープフィルム枠であるサスペンダーを
設けても良い。サスペンダーは、第６図に示すように、
選別用基板100にボンディングするリード部19と実装時
にボンディングするリード部20がその開孔部に位置する
ように形成されていて第１のサスペンダー17と第２のサ
スペンダー18を有しているが、リードの長さに応じてい
ずれか一方のみ設けるようにしても良い。例えば、第３
図においては、第１のサスペンダー17のみを設けてい
る。また、第６図に示すように、第１のサスペンダー17
上でリード部19を広げて選別用基板100にボンディング
するリードピッチを大にすれば、選別用基板100へのボ
ンディング精度が向上する。
本発明によれば、選別用基板100は、外形の制限が無い
ので電気選別及びバイアス試験用のパッド面積を小さく
することなくパッド15を多数設けることができる。さら
に、半導体素子７の電極から電気選別及びバイアス試験
用のパッド15までの配線長が長くなり、配線の電気抵抗
の増加が電気選別及びバイアス試験に影響を与える恐れ
があるときは、第１図及び第２図に示すように、問題と
なる配線部についてスルホール16を通して基板部材11の
裏面に太い配線25を設ければ解決することができる。さ
らに、裏面の配線25を利用することにより、多数のパッ
ド15の設置及び配線の引き回しが容易となる。
ので電気選別及びバイアス試験用のパッド面積を小さく
することなくパッド15を多数設けることができる。さら
に、半導体素子７の電極から電気選別及びバイアス試験
用のパッド15までの配線長が長くなり、配線の電気抵抗
の増加が電気選別及びバイアス試験に影響を与える恐れ
があるときは、第１図及び第２図に示すように、問題と
なる配線部についてスルホール16を通して基板部材11の
裏面に太い配線25を設ければ解決することができる。さ
らに、裏面の配線25を利用することにより、多数のパッ
ド15の設置及び配線の引き回しが容易となる。
また、消費電力の増加による電気選別やバイアス試験に
おけるICチップの放熱については、選別用基板100の外
形を大きくとることにより、十分な大きさの放熱板や放
熱フィンを取り付けることが可能であり、さらに、基板
部材11を、例えば、セラミック板等の良熱伝導性材料で
構成することにより、基板部材11を放熱材として使用す
ることもできる。
おけるICチップの放熱については、選別用基板100の外
形を大きくとることにより、十分な大きさの放熱板や放
熱フィンを取り付けることが可能であり、さらに、基板
部材11を、例えば、セラミック板等の良熱伝導性材料で
構成することにより、基板部材11を放熱材として使用す
ることもできる。
なお、選別用基板100の外形はフィルムキャリヤテープ5
Bの外形と異なるため、電気選別及びバイアス試験を従
来の35mm幅のフィルムキャリヤテープ状態で実施するこ
とは不可能であるが、第１図及び第２図に示すような搬
送及び位置決め用の孔13を設けることにより自動化がは
かれ、量産性を損うことはない。
Bの外形と異なるため、電気選別及びバイアス試験を従
来の35mm幅のフィルムキャリヤテープ状態で実施するこ
とは不可能であるが、第１図及び第２図に示すような搬
送及び位置決め用の孔13を設けることにより自動化がは
かれ、量産性を損うことはない。
以上の選別の終了後、第７図に示すように、リード３を
切断して選別用基板100から分離し、例えば、第９図の
ように、プリント基板８上に半導体素子７のリード３を
ボンディングするか、または外部導出用リードを有する
リードフレーム（図示せず）にリード３をボンディング
してエポキシ樹脂等で封止することによって実装を行う
ことができる。
切断して選別用基板100から分離し、例えば、第９図の
ように、プリント基板８上に半導体素子７のリード３を
ボンディングするか、または外部導出用リードを有する
リードフレーム（図示せず）にリード３をボンディング
してエポキシ樹脂等で封止することによって実装を行う
ことができる。
なお、上記実施例のおいては、選別用基板100を個片の
状態で選別作業を実施したが、従来のフィルムキャリヤ
テープ5Aのように選別用基板100を長尺のテープ状態と
して実施することも可能である。
状態で選別作業を実施したが、従来のフィルムキャリヤ
テープ5Aのように選別用基板100を長尺のテープ状態と
して実施することも可能である。
また、フィルムキャリヤテープ5Bには電気選別用のパッ
ドを設けなかったが、フィルムキャリヤテープ5Bのエリ
アが許す限り特定の端子について電気選別用パッドを設
け、フィルムキャリヤテープの状態で特定の端子につい
ての選別を実施すれば、製造途中工程で不良品の除去が
可能となる。
ドを設けなかったが、フィルムキャリヤテープ5Bのエリ
アが許す限り特定の端子について電気選別用パッドを設
け、フィルムキャリヤテープの状態で特定の端子につい
ての選別を実施すれば、製造途中工程で不良品の除去が
可能となる。
以上説明した通り、本発明の半導体素子の選別用基板お
よびその選別方法によれば、電気選別及びバイアス試験
等の選別用パッドが形成された選別用基板を設け、該基
板の各パッドに半導体素子に接続されたリードを接続す
るようにしたため、電極端子数が増えてもパッドの増設
が容易となり、フィルムキャリヤ方式の利点を損うこと
無く電気選別およびバイアス試験等の選別を実施するこ
とができる。
よびその選別方法によれば、電気選別及びバイアス試験
等の選別用パッドが形成された選別用基板を設け、該基
板の各パッドに半導体素子に接続されたリードを接続す
るようにしたため、電極端子数が増えてもパッドの増設
が容易となり、フィルムキャリヤ方式の利点を損うこと
無く電気選別およびバイアス試験等の選別を実施するこ
とができる。
また、放熱板や放熱フィン等の取付けが容易になると共
に、リード配線の設計が容易になるため、電極端子数が
多く、消費電力の大きい半導体装置をフィルムキャリヤ
方式によって製造することができる。
に、リード配線の設計が容易になるため、電極端子数が
多く、消費電力の大きい半導体装置をフィルムキャリヤ
方式によって製造することができる。
第１図及び第２図は本発明の一実施例を示す正面図及び
背面図。第３図乃至第５図は本発明の選別工程の順序を
示す説明図。第６図はパッドの間隔が広い場合に適用さ
れるフィルムキャリヤテープの正面図。第７図は選別工
程の終了した半導体素子のリード切断処理後の状態を示
す正面図。第８図は従来の選別工程を示す説明図。第９
図はリードをボンディングされた半導体素子をプリント
基板へ実装した半導体素子の一例を示す断面図。 符号の説明 ３……リード、６……金属突起物 ７……半導体素子、11……基板部 12……基板デバイスホール 13……搬送及び位置決め用孔 14……リードボンディングパッド 15……パッド、16……スルーホール 17、18……サスペンダー 19、20……リード部、100……選別用基板
背面図。第３図乃至第５図は本発明の選別工程の順序を
示す説明図。第６図はパッドの間隔が広い場合に適用さ
れるフィルムキャリヤテープの正面図。第７図は選別工
程の終了した半導体素子のリード切断処理後の状態を示
す正面図。第８図は従来の選別工程を示す説明図。第９
図はリードをボンディングされた半導体素子をプリント
基板へ実装した半導体素子の一例を示す断面図。 符号の説明 ３……リード、６……金属突起物 ７……半導体素子、11……基板部 12……基板デバイスホール 13……搬送及び位置決め用孔 14……リードボンディングパッド 15……パッド、16……スルーホール 17、18……サスペンダー 19、20……リード部、100……選別用基板
Claims (2)
- 【請求項１】複数の電極端子にそれぞれ所定の長さのリ
ードをボンディングされた半導体素子の電気選別、バイ
アス試験等の選別を行う選別用基板であって、 所定の位置に前記半導体素子が位置する前記半導体素子
より大きいデバイスホールを有した基板部材と、該基板
部材上に形成され、前記デバイスホールの周縁に位置し
て前記リードがボンディングされるリードボンディング
用パッドと、前記基板部材上に形成され、該リードボン
ディング用パッドと接続されて電気選別、バイアス試験
等の接触子と接触する選別用パッドとを有することを特
徴とする半導体素子の選別用基板。 - 【請求項２】複数の電極端子にそれぞれ所定の長さのリ
ードをボンディングされた半導体素子の電気選別、バイ
アス試験等の選別を行う半導体素子の選別方法におい
て、 前記半導体素子をフィルムキャリアテープのデバイスホ
ールに位置させて前記電極端子を前記フィルムキャリア
テープ上に形成されたリードにそれぞれボンディングす
る段階と、 前記電極端子にボンディングされた前記リードを所定の
長さに切断して前記半導体素子を前記フィルムキャリア
テープから切り離す段階と、 前記半導体素子を選別用基板のデバイスホールに位置さ
せて前記所定の長さの前記リードを前記デバイスホール
の周縁に形成され、かつ選別用パッドに接続されたリー
ドボンディング用パッドにボンディングする段階と、 前記選別用パッドに接触子を接触させて電気選別、バイ
アス試験等の選別を行う段階と、 前記リードを所定の長さに切断して前記選別用基板から
切り離す段階を有することを特徴とする半導体素子の選
別方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60288786A JPH0740580B2 (ja) | 1985-12-20 | 1985-12-20 | 半導体素子の選別用基板および半導体素子の選別方法 |
| EP86111650A EP0213575B1 (en) | 1985-08-23 | 1986-08-22 | Method of manufacturing a semiconductor device employing a film carrier tape |
| DE8686111650T DE3686990T2 (de) | 1985-08-23 | 1986-08-22 | Verfahren zum herstellen einer halbleiteranordnung wobei ein filmtraegerband angewendet wird. |
| US06/899,896 US4763409A (en) | 1985-08-23 | 1986-08-25 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60288786A JPH0740580B2 (ja) | 1985-12-20 | 1985-12-20 | 半導体素子の選別用基板および半導体素子の選別方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62147741A JPS62147741A (ja) | 1987-07-01 |
| JPH0740580B2 true JPH0740580B2 (ja) | 1995-05-01 |
Family
ID=17734702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60288786A Expired - Lifetime JPH0740580B2 (ja) | 1985-08-23 | 1985-12-20 | 半導体素子の選別用基板および半導体素子の選別方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0740580B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07107911B2 (ja) * | 1988-02-26 | 1995-11-15 | 東京エレクトロン株式会社 | 半導体装置の検査方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS563669A (en) * | 1979-06-20 | 1981-01-14 | Fuji Denshi Kogyo Kk | Ion-treating method |
-
1985
- 1985-12-20 JP JP60288786A patent/JPH0740580B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62147741A (ja) | 1987-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0213575B1 (en) | Method of manufacturing a semiconductor device employing a film carrier tape | |
| US5942795A (en) | Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly | |
| EP0459493B1 (en) | A semiconductor device comprising a TAB tape and its manufacturing method | |
| US5357400A (en) | Tape automated bonding semiconductor device and production process thereof | |
| JPH0550134B2 (ja) | ||
| US20070126107A1 (en) | Multi-chip semiconductor connector assembly method | |
| EP1696484B1 (en) | Process for assembling a double-sided circuit component | |
| JPH11176885A (ja) | 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器 | |
| JPS6190453A (ja) | フイルムキャリヤーテープ | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0558657B2 (ja) | ||
| JPS6246537A (ja) | フィルムキャリヤ半導体装置の電気試験方法 | |
| JPH03195083A (ja) | 混成集積回路およびその製造方法 | |
| JPH0740580B2 (ja) | 半導体素子の選別用基板および半導体素子の選別方法 | |
| EP0170022B1 (en) | Semiconductor power device package for surface mounting | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| JP2500574B2 (ja) | フィルムキャリヤ―を用いた半導体装置の製造方法 | |
| JP3509532B2 (ja) | 半導体装置用基板、半導体装置及びその製造方法並びに電子機器 | |
| JPS63185035A (ja) | 半導体装置 | |
| US20020106912A1 (en) | Interconnect assembly for an electronic assembly and assembly method therefor | |
| JP2784209B2 (ja) | 半導体装置 | |
| JPH02252251A (ja) | フィルムキャリヤーテープ | |
| JPS5923432Y2 (ja) | 半導体装置 | |
| JPH0492460A (ja) | 半導体装置 |