JPS6246537A - フィルムキャリヤ半導体装置の電気試験方法 - Google Patents
フィルムキャリヤ半導体装置の電気試験方法Info
- Publication number
- JPS6246537A JPS6246537A JP18606185A JP18606185A JPS6246537A JP S6246537 A JPS6246537 A JP S6246537A JP 18606185 A JP18606185 A JP 18606185A JP 18606185 A JP18606185 A JP 18606185A JP S6246537 A JPS6246537 A JP S6246537A
- Authority
- JP
- Japan
- Prior art keywords
- film carrier
- leads
- substrate
- semiconductor element
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はフィルムキャリヤ半導体装置の製造方法に関し
、特に多数端子、高消費電力型半導体装置に好適な製造
方法に関する。
、特に多数端子、高消費電力型半導体装置に好適な製造
方法に関する。
従来、半導体装置の製造方法に於けるボンディング方法
としては、ワイヤボンディング法が最も一般的であるが
、この方法は半導体素子の電極と外部導出リードとをワ
イヤで１本ずつボンディングするため、作業性の点で満
足できないという問題がある。このため、このような問
題を解決する方法として、フィルムキャリヤ方式による
半導体装置の製造方法が提案されてきている。
としては、ワイヤボンディング法が最も一般的であるが
、この方法は半導体素子の電極と外部導出リードとをワ
イヤで１本ずつボンディングするため、作業性の点で満
足できないという問題がある。このため、このような問
題を解決する方法として、フィルムキャリヤ方式による
半導体装置の製造方法が提案されてきている。
この方法は、例えば第３図（Ａ）に示すように、搬送及
びその位置決めに使用するスプロケットホール３２と、
半導体素子１が入る開口部であるデバイスホール３３と
を有するポリイミド等の絶縁フィルム表面に、銅等の金
属箔を被着してこれをエツチング形成したり−ド３４及
び電気選別のためのテストパッド３５とを形成したフィ
ルムキャリヤテープ３１を用いている。そして、このフ
ィルムキャリヤテープ３１のリード３４に半導体素子１
の金属突起物（バンブ）２とを熱圧着法又は共晶法等に
よりボンディングする。その後、このフィルムキャリヤ
の状態でテストバッド３５上に検査装置の接触子（図示
せず）を接触させて電気選別やバイアス試験を実施し、
しかる上でリード３４を所望の長さに切断してフィルム
キャリヤテープ３１から分離させる。
びその位置決めに使用するスプロケットホール３２と、
半導体素子１が入る開口部であるデバイスホール３３と
を有するポリイミド等の絶縁フィルム表面に、銅等の金
属箔を被着してこれをエツチング形成したり−ド３４及
び電気選別のためのテストパッド３５とを形成したフィ
ルムキャリヤテープ３１を用いている。そして、このフ
ィルムキャリヤテープ３１のリード３４に半導体素子１
の金属突起物（バンブ）２とを熱圧着法又は共晶法等に
よりボンディングする。その後、このフィルムキャリヤ
の状態でテストバッド３５上に検査装置の接触子（図示
せず）を接触させて電気選別やバイアス試験を実施し、
しかる上でリード３４を所望の長さに切断してフィルム
キャリヤテープ３１から分離させる。
次いで、同図（Ｂ）のように、半導体素子ｌを固着剤４
を用いてプリント基板３にボンディングし、かつリード
３４をプリント基板３上の配線５にボンディングし、或
いは外部導出リードを有するリードフレームにリードを
ボンディングした後に、これらをエポキシ樹脂等で封止
することにより、フィルムキャリヤ半導体装置を完成す
る。
を用いてプリント基板３にボンディングし、かつリード
３４をプリント基板３上の配線５にボンディングし、或
いは外部導出リードを有するリードフレームにリードを
ボンディングした後に、これらをエポキシ樹脂等で封止
することにより、フィルムキャリヤ半導体装置を完成す
る。
この場合、前記フィルムキャリヤテープ３１のリード３
４及びテストパッド３５には、ボンディング性向上や接
触子の接触抵抗低減のために金や錫等のメッキを施して
いるが、このメッキに電解メッキ法を利用しているため
リード３４やテストパッド３５は電気的に接続した状態
に構成しておく必要がある。このため、前回（Ａ）のよ
うに、テストパッド３５の一部を延設してメッキ配線３
６を形成し、このメッキ配線３６を数箇所に設けた集中
部３７で相互に接続させた状態でメッキを行なっている
。しかる後このメッキ配線３６を切断除去して各リード
３４やテストパッド３５を電気的に分離させ、前述した
電気選別等を可能にしている。
４及びテストパッド３５には、ボンディング性向上や接
触子の接触抵抗低減のために金や錫等のメッキを施して
いるが、このメッキに電解メッキ法を利用しているため
リード３４やテストパッド３５は電気的に接続した状態
に構成しておく必要がある。このため、前回（Ａ）のよ
うに、テストパッド３５の一部を延設してメッキ配線３
６を形成し、このメッキ配線３６を数箇所に設けた集中
部３７で相互に接続させた状態でメッキを行なっている
。しかる後このメッキ配線３６を切断除去して各リード
３４やテストパッド３５を電気的に分離させ、前述した
電気選別等を可能にしている。
このフィルムキャリヤ方式ではリード数と無関係にボン
ディングを実施できるため、作業性の向上を図るととも
に、作業の自動化を図ることができる等の利点がある。
ディングを実施できるため、作業性の向上を図るととも
に、作業の自動化を図ることができる等の利点がある。
上述した従来のフィルムキャリヤ方式による製造方法で
は、フィルムキャリヤテープに映画用フィルムと同じ３
５龍幅のテープを用いているため最近の半導体素子の能
力増加に伴う電極端子数や消費電力の増加により種々の
問題が生じている。
は、フィルムキャリヤテープに映画用フィルムと同じ３
５龍幅のテープを用いているため最近の半導体素子の能
力増加に伴う電極端子数や消費電力の増加により種々の
問題が生じている。
即ち、電極端子数の増加はテストパッド３５の増加をも
たらすが、前記した幅のフィルムキャリヤテープ３１の
限られた面積に多くのテストパッド３５を形成するため
にはテストパッドの面積を小さくする必要がある。しか
しながら、これではテストパッド３５に接触子を接触さ
せる際の精度が極めて厳しくなり、接触不良が生じ易く
なる。
たらすが、前記した幅のフィルムキャリヤテープ３１の
限られた面積に多くのテストパッド３５を形成するため
にはテストパッドの面積を小さくする必要がある。しか
しながら、これではテストパッド３５に接触子を接触さ
せる際の精度が極めて厳しくなり、接触不良が生じ易く
なる。
特に、バイアス試験は長時間を要するために多数の半導
体素子について同時に試験を実施しているが、フィルム
キャリヤテープ状態のままでこの試験を行うと、試験温
度によってフィルムキャリヤテープが熱変形され、フィ
ルムキャリヤテープの端に配置された半導体素子では接
触子がテストパッドから外れ、場合によっては隣接パッ
ドと短絡する等の問題が生じることがある。
体素子について同時に試験を実施しているが、フィルム
キャリヤテープ状態のままでこの試験を行うと、試験温
度によってフィルムキャリヤテープが熱変形され、フィ
ルムキャリヤテープの端に配置された半導体素子では接
触子がテストパッドから外れ、場合によっては隣接パッ
ドと短絡する等の問題が生じることがある。
これを防止するためには、試験を少数の半導体素子毎に
と実施するか、バイアス試験用のテストバ、 ラドの
みを大きくすることが考えられるが、前者では作業性が
著しく低下され、後者ではパッド数の増加に適応するこ
とはできない。また、１個の半導体素子に対するフィル
ムキャリヤテープ長を長くする方法或いはフィルムキャ
リヤテープの幅寸法を大きくする方法によって前述の問
題に対処することも考えられるが、前者ではテストパッ
ドと半導体素子との配線が長くなって電気抵抗の増加等
を招き試験に無視できない影響を及ぼすことがあり、後
者では試験装置や製造装置等を新たなテープ幅寸法に適
合した規格のものに作り変える必要があって経済的に好
ましくない。
と実施するか、バイアス試験用のテストバ、 ラドの
みを大きくすることが考えられるが、前者では作業性が
著しく低下され、後者ではパッド数の増加に適応するこ
とはできない。また、１個の半導体素子に対するフィル
ムキャリヤテープ長を長くする方法或いはフィルムキャ
リヤテープの幅寸法を大きくする方法によって前述の問
題に対処することも考えられるが、前者ではテストパッ
ドと半導体素子との配線が長くなって電気抵抗の増加等
を招き試験に無視できない影響を及ぼすことがあり、後
者では試験装置や製造装置等を新たなテープ幅寸法に適
合した規格のものに作り変える必要があって経済的に好
ましくない。
また、テストパッド数の増加によってリード３４とテス
トパッド３５間の配線やメッキ配線３６等の数も増加さ
れ、これら配線を配設する際の制約が極めて厳しくなる
という問題もある。
トパッド３５間の配線やメッキ配線３６等の数も増加さ
れ、これら配線を配設する際の制約が極めて厳しくなる
という問題もある。
更に、半導体素子における消費電力の増加は半導体素子
における放熱対策を採ることが要求されるが、このため
の放熱板や放熱フィン等をフィルムキャリヤテープに付
設することは極めて困難であり、試験等における発熱の
影響が避けられないという問題もある。
における放熱対策を採ることが要求されるが、このため
の放熱板や放熱フィン等をフィルムキャリヤテープに付
設することは極めて困難であり、試験等における発熱の
影響が避けられないという問題もある。
本発明のフィルムキャリヤ半導体装置の製造方法は、多
数端子、高消費電力の半導体素子に適合したフィルムキ
ャリヤ半導体装置の製造を可能とするために、フィルム
キャリヤテープに設けたリードに、半導体素子の金属突
起物をボンディングする工程と、前記リードを切断して
半導体素子をフィルムキャリヤテープから切断分離する
工程と、この半導体素子にボンディングされた前記リー
ドを、少なくともボンディングパッドとテストパッドと
を有する選別用基板のボンディングパッドにボンディン
グする工程と、前記テストパッドに試験装置の接触子を
接触させて前記半導体素子の所要の電気試験を行う工程
と、前記リードを切断して前記選別用基板から前記半導
体素子を分離する工程とを含む方法である。
数端子、高消費電力の半導体素子に適合したフィルムキ
ャリヤ半導体装置の製造を可能とするために、フィルム
キャリヤテープに設けたリードに、半導体素子の金属突
起物をボンディングする工程と、前記リードを切断して
半導体素子をフィルムキャリヤテープから切断分離する
工程と、この半導体素子にボンディングされた前記リー
ドを、少なくともボンディングパッドとテストパッドと
を有する選別用基板のボンディングパッドにボンディン
グする工程と、前記テストパッドに試験装置の接触子を
接触させて前記半導体素子の所要の電気試験を行う工程
と、前記リードを切断して前記選別用基板から前記半導
体素子を分離する工程とを含む方法である。
次に、本発明を図面を参照して説明する。
第１図（Ａ）〜（Ｅ）は本発明を工程順に説明するため
の平面図であり、以下工程順に説明する。
の平面図であり、以下工程順に説明する。
先ず、同図（Ａ）のように、搬送及び位置決め用の孔で
あるスプロケットホール１２と、半導体素子１が入るデ
バイスホール１３とを有スるポリイミド等の絶縁フィル
ムの表面に銅等の金属箔を被着しかつこれをエツチング
して所望の形状のり一ド１４を形成したフィルムキャリ
ヤテープ１１を用意する。ここで、前記リード１４は夫
々連続形成して電気的に接続した状態に構成する。また
、このリード１４が長い場合には、前記デバイスホール
１３の周囲に沿うように開口溝１６を形成してサスペン
ダ１６を形成しておく。
あるスプロケットホール１２と、半導体素子１が入るデ
バイスホール１３とを有スるポリイミド等の絶縁フィル
ムの表面に銅等の金属箔を被着しかつこれをエツチング
して所望の形状のり一ド１４を形成したフィルムキャリ
ヤテープ１１を用意する。ここで、前記リード１４は夫
々連続形成して電気的に接続した状態に構成する。また
、このリード１４が長い場合には、前記デバイスホール
１３の周囲に沿うように開口溝１６を形成してサスペン
ダ１６を形成しておく。
次いで、半導体素子１の金属突起物２を前記リード１４
に熱圧着法又は共晶法等によってボンディングし、両者
を電気的に接続する。しかる上で、前記サスペンダ１６
の近傍でリード１４及びテープ１１を切断し、同図（Ｂ
）のように半導体素子ｌ、リード１４及びサスペンダ１
６をフィルムキャリヤテープ１１から分離させる。
に熱圧着法又は共晶法等によってボンディングし、両者
を電気的に接続する。しかる上で、前記サスペンダ１６
の近傍でリード１４及びテープ１１を切断し、同図（Ｂ
）のように半導体素子ｌ、リード１４及びサスペンダ１
６をフィルムキャリヤテープ１１から分離させる。
一方、同図（Ｃ）のように、絶縁基板の中央に前記半導
体素子１やリード１４等を入れることのできるデバイス
ホール１８を開口し、かつその表面に被着した金属箔を
所定形状にエツチングしてボンディングパッド１９、テ
ストパッド１５を形成した選別用基板１７を用意してお
く。なお、この選別用基板１７には、搬送及び位置決め
用の孔２０を形成し、また前記ボンディングパッド１９
とテストパッド１５を短絡して両者間の電気的抵抗を低
減させるための短絡片２１を絶縁基板の裏面に形成し、
スルーホール２２を通して接続させている。
体素子１やリード１４等を入れることのできるデバイス
ホール１８を開口し、かつその表面に被着した金属箔を
所定形状にエツチングしてボンディングパッド１９、テ
ストパッド１５を形成した選別用基板１７を用意してお
く。なお、この選別用基板１７には、搬送及び位置決め
用の孔２０を形成し、また前記ボンディングパッド１９
とテストパッド１５を短絡して両者間の電気的抵抗を低
減させるための短絡片２１を絶縁基板の裏面に形成し、
スルーホール２２を通して接続させている。
そして、同図（Ｄ）のように、この選別用基板１７のボ
ンディングパッド１９に、前記フィルムキャリヤテープ
１１から分離された半導体素子１のリード１４を熱圧着
法、共晶法或いは半田を用いたろう付は法によってボン
ディングする。この状態で、選別用基板１７のテストパ
ッド１５に図外の試験装置の接触子を接触させて電気選
別及びバイアス試験等を実施する。この場合、選別用基
板１７には孔２０を形成しているので、試験の自動化を
図ることは容易であり、作業性を向上して量産に対処で
きることは言うまでもない。
ンディングパッド１９に、前記フィルムキャリヤテープ
１１から分離された半導体素子１のリード１４を熱圧着
法、共晶法或いは半田を用いたろう付は法によってボン
ディングする。この状態で、選別用基板１７のテストパ
ッド１５に図外の試験装置の接触子を接触させて電気選
別及びバイアス試験等を実施する。この場合、選別用基
板１７には孔２０を形成しているので、試験の自動化を
図ることは容易であり、作業性を向上して量産に対処で
きることは言うまでもない。
この試験が終了した後は、同図（Ｅ）のように、リード
１４を任意箇所で切断して選別用基板１７及びサスペン
ダ１６から分離させる。そして、従来と同様に半導体素
子１をプリント基板に固着してリードＩ４をプリント配
線に接続し、或いは外部導出用リードを有するリードフ
レームに半導体素子及びリードを接続し、その上で樹脂
等によって封止することにより半導体装置を完成するこ
とになる。
１４を任意箇所で切断して選別用基板１７及びサスペン
ダ１６から分離させる。そして、従来と同様に半導体素
子１をプリント基板に固着してリードＩ４をプリント配
線に接続し、或いは外部導出用リードを有するリードフ
レームに半導体素子及びリードを接続し、その上で樹脂
等によって封止することにより半導体装置を完成するこ
とになる。
したがって、この製造方法によれば、フィルムキャリヤ
テープ１１にはテストパッドを設ける必要がないので、
テープ幅を現状の寸法に保ってもリード１４の配設を余
裕をもって行うことができ、半導体素子の多数端子化に
も容易に対応できる。
テープ１１にはテストパッドを設ける必要がないので、
テープ幅を現状の寸法に保ってもリード１４の配設を余
裕をもって行うことができ、半導体素子の多数端子化に
も容易に対応できる。
また、リード１４をメッキする際のメッキ配線や集合部
をも必要としないので、配線の引き回しも簡単化され、
リードの配設を容易なものにできる。
をも必要としないので、配線の引き回しも簡単化され、
リードの配設を容易なものにできる。
一方、選別用基板１７においては、外形の制限が存在し
ないので、電気選別及びバイアス試験用のテストパッド
１５の面積を大きくすることに制限を受けることはなく
、接触子との接触を良好に行い得る程度の所望の大きさ
でしかも任意の数だけ設けることが可能である。なお、
ボンディングパッド１９とテストパッド１５との間が長
くなっても、裏面に設けた短絡片２１によって配線の電
気抵抗を低減し、試験に際しての悪影響を防止できるの
は前述の通りである。また、配線の一部を裏面に配置し
、表面の配線と併せて配設の容易化を図ることも可能で
ある。
ないので、電気選別及びバイアス試験用のテストパッド
１５の面積を大きくすることに制限を受けることはなく
、接触子との接触を良好に行い得る程度の所望の大きさ
でしかも任意の数だけ設けることが可能である。なお、
ボンディングパッド１９とテストパッド１５との間が長
くなっても、裏面に設けた短絡片２１によって配線の電
気抵抗を低減し、試験に際しての悪影響を防止できるの
は前述の通りである。また、配線の一部を裏面に配置し
、表面の配線と併せて配設の容易化を図ることも可能で
ある。
更に、半導体素子１における消費電力の増加による電気
選別やバイアス試験における放熱については、選別用基
板１７の外形を大きくとることにより十分な大きさの放
熱板や放熱フィンを取り付けることが可能であり、場合
によっては選別用基板自体をセラミック等の良熱伝導性
材料で構成することにより基板を放熱板として使用する
こともできる。
選別やバイアス試験における放熱については、選別用基
板１７の外形を大きくとることにより十分な大きさの放
熱板や放熱フィンを取り付けることが可能であり、場合
によっては選別用基板自体をセラミック等の良熱伝導性
材料で構成することにより基板を放熱板として使用する
こともできる。
なお、リード１４の長さが長い場合には、第２図のよう
にフィルムキャリヤテープ１１のデバイスホール１３の
周囲を２重に開溝して２重構成のサスペンダ１６ａ、１
６ｂを形成するようにしてもよく、フィルムキャリヤテ
ープ１１から分離後におけるリード１４の形状保持性を
向上できる。
にフィルムキャリヤテープ１１のデバイスホール１３の
周囲を２重に開溝して２重構成のサスペンダ１６ａ、１
６ｂを形成するようにしてもよく、フィルムキャリヤテ
ープ１１から分離後におけるリード１４の形状保持性を
向上できる。
また、同図のように、サスペンダ１６ａ、１６ｂ等の上
でリード１４の相互間隔を広げるようにリードを構成し
ておけば、以後の工程、特に選別用基板１７ヘリードを
ボンディングする際の精度管理を有利なものにできる。
でリード１４の相互間隔を広げるようにリードを構成し
ておけば、以後の工程、特に選別用基板１７ヘリードを
ボンディングする際の精度管理を有利なものにできる。
ここで、前記実施例では選別用基板１７を個片の状態で
電気選別作業を行うように構成しているが、従来のフィ
ルムキャリヤテープのように選別用基板を長尺のテープ
状態として構成し、多数の半導体素子を連続搭載した状
態で作業を行うようにしてもよい。
電気選別作業を行うように構成しているが、従来のフィ
ルムキャリヤテープのように選別用基板を長尺のテープ
状態として構成し、多数の半導体素子を連続搭載した状
態で作業を行うようにしてもよい。
以上説明したように本発明は、フィルムキャリヤテープ
に設けたリードに、半導体素子の金属突起物をボンディ
ングするとともに、このリードを切断して半導体素子を
フィルムキャリヤテープから切断分離し、この半導体素
子にボンディングされた前記リードを、少なくともボン
ディングパッドとテストパッドとを有する選別用基板の
ボンディングパッドにボンディングし、更に前記テスト
パッドに試験装置の接触子を接触させて前記半導体素子
の所要の電気試験を行い、かつその上で前記リードを切
断して前記選別用基板から前記半導体素子を分離してい
るので、従来のフィルムキャリヤ方式の量産性に優れて
いる点を損なうことなく電気選別やバイアス試験を実施
することができ、かつフィルムキャリヤテープにおける
リード等の配線を容易なものにして多数端子の半導体装
置に対応することができる。また、選別用基板を用いる
ことにより、放熱板や放熱フィンの取り付けが容易にな
り、高消費電力の半導体装置にも対応することができる
。
に設けたリードに、半導体素子の金属突起物をボンディ
ングするとともに、このリードを切断して半導体素子を
フィルムキャリヤテープから切断分離し、この半導体素
子にボンディングされた前記リードを、少なくともボン
ディングパッドとテストパッドとを有する選別用基板の
ボンディングパッドにボンディングし、更に前記テスト
パッドに試験装置の接触子を接触させて前記半導体素子
の所要の電気試験を行い、かつその上で前記リードを切
断して前記選別用基板から前記半導体素子を分離してい
るので、従来のフィルムキャリヤ方式の量産性に優れて
いる点を損なうことなく電気選別やバイアス試験を実施
することができ、かつフィルムキャリヤテープにおける
リード等の配線を容易なものにして多数端子の半導体装
置に対応することができる。また、選別用基板を用いる
ことにより、放熱板や放熱フィンの取り付けが容易にな
り、高消費電力の半導体装置にも対応することができる
。
第１図（Ａ）〜（Ｅ）は本発明の一実施例を製造工程順
に説明するための平面図、第２図は変形例の平面図、第
３図（Ａ）、 （Ｂ）は従来方法を説明するための平
面図とその断面図である。 １・・・半導体素子、２・・・金属突起物、３・・・プ
リント基板、１１．３１・・・フィルムキャリヤテープ
、１２．３２・・・スプロケットホール、１３．３３・
・・デバイスホール、１４．３４・・・リード、１５．
３５・・・テストパッド、１６．１６ａ、１６ｂ・・・
サスペンダ、１７・・・選別用基板、１８・・・デバイ
スホール、１９・・・ボンディングパッド、２０・・・
孔、２１・・・短絡片、２２・・・スルーホール、３６
・・・メッキ配線、３７・・・集合部。 （、ニノ″ 第１ 図（Ｂ） 第１図（Ｃ） 第１図（Ｅ） 第２図 第３図（Ａ） ｊ 第３図（Ｂ）
に説明するための平面図、第２図は変形例の平面図、第
３図（Ａ）、 （Ｂ）は従来方法を説明するための平
面図とその断面図である。 １・・・半導体素子、２・・・金属突起物、３・・・プ
リント基板、１１．３１・・・フィルムキャリヤテープ
、１２．３２・・・スプロケットホール、１３．３３・
・・デバイスホール、１４．３４・・・リード、１５．
３５・・・テストパッド、１６．１６ａ、１６ｂ・・・
サスペンダ、１７・・・選別用基板、１８・・・デバイ
スホール、１９・・・ボンディングパッド、２０・・・
孔、２１・・・短絡片、２２・・・スルーホール、３６
・・・メッキ配線、３７・・・集合部。 （、ニノ″ 第１ 図（Ｂ） 第１図（Ｃ） 第１図（Ｅ） 第２図 第３図（Ａ） ｊ 第３図（Ｂ）
Claims (1)
- 【特許請求の範囲】 １、フィルムキャリヤテープに設けたリードに、半導体
素子の金属突起物をボンディングする工程と、前記リー
ドを切断して半導体素子をフィルムキャリヤテープから
切断分離する工程と、この半導体素子にボンディングさ
れた前記リードを、少なくともボンディングパッドとテ
ストパッドとを有する選別用基板のボンディングパッド
にボンディングする工程と、前記テストパッドに試験装
置の接触子を接触させて前記半導体素子の所要の電気試
験を行う工程と、前記リードを切断して前記選別用基板
から前記半導体素子を分離する工程とを含むことを特徴
とするフィルムキャリヤ半導体装置の製造方法。 ２、前記選別用基板の裏面には短絡片を設け、基板表面
の前記ボンディングパッドとテストパッドとをスルーホ
ールを通して短絡して電気抵抗を低減させてなる特許請
求の範囲第１項記載のフィルムキャリヤ半導体装置の製
造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60186061A JPH0740576B2 (ja) | 1985-08-23 | 1985-08-23 | フィルムキャリヤ半導体装置の電気試験方法 |
| EP86111650A EP0213575B1 (en) | 1985-08-23 | 1986-08-22 | Method of manufacturing a semiconductor device employing a film carrier tape |
| DE8686111650T DE3686990T2 (de) | 1985-08-23 | 1986-08-22 | Verfahren zum herstellen einer halbleiteranordnung wobei ein filmtraegerband angewendet wird. |
| US06/899,896 US4763409A (en) | 1985-08-23 | 1986-08-25 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60186061A JPH0740576B2 (ja) | 1985-08-23 | 1985-08-23 | フィルムキャリヤ半導体装置の電気試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6246537A true JPS6246537A (ja) | 1987-02-28 |
| JPH0740576B2 JPH0740576B2 (ja) | 1995-05-01 |
Family
ID=16181704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60186061A Expired - Lifetime JPH0740576B2 (ja) | 1985-08-23 | 1985-08-23 | フィルムキャリヤ半導体装置の電気試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0740576B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03106740U (ja) * | 1989-12-01 | 1991-11-05 | ||
| JPH06124976A (ja) * | 1992-10-13 | 1994-05-06 | Nec Corp | 抜穴付ｔａｂ ｉｃ |
| US5357400A (en) * | 1991-11-26 | 1994-10-18 | Nec Corporation | Tape automated bonding semiconductor device and production process thereof |
| JPH07122823A (ja) * | 1993-10-20 | 1995-05-12 | Nec Corp | 半導体装置およびその製造方法 |
| JPH08148603A (ja) * | 1994-11-22 | 1996-06-07 | Nec Kyushu Ltd | ボールグリッドアレイ型半導体装置およびその製造方法 |
| US5704593A (en) * | 1993-09-20 | 1998-01-06 | Nec Corporation | Film carrier tape for semiconductor package and semiconductor device employing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS563669A (en) * | 1979-06-20 | 1981-01-14 | Fuji Denshi Kogyo Kk | Ion-treating method |
-
1985
- 1985-08-23 JP JP60186061A patent/JPH0740576B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS563669A (en) * | 1979-06-20 | 1981-01-14 | Fuji Denshi Kogyo Kk | Ion-treating method |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03106740U (ja) * | 1989-12-01 | 1991-11-05 | ||
| US5357400A (en) * | 1991-11-26 | 1994-10-18 | Nec Corporation | Tape automated bonding semiconductor device and production process thereof |
| JPH06124976A (ja) * | 1992-10-13 | 1994-05-06 | Nec Corp | 抜穴付ｔａｂ ｉｃ |
| US5704593A (en) * | 1993-09-20 | 1998-01-06 | Nec Corporation | Film carrier tape for semiconductor package and semiconductor device employing the same |
| JPH07122823A (ja) * | 1993-10-20 | 1995-05-12 | Nec Corp | 半導体装置およびその製造方法 |
| JP2581319B2 (ja) * | 1993-10-20 | 1997-02-12 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JPH08148603A (ja) * | 1994-11-22 | 1996-06-07 | Nec Kyushu Ltd | ボールグリッドアレイ型半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0740576B2 (ja) | 1995-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4763409A (en) | Method of manufacturing semiconductor device | |
| US5942795A (en) | Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly | |
| US4132856A (en) | Process of forming a plastic encapsulated molded film carrier CML package and the package formed thereby | |
| JPS6149432A (ja) | 半導体装置の製造方法 | |
| JPH0550134B2 (ja) | ||
| US20070126107A1 (en) | Multi-chip semiconductor connector assembly method | |
| CN115547852A (zh) | 一种高功率芯片的半成品结构、器件及其封装工艺 | |
| US7229855B2 (en) | Process for assembling a double-sided circuit component | |
| JPH06132454A (ja) | パッケージ出力端及びハイブリッド素子間の配線方法 | |
| JPS6246537A (ja) | フィルムキャリヤ半導体装置の電気試験方法 | |
| US3881241A (en) | Galvano-magneto effect device | |
| JPS6190453A (ja) | フイルムキャリヤーテープ | |
| RU2134466C1 (ru) | Носитель кристалла ис | |
| US5484097A (en) | Fabrication of hybrid semiconductor devices | |
| JPS62147741A (ja) | 半導体素子の選別用基板および半導体素子の選別方法 | |
| EP0170022B1 (en) | Semiconductor power device package for surface mounting | |
| KR20140011991A (ko) | 수직으로 위치된 기판들을 전기적으로 접속시키는 방법 | |
| CN109979902A (zh) | 半导体器件以及制造方法 | |
| JP2500574B2 (ja) | フィルムキャリヤ―を用いた半導体装置の製造方法 | |
| JPS63185035A (ja) | 半導体装置 | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| KR970002136B1 (ko) | 반도체 패키지 | |
| JP3508683B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02252251A (ja) | フィルムキャリヤーテープ | |
| JPH0445986B2 (ja) |