JPH0740222B2

JPH0740222B2 - 共有回路切り換え方式

Info

Publication number: JPH0740222B2
Application number: JP2821286A
Authority: JP
Inventors: 重之森岡
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1986-02-12
Filing date: 1986-02-12
Publication date: 1995-05-01
Anticipated expiration: 2010-05-01
Also published as: JPS62186332A

Description

【発明の詳細な説明】〔概要〕共有回路（例えば，記憶装置）を、ハードウェアと，マ
イクロプログラムとが共有し、ハードビジー信号（HB）
／マイクロビジー信号（μＢ）によって、該共有回路に
対するアクセスの衝突を抑止する制御を行っている論理
装置（例えば、入出力アダプタ）において、マイクロプ
ログラムがハードビジー信号（HB）の有無を判定中は、
マイクロプログラムが該共有回路を使用するものと認識
して、該ハードウェアがマイクロビジー信号（μＢ）を
設定するようにしたものである。

〔産業上の利用分野〕

本発明は、同一回路をハードウェアと，マイクロプログ
ラムとが共有している場合の、該共有回路切り換え方式
に関する。

最近の半導体技術の著しい進歩に伴って、制御記憶の大
容量化と，経済化が図られるようになってきたことと，
論理設計の容易性，汎用性が得られること，及び該論理
装置に対する仕様変更が容易であること等から、計算機
システムの制御をマイクロプログラムによって行う方式
が一般的になってきた。

然しながら、マイクロプログラムによる制御は逐次制御
方式である為、処理速度が遅くなる傾向にある。

一方、最近のハードウェア技術の進歩により、高速の入
出力装置が、計算機システムに接続されたり、或いは、
該計算機システム全体の処理能力を向上させる為に、接
続される入出力装置の数が増加する動向にある。

このような事情から、入出力装置に対する起動はマイク
ロプログラムで行い、起動された入出力装置から主記憶
装置（MS）に対するデータ転送はハードウェアで行うこ
とにより、該計算機システム全体の処理能力を向上させ
ることが行われる。

この場合、例えば、主記憶装置（MS）に対して、マイク
ロプログラムと，ハードウェアとの両方からアクセスす
ることになる為，該主記憶装置（MS）に対するアクセス
の衝突を抑止する為の効果的な共有回路切り換え方式が
要求される。

〔従来の技術と発明が解決しようとする問題点〕

第３図は、従来の共有回路切り換え方式を説明する図で
あって、（ａ）は該共有回路、例えば、主記憶装置（M
S）１をマイクロプログラムと，ハードウェアとが共有
している例を模式的に示したものであり、（ｂ）は該共
有回路に対する従来の切り換え方式を示した図であり、
（ｃ）は該従来方式の動作をタイムチャート的に示した
図である。

（ａ）図は、主記憶装置（MS）１に対する入出力アダプ
タ２でのアクセス機構の一例を示したもので、該入出力
アダプタ２において、例えば、障害が発生してエラー情
報を主記憶装置（MS）１にストアする時、該アダプタの
制御記憶（CS）21からマイクロプログラムが読み出さ
れ、オペレーションレジスタ（OPR）22に逐次設定され
ることにより、該主記憶装置（MS）１に対する、エラー
情報のストア動作が実行される。

一方、入出力装置（I/O）３から上記主記憶装置（MS）
１に対するデータ転送要求が生起されると、該データ転
送要求は、上記入出力アダプタ２で受け付けられ、図示
していないデータ転送の為のハードウェア機構によっ
て、上記オペレーションレジスタ（OPR）22に該データ
転送要求が設定されることにより、該主記憶装置（MS）
１に対するストア動作が実行される。

上記ハードウェアによる主記憶アクセスは、マイクロプ
ログラムによる主記憶アクセスに対して非同期的に動作
する為、衝突の危険があり何等かの切り換え機構23が必
要となる。

本図の例においては、上記ハードウェアによるデータ転
送要求と，該入出力アダプタ２内で発生したエラー情報
のMSストア要求とを、上記切り換え機構23で、その何れ
か一つを選択し、オペレーションレジスタ（OPR）22に
設定する機構の一例を示している。

（ｂ）は、該切り換え機構23の従来方式を示したもの
で、（ｃ）はその時の動作をタイムチャート的に示した
ものである。

一般に、一つのシステム内に、ある装置（例えば、上記
入出力アダプタ）２のハードウェアと，マイクロプログ
ラムとが共有する装置｛例えば、上記主記憶装置（MS）
１｝がある場合、前述のように、該共有装置１に対し
て、上記ハードウェアと，マイクロプログラムとが互い
に干渉することを避ける回路（共有回路切り換え回路）
23を設ける必要がある。

この為に、（ｂ）図に示すように、共有装置、即ち、主
記憶装置（MS）１を使用しているのが、ハードウェアの
場合には、ハードビジー信号（HB）を，マイクロプログ
ラムの場合にはマイクロビジー信号（μＢ）を、それぞ
れ‘オン’として、意志表示をするようにしたとする
と、ハードウェアが上記主記憶装置（MS）１を使用した
い場合には、マイクロビジー信号（μＢ）を見て、‘オ
ン’であれば、マイクロプログラムが該主記憶装置（M
S）１を使用しているものと認識し、‘オフ’になるの
を待ち、‘オフ’になったら直ちにハードビジー信号
（HB）を‘オン’にして、マイクロプログラムに認識さ
せておき、該主記憶装置（MS）１を使用する。

然しながら、上記従来方式においては、（ｃ）図に示す
ように、マイクロプログラムが該主記憶装置（MS）１を
使用したい場合に、同様なことを行うと不都合が生じ
る。

つまり、マイクロプログラムが該主記憶装置（MS）１を
使用する為に、先ず、ハードビジー信号（HB）をマイク
ロプログラムによって検索する。（参照）そして、HB＝１であれば、ハードウェアが該主記憶装置
（MS）１を使用していると認識して、HB＝０になる迄、
ハードビジー信号（HB）の有無の判定を続ける。

HB＝０になったら、マイクロビジー信号（μＢ）を‘オ
ン’にして、ハードウェアに認識させておいて該主記憶
装置（MS）１を使用するが、該マイクロビジー信号（μ
Ｂ）を‘オン’にするとき、同時にハードウェアから
も、同じ主記憶装置（MS）１を使用する要因が発生す
ると、マイクロビジー信号（μＢ）が未だ‘オフ’の為
に、ハードビジー信号（HB）を‘オン’にしたとする
と、‘HB',‘μB'信号が両方同時に‘オン’（参照）
となり、主記憶装置（MS）１を同時にアクセスして、誤
動作してしまうことがあると云う問題があった。

本発明は上記従来の欠点に鑑み、共有回路に対して、マ
イクロプログラムと，ハードウェアとから同時に使用要
求が発生しても、該共有回路に対するアクセスの衝突が
起こることのない方法を提供することを目的とするもの
である。

〔問題点を解決するための手段〕第１図は本発明の一実施例を示した図である。本発明に
おいては、共有回路１を、ハードウェアと，マイクロプ
ログラムとが共有し、ハードビジー信号（HB）／マイク
ロビジー信号（μＢ）によって、該共有回路１に対する
アクセスの衝突を抑止する制御を行っている論理装置２
において、該共有回路１を、上記ハードウェアが使用し
ていない時であって、且つマイクロプログラムが、上記
ハードビジー信号（HB）の有無を判定している時には、
該ハードウェアが、上記マイクロビジー信号（μＢ）を
付勢する手段230を設けて、該共有回路１に対するハー
ドウェアと，マイクロプログラムからのアクセス要求を
切り換えるように構成する。

〔作用〕

即ち、本発明によれば、共有回路（例えば，記憶装置）
を、ハードウェアと，マイクロプログラムとが共有し、
ハードビジー信号（HB）／マイクロビジー信号（μＢ）
によって、該共有回路に対するアクセスの衝突を抑止す
る制御を行っている論理装置（例えば、入出力アダプ
タ）において、マイクロプログラムがハードビジー信号
（HB）の有無を判定中は、マイクロプログラムが該共有
回路を使用するものと認識して、該ハードウェアがマイ
クロビジー信号（μＢ）を設定するようにしたものであ
るので、簡単な回路で、ハードウェアと，マイクロプロ
グラムとが共有回路を使用する場合の衝突を抑止するこ
とができる効果がある。

〔実施例〕

以下本発明の実施例を図面によって詳述する。前述の第
１図が本発明の一実施例を示した図であり、第２図が本
発明による共有回路切り換え動作をタイムチャート的に
示した図で、第１図におけるマイクロビジー信号（μ
Ｂ）を付勢する回路230が本発明を実施するのに必要な
手段である。尚全図を通して、同じ符号は同じ対象物を
示している。

以下、第１図，第２図によって、本発明による共有回路
切り換え方式を説明する。

先ず、第３図の入出力アダプタ２のマイクロプログラム
が共有回路、例えば、第３図の主記憶装置（MS）１を使
用する時には、ハードビジー信号（HB）の有無を判定す
るが、若し、該ハードビジー信号（HB）が‘オン’であ
ると、該マイクロプログラムによって該判定を繰り返し
‘HB＝0'を検出すると、直ちにマイクロビジー信号（μ
Ｂ）を‘オン’とするように動作し、上記主記憶装置
（MS）１を使用する。

即ち、マイクロプログラムが‘HB＝0'を判定中は、該マ
イクロプログラムが上記主記憶装置（MS）１を使用する
ものと認識して、ハードウェアからの使用要求を抑止
し、ハードビジー信号（HB）＝０になると，直ちに該ハ
ードウェアによってマイクロビジー信号（μＢ）を‘オ
ン’とするように機能させる。

従って、ハードウェアからの共有回路使用要求はマイク
ロプログラムが‘HB＝0'を判定していなくて、且つ‘μ
Ｂ＝0'の時のみが許諾されるように動作する。

第２図は、本発明による共有回路切り換え動作をタイム
チャート的に示した図であって、前述のように、はマ
イクロプログラムが‘HB＝0'を判定している動作を示
し、がハードウェアからの共有回路使用要求を示して
いる。

本図からも明らかなように、マイクロプログラムが‘HB
＝0'を判定しているとき（）には、ハードウェアから
の使用要求があっても、ハードビジー信号（HB）の設
定は待たされ、マイクロビジー信号（μＢ）のみが選択
的に設定される。

このように、本発明はハードビジー信号（HB）も，マイ
クロビジー信号（μＢ）も両方共、ハードウェアによっ
て設定されるように制御する所に特徴がある。

〔発明の効果〕

以上、詳細に説明したように、本発明の共有回路切り換
え方式は、共有回路（例えば，記憶装置）を、ハードウ
ェアと，マイクロプログラムとが共有し、ハードビジー
信号（HB）／マイクロビジー信号（μＢ）によって、該
共有回路に対するアクセスの衝突を抑止する制御を行っ
ている論理装置（例えば、入出力アダプタ）において、
マイクロプログラムがハードビジー信号（HB）の有無を
判定中は、マイクロプログラムが該共有回路を使用する
ものと認識して、該ハードウェアがマイクロビジー信号
（μＢ）を設定するようにしたものであるので、簡単な
回路で、ハードウェアと，マイクロプログラムとが共有
回路を使用する場合の衝突を抑止することができる効果
がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示した図，第２図は本発明による共有回路切り換え動作をタイムチ
ヤート的に示した図，第３図は従来の共有回路切り換え方式を説明する図，である。図面において、１は主記憶装置（MS）,2は入出力アダプタ， 21は制御記憶（CS）， 23はオペレーションレジスタ（OPR）， 23は切り換え機構,3は入出力装置（I/O），はマイクロプログラムによる‘HB＝0'判定中動作，はハードウェアからの使用要求（ハード要因）， HBはハードビジー信号， μＢはマイクロビジー信号，をそれぞれ示す。

Claims

【特許請求の範囲】

【請求項１】共有回路（１）を、ハードウェアと、マイ
クロプログラムとが共有し、ハードビジー信号（HB）／マイクロビジー信号（μＢ）
によって、該共有回路（１）に対するアクセスの衝突を
抑止する制御を行っている論理装置（２）において、該共有回路（１）を、上記ハードウェアが使用していな
い時であって、且つマイクロプログラムが、上記ハード
ビジー信号（HB）の有無を判定している時には、該ハー
ドウェアが、上記マイクロビジー信号（μＢ）を付勢す
る手段（230）を設けて、該共有回路（１）に対するア
クセスを切り換えることを特徴とする共有切り換え方
式。