JPH0739255Y2 - ワイヤボンディングを行う両面フレキシブル基板の構造 - Google Patents
ワイヤボンディングを行う両面フレキシブル基板の構造Info
- Publication number
- JPH0739255Y2 JPH0739255Y2 JP1988058758U JP5875888U JPH0739255Y2 JP H0739255 Y2 JPH0739255 Y2 JP H0739255Y2 JP 1988058758 U JP1988058758 U JP 1988058758U JP 5875888 U JP5875888 U JP 5875888U JP H0739255 Y2 JPH0739255 Y2 JP H0739255Y2
- Authority
- JP
- Japan
- Prior art keywords
- wire bonding
- pattern
- double
- sided flexible
- reinforcing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Description
【考案の詳細な説明】 産業上の利用分野 本考案はICの端子と基板上面の配線パターンとをワイヤ
ボンディングによって接続する両面フレキシブルプリン
ト基板において、基板裏面の補強パターンの構造に関す
るものである。
ボンディングによって接続する両面フレキシブルプリン
ト基板において、基板裏面の補強パターンの構造に関す
るものである。
従来の技術 フレキシブルプリント基板の片面にICを搭載する場合、
ICのパッドと基板の配線部とを接続するワイヤのボンデ
ィング作業時に基板の平面性を保つ必要がある。このた
め特開昭60-154590号公報では、片面フレキシブル基板
の裏面に、ICとほぼ相似形で配線部のワイヤボンディン
グ位置で囲まれる領域より大きめの、四角い金属板を貼
り付けてワイヤをボンディングする部分を補強すること
が開示されている。
ICのパッドと基板の配線部とを接続するワイヤのボンデ
ィング作業時に基板の平面性を保つ必要がある。このた
め特開昭60-154590号公報では、片面フレキシブル基板
の裏面に、ICとほぼ相似形で配線部のワイヤボンディン
グ位置で囲まれる領域より大きめの、四角い金属板を貼
り付けてワイヤをボンディングする部分を補強すること
が開示されている。
考案が解決しようとする課題 フレキシブル基板の配線パターン密度を高くするため基
板裏面を配線に用いる両面フレキシブル基板があり、特
開昭60-154590号公報の開示内容を応用して、裏面のパ
ターンによってワイヤをボンディングする部分を補強す
ることが考えられます。
板裏面を配線に用いる両面フレキシブル基板があり、特
開昭60-154590号公報の開示内容を応用して、裏面のパ
ターンによってワイヤをボンディングする部分を補強す
ることが考えられます。
しかしながら、ワイヤをボンディングする部分を補強す
るには、補強パターンは大きいほうが良いのですが、し
かし、裏面の配線パターン密度を高くする場合には、補
強パターンはより小さい方がよいという相反する補強パ
ターン形状が要求されるという両面フレキシブルプリン
ト基板特有の技術課題が発生します。
るには、補強パターンは大きいほうが良いのですが、し
かし、裏面の配線パターン密度を高くする場合には、補
強パターンはより小さい方がよいという相反する補強パ
ターン形状が要求されるという両面フレキシブルプリン
ト基板特有の技術課題が発生します。
よって、上述のようなICとほぼ相似形の補強パターンを
配した場合には、ワイヤをボンディングする部分の補強
は確実に達成されますが、しかし、配線パターン密度を
高くするのに制約があります。
配した場合には、ワイヤをボンディングする部分の補強
は確実に達成されますが、しかし、配線パターン密度を
高くするのに制約があります。
そこで、本願考案では、ワイヤボンディングの補強を確
実にしつつ、さらに、裏面配線パターンをより高密度に
配することが可能な補強パターン形状を提供することを
目的とするものであります。
実にしつつ、さらに、裏面配線パターンをより高密度に
配することが可能な補強パターン形状を提供することを
目的とするものであります。
課題を解決するための手段 ICをワイヤボンディングによって接続する両面フレキシ
ブルプリント基板において、該両面フレキシブルプリン
ト基板の片方の面にIC搭載部を有し、上記IC搭載部とは
反対側のフレキシブルプリント基板の面に、ワイヤをボ
ンディングする部分を補強するための補強パターンと配
線パターンを備え、前記補強パターンの形状は、ワイヤ
ボンディング位置を中心とする所定距離を半径とするす
べての円の略接線包絡線で示される形状にであることを
特徴とするパターン構造。
ブルプリント基板において、該両面フレキシブルプリン
ト基板の片方の面にIC搭載部を有し、上記IC搭載部とは
反対側のフレキシブルプリント基板の面に、ワイヤをボ
ンディングする部分を補強するための補強パターンと配
線パターンを備え、前記補強パターンの形状は、ワイヤ
ボンディング位置を中心とする所定距離を半径とするす
べての円の略接線包絡線で示される形状にであることを
特徴とするパターン構造。
実施例 本考案の実施例を第１図，第２図に基づいて説明する。
第１図はICの端子とフレキシブル基板の配線パターンを
Auワイヤで接続した部分周辺の断面図で、第２図はIC周
辺の上面図である。
第１図はICの端子とフレキシブル基板の配線パターンを
Auワイヤで接続した部分周辺の断面図で、第２図はIC周
辺の上面図である。
フレキシブル基板は、ベースフィルム（１）の両面に銅
箔を貼ったものをエッチングして、片面に0.18mm幅の配
線パターン（２）と１辺3mmの正方形のIC（５）の位置
決めのためのキャビティパターン（３）とを得、その裏
面に補強パターン（４）や裏面配線パターン（不図示）
を得ている。IC（５）はキャビティパターン（３）の上
に接着剤で固定され、IC（５）のパッド（６）と配線パ
ターン（２）とがAuワイヤ（７）でワイヤボンディング
によって接続されている。配線パターン（２）はIC
（５）を中心にIC（５）と1.5mmの間隔をおいてから放
射状に配されている。フレキシブル基板裏面の補強パタ
ーン（４）は、この放射状に配された配線パターン上の
各ボンディング位置を囲むような大きさであり、１辺9m
mの正方形のかどをR2で丸くおとした形状をしている。
このように丸くおとすときのＲは、エッチングなどで自
然に発生する0.2mm程度のものではなく、例えば0.1mm幅
の裏面配線パターン（不図示）がかどを通ることができ
るように0.5mm以上は最低限必要である。さらに、量産
に適した0.18mm幅の裏面配線パターンがかどを通れるよ
うにするには、Ｒは0.8mm以上必要である。
箔を貼ったものをエッチングして、片面に0.18mm幅の配
線パターン（２）と１辺3mmの正方形のIC（５）の位置
決めのためのキャビティパターン（３）とを得、その裏
面に補強パターン（４）や裏面配線パターン（不図示）
を得ている。IC（５）はキャビティパターン（３）の上
に接着剤で固定され、IC（５）のパッド（６）と配線パ
ターン（２）とがAuワイヤ（７）でワイヤボンディング
によって接続されている。配線パターン（２）はIC
（５）を中心にIC（５）と1.5mmの間隔をおいてから放
射状に配されている。フレキシブル基板裏面の補強パタ
ーン（４）は、この放射状に配された配線パターン上の
各ボンディング位置を囲むような大きさであり、１辺9m
mの正方形のかどをR2で丸くおとした形状をしている。
このように丸くおとすときのＲは、エッチングなどで自
然に発生する0.2mm程度のものではなく、例えば0.1mm幅
の裏面配線パターン（不図示）がかどを通ることができ
るように0.5mm以上は最低限必要である。さらに、量産
に適した0.18mm幅の裏面配線パターンがかどを通れるよ
うにするには、Ｒは0.8mm以上必要である。
また、正方形のかどを丸くおとすのではなく、面取りの
ようにかどをななめにおとしてもよい。直角二等辺三角
形をおとすときの等辺の長さをＣとすると、Ｃは、上述
のような理由で0.4mm以上は最低限必要であり、0.8mm以
上が好ましい。
ようにかどをななめにおとしてもよい。直角二等辺三角
形をおとすときの等辺の長さをＣとすると、Ｃは、上述
のような理由で0.4mm以上は最低限必要であり、0.8mm以
上が好ましい。
さらに、別の実施例を第３図，第４図に基づいて説明す
る。第３図は両面フレキシブル基板のIC（５）周辺の拡
大図である。配線パターン（２）は１辺3mmの正方形のI
C（５）と一定の距離ａ（1mm）をおいてから放射状に延
びている。配線パターン（２）のIC（５）側端部から配
線パターン沿いに距離ｂ（0.4mm）の所にワイヤボンデ
ィング位置（２′）がある。このワイヤボンディング位
置（２′）を中心として一定距離Ｃ（0.65mm）を半径と
する円を描く。（点線で示す）そして、各配線パターン
のワイヤボンディング位置を中心とする複数の円すべて
を囲み、かつ、その長さが最短となるような接線の包絡
線を引く。この線で囲まれる形状の補強パターン（４）
をフレキシブル基板の裏面に配する。このときのIC
（５）や配線パターン（２）や補強パターン（４）の位
置関係を第４図に示している。この実施例では、補強パ
ターンは補強の役割を果たし得る最小の面積である。
る。第３図は両面フレキシブル基板のIC（５）周辺の拡
大図である。配線パターン（２）は１辺3mmの正方形のI
C（５）と一定の距離ａ（1mm）をおいてから放射状に延
びている。配線パターン（２）のIC（５）側端部から配
線パターン沿いに距離ｂ（0.4mm）の所にワイヤボンデ
ィング位置（２′）がある。このワイヤボンディング位
置（２′）を中心として一定距離Ｃ（0.65mm）を半径と
する円を描く。（点線で示す）そして、各配線パターン
のワイヤボンディング位置を中心とする複数の円すべて
を囲み、かつ、その長さが最短となるような接線の包絡
線を引く。この線で囲まれる形状の補強パターン（４）
をフレキシブル基板の裏面に配する。このときのIC
（５）や配線パターン（２）や補強パターン（４）の位
置関係を第４図に示している。この実施例では、補強パ
ターンは補強の役割を果たし得る最小の面積である。
考案の効果 両面フレキシブル基板のIC搭載面裏面の補強パターンの
面積を従来より小さくしたので、裏面の配線パターンを
数多く引くことができる。つまり、裏面の配線パターン
の密度を高くすることができ、配線パターン設計の自由
度も高くなる。
面積を従来より小さくしたので、裏面の配線パターンを
数多く引くことができる。つまり、裏面の配線パターン
の密度を高くすることができ、配線パターン設計の自由
度も高くなる。
第１図は実施例の両面フレキシブル基板の要部断面図、
第２図は第１図に対応するIC周辺の上面図、第３図は別
実施例の要部拡大図、第４図は第３図に対応するIC周辺
の上面図である。 ２……配線パターン、４……補強パターン ５……IC、７……ワイヤ
第２図は第１図に対応するIC周辺の上面図、第３図は別
実施例の要部拡大図、第４図は第３図に対応するIC周辺
の上面図である。 ２……配線パターン、４……補強パターン ５……IC、７……ワイヤ
Claims (1)
- 【請求項１】ICをワイヤボンディングによって接続する
両面フレキシブルプリント基板において、該両面フレキ
シブルプリント基板の片方の面にIC搭載部を有し、上記
IC搭載部とは反対側のフレキシブルプリント基板の面
に、ワイヤをボンディングする部分を補強するための補
強パターンと配線パターンを備え、前記補強パターンの
形状は、ワイヤボンディング位置を中心とする所定距離
を半径とするすべての円の略接線包絡線で示される形状
であることを特徴とするパターン構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988058758U JPH0739255Y2 (ja) | 1988-04-30 | 1988-04-30 | ワイヤボンディングを行う両面フレキシブル基板の構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988058758U JPH0739255Y2 (ja) | 1988-04-30 | 1988-04-30 | ワイヤボンディングを行う両面フレキシブル基板の構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01163365U JPH01163365U (ja) | 1989-11-14 |
| JPH0739255Y2 true JPH0739255Y2 (ja) | 1995-09-06 |
Family
ID=31284556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988058758U Expired - Lifetime JPH0739255Y2 (ja) | 1988-04-30 | 1988-04-30 | ワイヤボンディングを行う両面フレキシブル基板の構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0739255Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002033347A (ja) * | 2000-07-17 | 2002-01-31 | Rohm Co Ltd | 半導体装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2633124B2 (ja) * | 1991-10-25 | 1997-07-23 | 山武ハネウエル株式会社 | ダイアフラムセンサ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6020058A (ja) * | 1983-07-13 | 1985-02-01 | Hitachi Chem Co Ltd | 集熱面の処理方法 |
-
1988
- 1988-04-30 JP JP1988058758U patent/JPH0739255Y2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002033347A (ja) * | 2000-07-17 | 2002-01-31 | Rohm Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01163365U (ja) | 1989-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002373969A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0739255Y2 (ja) | ワイヤボンディングを行う両面フレキシブル基板の構造 | |
| JPH07147347A (ja) | 集積回路装置 | |
| JPH0777228B2 (ja) | テ−プキヤリア | |
| JPH04273200A (ja) | シールド装置 | |
| JPS6222497A (ja) | メタルコア配線基板 | |
| JPH07297348A (ja) | 半導体装置およびその製造に用いるリードフレームならびに半導体装置の製造方法 | |
| CN218183656U (zh) | 背板和电子装置 | |
| JP2663638B2 (ja) | 半導体装置の製造方法 | |
| JP3269506B2 (ja) | 半導体装置 | |
| JP2699949B2 (ja) | 半導体装置 | |
| JPH08186194A (ja) | チップキャリア | |
| JPH0715105A (ja) | フレキシブルプリント基板及びその接続方法 | |
| JPH0753989Y2 (ja) | Ｉｃカード用モジュール | |
| JPH0644106Y2 (ja) | リ−ドフレ−ム | |
| JPH07179088A (ja) | Ｉｃカード及びその製造方法 | |
| JPH11176876A (ja) | 半導体装置 | |
| JPS624957Y2 (ja) | ||
| JPH046212Y2 (ja) | ||
| JPH0992678A (ja) | Ｉｃパッケージとその製造方法 | |
| JP3108517B2 (ja) | Ｉｃカード | |
| JPS63117436A (ja) | フイルムキヤリア | |
| JPH0543294B2 (ja) | ||
| JPS63160897A (ja) | 集積回路装置 | |
| JPH0644175U (ja) | 電子部品の実装構造 |