JPH0734623B2 - バッテリ電源供給回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバッテリからの電源を電子部品等に供給するバ
ッテリ電源供給回路に関し、特にICがラッチアップした
場合にバッテリが放電してしまうことを防止するバッテ
リ電源供給回路に関する。

〔従来の技術〕

従来この主のバッテリ電源供給回路としては、例えば、
自動車に使用されるものとして第２図のブロック図に示
されるものがある。

同図において、各IC1,IC2とこれらを統括制御するCPU3
とはバス４によって互いに接続されており、バッテリか
らの電源はVBu端子５を介して常時電源回路６に供給さ
れ、この電源回路６はCPU3の電源端子Ｖ等を始めとする
各部にバックアップ用の電源電圧Vaを常時供給してい
る。

また、抵抗R1、コンデンサC1から構成される直列回路に
より電源電圧Vaの立ち上がりが検出され、さらに、この
電源電圧Vaの立ち上がりの際には、トランジスタTR1、
抵抗R2,R3、ダイオードD1から構成されるスイッチング
回路により、CPU3のリセット端子Ｒには所定の時間だけ
ハイレベル電位が印加される。このため、電源回路６が
バッテリに接続される初期時にはCPU3にリセットがかか
り、リセットがかかると即座にポート端子P1の状態が読
み込まれる。この初期時には、ポート端子P1の電位レベ
ルはロウレベルのため、CPU3は低消費電力モードである
パワーダウンモードになってバッテリ電源は節約され
る。

また、イグニッションキースイッチがオン操作されると
IGP端子７はバッテリに接続され、バッテリから電源回
路８へ電源が供給されて電源回路８からは安定化された
電圧Vbが出力される。この電圧Vbの立ち上がりは抵抗R
4、コンデンサC2の直列回路により検出され、さらに、
トランジスタTR1、抵抗R3,R5、ダイオードD2から構成さ
れるスイッチング回路により、上記と同様にしてCPU3に
リセットがかかる。リセットがかかると即座にポート端
子P1の状態が読み込まれるが、電圧Vbが出力されてポー
ト端子P1はハイレベルのため、CPU3はこのリセットによ
ってパワーダウンモードから復帰し、所定処理の実行を
開始する。

〔発明が解決しようとする課題〕

しかしながら、上記構成の従来の回路においては、CPU3
にラッチアップ現象が生じると、たとえイグニッション
キースイッチをオフ操作して電源回路８をバッテリから
切り離しても、電源回路６はバッテリに接続されたまま
であるため、電源回路６を介してバッテリからの電源は
CPU3に供給され続ける。このラッチアップ現象は大電流
が流れるため、この状態がしばらく続くとバッテリは放
電してしまい、その後自動車を再始動することが出来な
くなってしまうという課題を従来の回路な有していた。

〔課題を解決するための手段〕

本発明はこのような課題を解消するためになされたもの
で、常時バッテリに接続された第１の電源回路の出力電
流を検出し所定の電流値以上になると信号を出力する電
流検出回路と、この電流検出回路を介してマイクロプロ
セッサに供給される第１の電源回路の出力電流をスイッ
チングするスイッチング回路と、イグニッションキース
イッチのオン操作によりバッテリに接続される第２の電
源回路の出力が低下しかつ電流検出回路で過電流を検出
した場合にスイッチング回路をオフ制御する電源供給監
視回路とを備えたものである。

〔作用〕

マイクロプロセッサにラッチアップ現象が生じると電流
検出回路により過電流が検出され、引き続いてイグニッ
ションキースイッチがオフ操作されると第２の電源回路
の出力は低下し、スイッチング回路はオフされる。

〔実施例〕

次に本発明について図面を参照して以下に詳述する。

第１図は本発明の一実施例を表すブロック図であり、第
２図と同一または相当部分については同符号を用いてそ
の説明は省略する。

同図において、常時バッテリに接続されたバックアップ
用の電源回路６の出力は電流検出回路11に入力され、こ
の電流検出回路11において電源回路６の出力電流が計測
され、予め定められた所定の電流値以上になると、抵抗
R11が接続された端子への出力信号がロウレベルになる
ようになっている。さらに、この電流研修回路11を介す
る電源回路６からの出力電流はトランジスタTR2に入力
され、このトランジスタTR2を介してCPU3へバックアッ
プ用の電源が供給されるものとなっている。

また、電源供給監視回路12は、RSフリップフロップ態様
に接続されたナンド（NAND）回路13,14と、NAND回路14
の入力および出力に接続されたNOT回路15および16とか
ら構成され、電源回路６からの電源供給を受けて動作す
るものである。

また、電流検出回路11から抵抗R11への出力信号は抵抗R
11およびコンデンサC3から構成される積分回路により積
分され、積分された信号Ａは電源供給監視回路12のNAND
回路13の一入力に入力される。一方、イグニッションキ
ースイッチのオン操作によりバッテリに接続される電源
回路８から出力される信号ＢはNOT回路15に入力され
る。このように入力された信号A,Bは以下の第１表に示
される真理値表に従ってNOT回路16から信号Ｃとなって
出力される。

上表において、「Ｈ」はハイレベル，「Ｌ」はロウレベ
ルを表しており、さらに、状態は禁止入力状態であ
り、また、状態の信号Ｃ欄のＱt-1は信号Ｃが変化せ
ずに前の状態を保持することを表している。

このようにして出力された信号Ｃは、抵抗R12を介して
トランジスタTR2のベースに入力されると共に、抵抗R13
およびコンデンサC4から構成される積分回路に入力され
る。そして、積分された信号はCPU3のポート端子P2に入
力される。

また、CPU3のリセット端子ＲにはトランジスタTR3のコ
レクタが接続されており、この端子Ｒは電源回路８によ
る電圧Vbの立ち上がり時に所定の時間だけハイレベルに
なり、CPU3にリセットがかかるものとなっている。つま
り、電源回路８の出力する電源電圧Vbが立ち上がると、
トランジスタTR3のエミッタに電圧が印加されると共
に、抵抗R14を介してコンデンサC5に充電電流が流れ始
める。しかし、コンデンサC5の端子電圧はすぐにはハイ
レベルにはならないため、トランジスタTR3のベース〜
エミッタ間には電圧が生じてベース電流が流れる。この
ため、所定時間だけトランジスタTR3はオンし、このコ
レクタ電位レベルは所定時間だけハイレベルになり、CP
U3にリセットがかかるものとなっている。なお、R15,R1
6はそれぞれベース抵抗、コレクタ抵抗がある。

このような構成において、本装置の動作について以下に
詳述する。

先ず、電源回路６にバッテリを接続すると、バッテリか
ら出力された12Vの供給電圧は5Vの安定化された電圧Va
に変換されて出力される。

また、バッテリが接続されると電流検出回路11から抵抗
R11への出力信号はしばらくするとハイレベルになる
が、抵抗R11およびコンデンサC3による積分回路により
遅延され、この積分回路の時定数による所定時間後に信
号Ａはハイレベルとなる。これは雑音によって監視回路
12が誤動作するのを防ぐためである。

この時の信号Ｂはロウレベルにあるため、この時の監視
回路12の入力状態は第１表の状態に相当し、従って信
号Ｃは変化せずにハイレベルを保持する。このため、ト
ランジスタTR2のベース電位はハイレベルにあり、ベー
ス〜エミッタ間には電位差は生じないためトランジスタ
TR2はオフ状態にある。従って、電源回路６のバッテリ
への接続時にはCPU3へは電源が供給されず、バッテリか
らの供給電源は電源供給監視回路12等によって消費され
るわずかな消費電流となる。

次に、電源回路６のバッテリへの接続後にイグニッショ
ンキースイッチをオン操作すると、電源回路８へバッテ
リから電源が供給され、電源回路８からは5Vに安定化さ
れた電圧Vbが出力されてIC1,IC2等へ供給される。ま
た、電圧Vbの立ち上がりによって監視回路12への入力信
号Ｂはハイレベルになり、また、入力信号Ａはハイレベ
ルにあるので、この時の入力状態は第１表の状態に相
当するようになり、出力信号Ｃはロウレベルになる。従
って、トランジスタTR2のベース電位は低下してベース
〜エミッタ間には電位差が生じ、ベース電流が流れてト
ランジスタTR2はオンする。このため、CPU3へは電源回
路６および電流検出回路11を介してバッテリから電源が
供給される。また、これと共に出力信号Ｃは抵抗R13お
よびコンデンサC4による積分回路の時定数により定まる
所定時間だけ遅延されてCPU3のポート端子P2をロウレベ
ルにする。

また、電源回路８がバッテリに接続されて電圧Vbが確立
される際には、トランジスタTR3は抵抗R14、コンデンサ
C5の積分回路による定まる時定数の時間だけオンし、CP
U3のリセット端子Ｒには所定時間だけハイレベル信号が
入力されるCPU3はこのハイレベル信号を入力すると、記
憶されたプログラムの実行を開始する。なお、抵抗R1
4、コンデンサC5の積分回路による時定数は抵抗R13およ
びコンデンサC4の積分回路による時定数よりも小さく設
定されており、このため、CPU3のリセット端子Ｒへのリ
セットはポート端子P2のロウレベル変化よりも早く行わ
れる。

プログラムの実行が開始されるとCPU3はすぐにポート端
子P2の状態を読み込むが、信号Ｃのロウレベル変化は上
述したように積分回路により遅延されているため、CPU3
はハイレベル状態を読み込むことになる。このため、CP
U3は監視回路12が動作した直後、すなわち、電源回路６
がバッテリに接続された直後の初期セット状態であると
判断し、CPU3の内部RAMをクリアするイニシャライズ処
理を実行してから所定の処理に移行する。

次に、イグニッションキースイッチがオフ操作されると
電源回路８とバッテリとの接続は断され、電源回路８か
ら出力されていた電圧Vbは低下してIC1,IC2等への電源
供給は停止する。また、この時の監視回路12の入力信号
Ｂはロウレベルになるが、入力信号Ａはハイレベルにあ
り、この時の監視回路12の入力状態は第１表のの状態
に相当し、従って出力信号Ｃは変化せずにロウレベルに
あり、CPU3へのバックアップ用の電源供給は継続して行
われている。

また、電圧Vbの低下はポート端子P1のレベルがロウレベ
ルになることによりCPU3へ伝えられ、CPU3はこのロウレ
ベルを検知すると、その動作モードを低消費電力モード
であるパワーダウンモードにする。このため、バッテリ
からの供給電流はCPU3の内部RAMのデータの保持のみに
消費されるようになり、バッテリ電源の節約が図られ
る。

次に、再度イグニッションキースチッチがオン操作され
ると、電源回路８とバッテリとの接続は復活し、電源回
路８からは電圧Vbが再度出力されるようになり、IC1,IC
2等への電源供給が再開される。この時の監視回路12の
入力信号Ｂはハイレベルに変化するが、入力信号Ａはハ
イレベルにあり、この時の監視回路12の入力状態は、第
１表のの状態に相当し、従って出力信号Ｃは変化せず
にロウレベルのままである。このため、CPU3へは電源回
路６から電源が供給され続け、内部RAMのデータは保持
され続けている。

また、このイグニッションキースイッチのオン操作の直
後には、前述したようにトランジスタTR3によりCPU3に
リセットがかかるため、CPU3はパワーダウンモードから
復活して動作を再開し、ポート端子P2の状態を読み込
む。ポート端子P2はロウレベルにあるため、CPU3は監視
回路12が継続して動作していたと判断し、今回のイグニ
ッションキースイッチの操作は電源回路６がバッテリに
接続された直後の初期時のものでないことを知る。この
ため、内部RAMデータの状態を保持する必要を知り、内
部RAMデータのイニシャライズ処理は行わずに内部RAMデ
ータをそのままの状態に保って所定の処理を再開する。

そして、引き続くイグニッションキースイッチのオン，
オフ操作によって以上の動作が繰り返される。つまり、
キースイッチのオフ時にはIC1,IC2等への電源供給は停
止されると共にCPU3はパワーダウンモードになり、バッ
テリの消費電流は低減され、しかも、CPU3の内部RAMデ
ータは保持され続ける。また、キースイッチのオン時に
は、CPU3は保持された内部RAMデータを用いながら所定
処理を実行する。

このような状態において、何らかの原因、例えば外部か
らノイズが印加されることによってCPU3にラッチアップ
現象が生じると、電源回路６を介するバッテリからの供
給電流は増大して過電流を生じ、この過電流は電流検出
回路11により検出される。電流検出回路11はこの過電流
を検出すると、抵抗R11への出力信号をロウレベルに変
化させ、このロルレベル変化は遅延されて信号Ａに伝え
られる。

そして、イグニッションキースイッチをオフ操作すると
電源回路８から出力されていた電圧Vbは低下し、監視回
路12の入力信号Ｂはロウレベルになる。従ってこの時の
監視回路12の入力状態は第１表のの状態になり、よっ
て出力信号Ｃはハイレベルになる。信号Ｃがハイレベル
になるとトランジスタTR2はオフしてCPU3への電源供給
は断たれる。この結果、CPU3のラッチアップ現象は解消
されると共に、バッテリからの供給電流は電源供給監視
回路12等によって消費されるわずかな低消費電流とな
る。従って、CPU3のラッチアップ時にバッテリが従来の
ように放電してしまうといったこと無くなる。

また、再度イグニッションキースイッチがオン操作され
ると、CPU3のラッチアップ現象は解消されているので、
電源回路６をバッテリへ接続する初期時と同様にしてCP
U3は動作を開始し、所定の処理を行うことになる。

〔発明の効果〕

以上説明したように本発明は、常時バッテリに接続され
た第１の電源回路の出力電流を検出し所定の電流値以上
になると信号を出力する電流検出回路と、この電流検出
回路を介してマイクロプロセッサに供給される電流をス
イッチングするスイッチング回路と、電流検出回路での
過電流および第２の電源回路の出力の低下の検出により
スイッチング回路をオフ制御する電源供給監視回路とを
備えたことにより、マイクロプロセッサのラッチアップ
現象は電流検出回路により過電流として検出され、引き
続いてイグニッションキースイッチがオフ操作されると
第２の電源回路の出力は低下し、スイッチング回路はオ
フされる。

このため、マイクロプロセッサにラッチアップ現象が生
じるとバッテリからマイクロプロセッサへの電源供給は
断たれ、従来のようにラッチアップ現象によりバッテリ
が放電してしまい、自動車の再始動時に電子機器が動作
しなくなるという課題は解消されるという効果を有す
る。

【図面の簡単な説明】

第１図は本発明の一実施例による回路構成を表すブロッ
ク図、第２図は従来の回路構成を表すブロック図であ
る。 ３……CPU、６……第１の電源回路、８……第２の電源
回路、11……電流検出回路、12……電源供給監視回路、
13,14……NAND回路、15,16……NOT回路、TR2……トラン
ジスタ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】常時バッテリに接続されたバックアップ用
   の第１の電源回路と、この第１の電源回路の出力電流を
   検出し所定の電流値以上になると信号を出力する電流検
   出回路と、この電流検出回路を介してマイクロプロセッ
   サに供給される前記第１の電源回路からの出力電流をス
   イッチングするスイッチング回路と、イグニッションキ
   ースイッチのオン操作によりバッテリに接続されてバッ
   テリからの電源を各電子部品に供給する第２の電源回路
   と、この第２の電源回路の出力が低下しかつ前記電流検
   出回路で過電流を検出した場合に前記スイッチング回路
   をオフ制御する電源供給監視回路とを備えたことを特徴
   とするバッテリ電源供給回路。
2. 【請求項２】第２の電源回路の出力電圧の立上がり信号
   を積分する第１の積分回路と、積分した前記立上がり信
   号を入力して一定幅のパルス信号をマイクロプロセッサ
   のリセット端子に出力するパルス出力回路と、電源供給
   監視回路の出力を前記第１の積分回路より大きい時定数
   で積分してこの積分した信号をマイクロプロセッサのポ
   ート端子へ出力する第２の積分回路とをさらに備え、 電源供給監視回路は第１の電源回路がバッテリに接続さ
   れる初期状態を検知してこれを前記第２の積分回路へ検
   知信号として出力し、 マイクロプロセッサは、リセット端子への前記パルス信
   号入力に応じて前記ポート端子の状態を読み込み、読み
   込んだポート端子状態に基づいて第１の電源回路がバッ
   テリに接続された直後か否かを判別し、接続直後の場合
   は内部記憶装置に記憶された情報を消去し、それ以外の
   場合は前記内部記憶装置に記憶された情報を保持する ことを特徴とする特許請求の範囲第１項記載のバッテリ
   電源供給回路。
3. 【請求項３】第２の電源回路の出力はマイクロプロセッ
   サの他のポート端子に接続され、 マイクロプロセッサは、このポート端子の状態を読み込
   んで第２の電源回路の出力がない場合にその動作モード
   を低消費電力モードにする ことを特徴とする特許請求の範囲第１項または特許請求
   の範囲第２項記載のバッテリ電源供給回路。