JPH07335550A - 化合物半導体薄膜の横方向p−i−n接合形成方法 - Google Patents

化合物半導体薄膜の横方向p−i−n接合形成方法

Info

Publication number
JPH07335550A
JPH07335550A JP13205794A JP13205794A JPH07335550A JP H07335550 A JPH07335550 A JP H07335550A JP 13205794 A JP13205794 A JP 13205794A JP 13205794 A JP13205794 A JP 13205794A JP H07335550 A JPH07335550 A JP H07335550A
Authority
JP
Japan
Prior art keywords
layer
thin film
forming
substrate
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13205794A
Other languages
English (en)
Inventor
Takeshi Takamori
毅 高森
Takeshi Kamijo
健 上條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP13205794A priority Critical patent/JPH07335550A/ja
Publication of JPH07335550A publication Critical patent/JPH07335550A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】 【目的】 拡散工程を経ずに、容易にp−i−n接合を
形成する方法の提供。 【構成】 GaAs基板10に対してエッチングを行う
ことにより、面方位(N11)のNが0≦N≦3を満た
す第1面16と、この第1面16と接しかつ面方位(N
11)のNがN≒4を満たす第2面18と、この第2面
18と接しかつ面方位(N11)のNが5≦Nを満たす
第3面20とを形成する。第1〜第3面は、各面同士が
接する境界線22aおよび22bで屈折して連なってい
る。次に、第1〜第3面上に、MBE法を用いて、両極
性不純物としてのSiドープした、GaAs層又はAl
GaAs層24を成長させて、第1面16上にp型層2
6、第2面18上に低キャリア濃度層(i型層)28お
よび第3面20上にn型層30を一度に形成する

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、化合物半導体薄膜デ
バイスにおける横方向のp−i−n接合の形成方法に関
する。
【0002】
【従来の技術】異なる導電型の層を、積層せずに横方向
に接合させたデバイスの一例が、文献:「アプライド・
フィジックス・レターズ(Applied Physics Letters )
vol.53,No.2,July 1988,pp.
125−127」開示されている。特に、この文献の第
125頁の第1図には、この文献に開示の技術によって
形成されたLED素子の断面図が示されている。このL
ED素子は、Si基板上の断面中央部分にnipi活性
層を具え、この活性層の両側にそれぞれpコンタクト層
(以下、p型層と称する)およびnコンタクト層(以
下、n型層と称する)を具えている。これらのp型層お
よびn型層は、半導体基板の表面からn型不純物および
p型不純物の拡散をそれぞれ選択的に拡散させることに
よって形成される。そして、不純物、例えば硫黄(S)
の拡散にあたっては850℃の温度での熱処理を行って
いる。また、不純物を選択的に拡散させるためには、複
数のマスクパターンを不純物の種類毎に形成することが
必要となる。
【0003】尚、例えば、この活性層の代わりに半絶縁
型(いわゆるi型)層を形成すれば、横方向のpーiー
n接合を形成することができる。このように、横方向に
接合を形成すると、n型層およびp型層の両方を基板の
主表面側に露出させることができる。このため、コンタ
クトホールを設けなくとも容易にn型層およびp型層に
対するコンタクトをとることができる。
【0004】
【発明が解決しようとする課題】しかしながら、選択的
拡散によりn型層およびp型層を形成して横方向のp−
i−n接合を形成する場合、各選択的拡散を行う毎にマ
スクパターンを形成しなければならず、複雑なプロセス
が必要となる。その結果、プロセスが複雑となる程、歩
留が低下するという問題点があった。
【0005】また、拡散工程では、不純物を拡散させる
ために高温での熱処理が必要となる。例えば、上述の従
来例では850℃で硫黄を拡散させている。このように
高温での熱処理を行うと、歩留が低下するだけでなく、
p−i−n接合を形成した素子の信頼性が低下するとい
う問題点があった。
【0006】このため、拡散工程を経ずに、容易にp−
i−n接合を形成する方法の実現が望まれていた。
【0007】
【課題を解決するための手段】この出願に係る第1の発
明の化合物半導体薄膜の横方向pーiーn接合形成方法
によれば、基板に、互いに面方位の異なる第1面および
第3面と、この第1面とこの第3面との間でこの両面に
接しかつこの両面のそれぞれの傾きの中間の傾きを有す
る第2面とを形成する工程と、第1〜3面上に、MBE
法(分子線結晶成長法)を用いて、薄膜が成長する面の
面方位によってこの薄膜の導電型が決まるように両極性
不純物が添加された、化合物半導体薄膜を成長させるこ
とにより、一度の工程でそれぞれ、第1面上に第1導電
型層を形成し、第3面上に第2導電型層を形成し、第2
面上に第1および第2導電型層に接合した低キャリア濃
度層を形成する工程とを含むことを特徴とする。
【0008】また、この出願に係る第2の発明の化合物
半導体薄膜の横方向pーiーn接合形成方法によれば、
GaAs基板上の一部分に、エッチングマスクを形成す
る工程と、GaAs基板に対して、このエッチングマス
クを介して、このGaAs基板のA面に対するエッチン
グ速度がこのGaAs基板のB面に対するエッチング速
度よりも遅いエッチング液を用いて、エッチングを行う
ことにより、面方位を表すミラー指数(N11)のNが
0≦N≦3を満たす第1面と、この第1面と接しかつ面
方位(N11)のNがN≒4を満たす第2面と、この第
2面と接しかつ面方位を表すミラー指数(1MM)のM
が、0≦M≦0.25を満たす第3面とを形成する工程
と、エッチングマスクを除去する工程と、第1〜第3面
上に、MBE法を用いて、両極性不純物としてSiをド
ープした、GaAs層又はAlGaAs層を成長させ
て、第1面上にp型層、第2面上に低キャリア濃度層お
よび第3面上にn型層を形成する工程と、を含むことを
特徴とする。
【0009】また、この出願に係る第3の発明の化合物
半導体薄膜の横方向pーiーn接合形成方法によれば、
基板上の一部分に傾斜面を形成する工程と、この傾斜面
を形成した基板上に、MBE法を用いてGaAs層を成
長させ、この傾斜面上に、この傾斜面の自由エネルギー
よりもエネルギー的に安定な面である、面方位(N1
1)のNが0≦N≦3を満たす第1面とこの第1面と接
しかつ面方位(N11)のNがN≒4を満たす第2面と
を形成し、かつ、非傾斜面上に、この第2面と接しかつ
面方位(1MM)のMが、0≦M≦0.25を満たす第
3面を形成する工程と、第1〜第3面上に、MBE法を
用いて、両極性不純物としてSiをドープした、GaA
s層又はAlGaAs層を成長させて、第1面上にp型
層、第2面上に低キャリア濃度層および第3面上にn型
層を形成する工程と、を含むことを特徴とする。
【0010】但し、第1〜第3の発明において、i層は
低キャリア濃度層を意味する。従って、i層は半絶縁型
層のみでなく、例えば低濃度のn型層であるn- 層や低
濃度のp型層であるp- 層となる場合も含む。
【0011】但し、第1の発明において、第1導電型と
は、n型又はp型のいずれか一方の導電型を意味し、第
2導電型は第1導電型でない方の導電型を意味する。
【0012】但し、第2および第3の発明において、第
3面の面方位(1MM)のMが0≦M≦0.25を満た
すということは、別の表記をすれば、面方位(N11)
のNが5≦Nを満たす場合に相当する。
【0013】
【作用】この出願に係る第1の発明の化合物半導体薄膜
の横方向p−i−n接合の形成方法によれば、MBE法
を用いて、薄膜が成長する面の面方位によってこの薄膜
の導電型が決まるように両極性不純物が添加された、化
合物半導体薄膜を成長させる。このような化合物半導体
薄膜を形成する面として、基板に、互いに面方位の異な
る第1面および第3面と、この第1面とこの第3面との
間でこの両面に接しかつこの両面のそれぞれの傾きの中
間の傾きを有する第2面とを形成する。そして、この上
に化合物半導体薄膜を形成すると、一度の工程でそれぞ
れ、第1面上に第1導電型層を形成し、第3面上に第2
導電型層を形成し、第2面上に第1および第2導電型層
に接合した低キャリア濃度層を形成することができる。
【0014】また、この出願に係る第2の発明の化合物
半導体薄膜の横方向p−i−n接合の形成方法によれ
ば、MBE法を用いて、両極性不純物としてSiをドー
プした、GaAs層又はAlGaAs層の薄膜を成長さ
せることにより、横方向のp−i−n接合を形成する。
この薄膜の導電型は、薄膜が成長する面の面方位によっ
て決めることができる。第2発明では、薄膜の導電型が
それぞれp型、i型およびn型になる面方位として、面
方位(N11)のNが0≦N≦3を満たす第1面と、こ
の第1面と接しかつ面方位(N11)のNがN≒4を満
たす第2面と、この第2面と接しかつ面方位(1MM)
のMが、0≦M≦0.25を満たす第3面とを形成す
る。これら第1〜第3面は、GaAs基板上の一部分に
形成したエッチングマスクを介して、基板をエッチング
して形成する。このエッチングに際して、GaAs基板
のA面(Gaが表面に出ている面)に対するエッチング
速度がGaAs基板のB面(Asが表面に出ている面)
に対するエッチング速度よりも遅いエッチング液を用い
ることにより、上述の面方位を有する第1〜第3面を形
成することができる。
【0015】そしてこれら第1〜第3面上に、MBE法
を用いて、両極性不純物としてSiをドープした、Ga
As層又はAlGaAs層の薄膜を成長させると、後述
の第1実施例でも述べるように、第1面上にp型層、第
2面上に低キャリア濃度層および第3面上にn型層を形
成することができる。
【0016】また、この出願に係る第3の発明の化合物
半導体薄膜の横方向p−i−n接合の形成方法によれ
ば、MBE法を用いて、両極性不純物としてSiをドー
プした、GaAs層又はAlGaAs層の薄膜を成長さ
せることにより、横方向のp−i−n接合を形成する。
この薄膜の導電型は、薄膜が成長する面の面方位によっ
て決めることができる。第2発明では、薄膜の導電型が
それぞれp型、i型およびn型になる面方位として、面
方位(N11)のNが0≦N≦3を満たす第1面と、こ
の第1面と接しかつ面方位(N11)のNがN≒4を満
たす第2面と、この第2面と接しかつ面方位(1MM)
のMが、0≦M≦0.25を満たす第3面とを形成す
る。第3の発明では、これら第1〜第3面を形成するに
あたり、先ず、基板上の一部分に傾斜面を形成する。そ
して、この傾斜面を形成した基板上に、MBE法を用い
てGaAs層を成長させれば、この傾斜面の自由エネル
ギーよりもエネルギー的に安定な面である第1および第
2面を傾斜面上に形成することができる。また、非傾斜
面上には第3面を同時に形成することができる。
【0017】そしてこれら第1〜第3面上に、MBE法
を用いて、両極性不純物としてSiをドープした、Ga
As層又はAlGaAs層の薄膜を成長させると、後述
の第1実施例でも述べるように、第1面上にp型層、第
2面上に低キャリア濃度層および第3面上にn型層を形
成することができる。
【0018】従って、この出願に係る第1〜第3の発明
によれば、拡散工程を経ずに、容易に化合物半導体薄膜
の横方向p−i−n接合を形成することができる。
【0019】その結果、拡散工程を行わないので、各選
択的拡散を行う毎にマスクパターンを形成する必要がな
く、マスクパターンを形成する回数を減らすことができ
る。このため、プロセスを簡略化することができるの
で、歩留の低下を抑制することが期待できる。また、拡
散工程を行わないので、従来例のように高温で熱処理を
行う必要がない。このため、熱処理による歩留が低下を
抑制することが期待できるだけでなく、p−i−n接合
を形成した素子の信頼性の低下を抑制することができ
る。
【0020】
【実施例】以下、図面を参照して、この出願に係る第1
〜第3の発明の一例について説明する。尚、図面は、こ
の発明が理解できる程度に各構成成分の大きさ、形状お
よび配置関係を概略的に示してあるにすぎない。従っ
て、この発明はこの図示例にのみ限定されるものでない
ことは明らかである。
【0021】<第1実施例>第1実施例では、第1およ
び第2の発明の一例について併せて説明する。図1の
(A)および(B)は、第1実施例の説明に供する前半
の工程図である。図2の(A)および(B)は、図1の
(B)に続く後半の工程図である。
【0022】第2の発明では、先ず、半絶縁性のGaA
s基板10の(100)面12上の一部分に、フォトレ
ジストからなるエッチングマスク14を形成する。第1
実施例では、GaAs基板10の<0−11>方向に沿
った縁14aを有するエッチングマスク14を形成する
(図1の(A))。
【0023】尚、このGaAs基板10は第1の発明の
基板に相当する。
【0024】次に、GaAs基板10に対して、このエ
ッチングマスク14を介して、化学エッチングを行うこ
とにより、面方位(N11)のNが0≦N≦3を満たす
第1面16と、この第1面16と接しかつ面方位(N1
1)のNがN≒4を満たす第2面18と、この第2面1
8と接しかつ面方位(N11)のNが5≦Nを満たす第
3面20とを形成する。
【0025】第1面16および第2面18の形成にあた
っては、このGaAs基板10のA面に対するエッチン
グ速度がこのGaAs基板10のB面に対するエッチン
グ速度よりも遅いエッチング液を用いる。ここでは、エ
ッチング液として、リン酸と水と過酸化水素水との混合
液を用いる。このエッチング液は、この混合液の混合比
を変えることによって、エッチングにより形成される面
の面方位を変えることができる。従って、2種類の混合
比のエッチング液で順次にエッチングを行うことによ
り、第1面16および第2面18を形成することができ
る。また、ここでは、エッチングマスク14の下の一部
分のGaAs基板面に残存した(100)面をそのまま
第3面20として使う。また、ここでは、第1面16の
先の、エッチングマスク14から離れた領域には、エッ
チングにより新たな(100)面36が形成される(図
1の(B))。
【0026】ここで、図3のグラフに、エッチングによ
って形成される傾斜面の角度の、エッチング液の過酸化
水素水の相対比率に対する依存性を示す。図3のグラフ
の横軸は、リン酸に対する過酸化水素水の相対比率を表
す。また、縦軸は、傾斜面の(100)面に対する傾斜
角度を表す。グラフ中の折れ線Iは、各測定点のプロッ
トを結んだものである。
【0027】尚、この実施例の第1〜第3面はそれぞ
れ、第1の発明の第1〜第3面、即ち、互いに面方位の
異なる第1面および第3面と、この第1面とこの第3面
との間でこの両面に接しかつこの両面のそれぞれの傾き
の中間の傾きを有する第2面に相当する。
【0028】次に、エッチングマスク14を有機洗浄に
より除去する。このようにして得られた第1〜第3面1
6、18および20は、各面同士が接する境界線22a
および22bで屈折して連なった連続屈折傾斜面38を
形成している。また、第1〜第3面は、この実施例では
平面パターンで見て直線上に並んでいる。エッチングマ
スク14を除去した基板の断面斜視図を図2の(A)に
示す。
【0029】次に、第1〜第3面上に、MBE法を用い
て、両極性不純物としてのSi(シリコン)ドープし
た、GaAs層又はAlGaAs層(薄膜とも称する)
24を成長させる。ここでは、通常のMBE成長条件と
同じ条件で薄膜24を成長させ、成長温度を500〜7
00℃程度とし、Si不純物の添加濃度を1016〜10
19個/cm-3程度とする。また、成長にあたっては、V
族のAs(ヒ素)の原料ガスとIII 族のGa(ゲルマニ
ウム)の原料ガスの供給量の比であるV/III比を1〜
1.5程度とする。ここでは、V/III比は1よりも大き
くかつ1に近い値であることが望ましい。
【0030】III-V族の化合物半導体であるGaAsや
AlGaAsの層に、SiのようなIV族の不純物を添加
すると、この不純物は両極性不純物として働く。このた
め、この層の導電型はp型にもn型にもなる。例えば、
GaAs基板の主表面として一般に用いられる(10
0)面上に、Siを添加したGaAs又はAlGaAs
の薄膜をMBE法を用いて成長させると、この薄膜は通
常n型の導電型の電気特性を示す。一方、(100)面
とは異なる面方位の面上に薄膜を成長させた場合は必ず
しもn型にはならない。例えば、面方位(N11)のA
面(但し、Nは実数)で0≦N≦3を満足する面上に成
長させた場合は、薄膜はp型の導電型を示す。また、面
方位(N11)のA面でN≒4を満足する場合は、薄膜
はキャリア濃度の低い低キャリア濃度層(i型層)とな
り、例えば半絶縁型、n- 型、p型を示す。
【0031】従って、上述したこの実施例でのMBE法
による成長条件で、薄膜24を形成することにより、第
1面16上にp型層26、第2面18上に低キャリア濃
度層(i型層)28および第3面20上にn型層30を
一度に一括して形成することができる。これらp型層2
6、i型層28およびn型層30は各層の表面に沿った
方向即ち横方向p−i−n接合40を形成している(図
2の(B))。
【0032】尚、ここでは、p型が第1の発明の第1の
導電型に相当し、n型が第1の発明の第2の導電型に相
当する。
【0033】<第2実施例>第2実施例では、第1およ
び第3の発明の一例について併せて説明する。図4の
(A)および(B)は、第2実施例の説明に供する前半
の工程図である。図5の(A)および(B)は、図4の
(B)に続く後半の工程図である。
【0034】第3の発明では、先ず、基板上の一部分に
傾斜面を形成する。第3実施例では、基板としてGaA
s基板10を用いる。そして、GaAs基板10上の一
部分に、フォトレジストからなるエッチングマスク14
を形成する。第2実施例では、第1実施例と同様に、G
aAs基板10の<0−11>方向に沿った縁12を有
するエッチングマスク14を形成する。但し、<0−1
1>の「−1」は、通常、1のバー(bar )で表記
されているものを便宜的に表している。そして、この実
施例では、このエッチングマスク14を介してエッチン
グを行って傾斜面32を形成する。この傾斜面32は、
面方位(N11)のNが3の近傍の値となるように形成
する。この傾斜面32は、後述するこの実施例の第1面
16および第2面18よりも自由エネルギーが高く、比
較的不安定な面となる。また、この傾斜面32先の、エ
ッチングマスク14から離れた領域には、エッチングに
より新たな(100)面36が形成される。このように
して得られた第1〜第3面16、18および20は、各
面同士が接する境界線22aおよび22bで屈折して連
なった連続屈折傾斜面38を形成している。また、第1
〜第3面は、この実施例では平面パターンで見て直線上
に並んでいる。
【0035】この傾斜面32を形成するために、ここで
は、エッチング液としてリン酸と水と過酸化水素水の混
合液を用いる。この混合液の混合比は、第1実施例にお
いて第1面16および第2面18をそれぞれ形成したと
きの各混合比の間の混合比とする(図4の(A))。
【0036】次に、エッチングマスク14を有機洗浄で
除去した後、この傾斜面24を形成した基板10b上
に、MBE法を用いてGaAs層34を成長させる。こ
こでは、成長温度が600℃、V/III比が1.5程度、
成長速度が0.5μm/時間程度の条件下で、不純物の
Siを2×1018個/cm-3程度添加して、1μm程の
厚さに成長させる。
【0037】このようにしてGaAs層34を成長させ
ると、この傾斜面34の自由エネルギーよりもエネルギ
ー的に安定な面である、面方位(N11)のNが0≦N
≦3を満たす第1面16とこの第1面16と接しかつ面
方位(N11)のNがN≒4を満たす第2面18とが自
動的に形成される。また、ここでは、非傾斜面上に、こ
の第2面18と接しかつ面方位(1MM)のMが、0≦
M≦0.25を満たす第3面20が形成される(図4の
(B))。
【0038】次に、第1〜第3面20上に、MBE法を
用いて、両極性不純物としてSiをドープした、GaA
s層又はAlGaAs層からなる薄膜24を成長させ
て、第1面16上にp型層26、第2面18上に低キャ
リア濃度層18および第3面20上にn型層30を一度
に形成する。薄膜24の成長の条件は、第1実施例にお
けるGaAs層又はAlGaAs層24の成長時の条件
と同一とする。これらp型層26、i型層28およびn
型層30は各層の表面に沿った方向即ち横方向p−i−
n接合40を構成する(図5)。
【0039】尚、ここでは、p型が第1の発明の第1の
導電型に相当し、n型が第1の発明の第2の導電型に相
当する。
【0040】上述した各実施例では、この発明を特定の
材料を使用し、特定の条件で形成した例について説明し
たが、この発明は多くの変更および変形を行うことがで
きる。例えば、上述した第1実施例では、基板の(10
0)面をエッチングして、第1〜第3面を得たが、第1
および第2の発明では、例えば、面方位(N11)で0
≦N≦3の基板面をエッチングして、第1〜第3面を得
ることもできる。また、第1〜第3の発明では、全ての
B面を第3面として利用することができる。
【0041】また、上述した各実施例では、エッチング
マスクとしてフォトレジストを用いたが、例えば、Si
2 等の誘電体膜をパターニングしたものをエッチング
マスクとして用いても良い。
【0042】また、上述した実施例では、第1〜第3面
を平面パターンで見て直線上に並べて設けたが、この出
願に係る各発明では、第1〜第3面を平面パターンで見
て必ずしも直線上に並べて設ける必要はない。
【0043】また、上述した各実施例では、いずれもIV
族の不純物を添加したIII-V族の化合物半導体薄膜の横
方向のp−i−n接合を形成したが、各発明では、II-V
I 族、例えばInPの化合物半導体薄膜の横方向のp−
i−n接合を形成しても良い。
【0044】また、上述した実施例では、エッチング液
として、リン酸と水と過酸化水素水との混合液を用いた
が、エッチング液は所望の面方位が得られるものならば
良く、例えば、フッ酸と過酸化水素水との混合液を用い
ても良い。この混合液もフッ酸と過酸化水素水との混合
比を変えることにより、エッチングにより形成される面
方位を変えることができる。
【0045】また、第2実施例では、基板として、Ga
As基板を用いたが、第3の発明では、基板として必ず
しも化合物半導体を使用しなくとも良く、例えば、等方
性の材料であるSi基板を使用することもできる。
【0046】
【発明の効果】この出願に係る第1〜第3の発明によれ
ば、拡散工程を経ずに、容易に化合物半導体薄膜の横方
向p−i−n接合を形成することができる。
【0047】その結果、拡散工程を行わないので、各選
択的拡散を行う毎にマスクパターンを形成する必要がな
く、マスクパターン(この発明ではエッチングマスク)
を形成する回数を減らすことができる。このため、プロ
セスを簡略化することができるので、歩留の低下を抑制
することが期待できる。また、拡散工程を行わないの
で、従来例のように高温で熱処理を行う必要がない。こ
のため、熱処理による歩留の低下を抑制することが期待
できるだけでなく、p−i−n接合を形成した素子の信
頼性が低下を抑制することができる。
【図面の簡単な説明】
【図1】(A)および(B)は、第1実施例の説明に供
する前半の工程図である。
【図2】(A)および(B)は、図1の(B)に続く、
後半の工程図である。
【図3】傾斜角度のエッチング液の混合比に対する依存
性を示すグラフである。
【図4】(A)および(B)は、第2実施例の説明に供
する前半の工程図である。
【図5】図4の(B)に続く、後半の工程図である。
【符号の説明】
10、10a、10b:GaAs基板 12:(100)面 14:エッチングマスク 16:第1面 18:第2面 20:第3面 22a、22b:境界線 24:薄膜(GaAs層又はAlGaAs層) 26:p型層 28:i型層(低キャリア濃度層) 30:n型層 32:傾斜面 34:GaAs層 36:(100)面 38:連続屈折傾斜面 40:横方向p−i−n接合

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 基板に、互いに面方位の異なる第1面お
    よび第3面と、該第1面と該第3面との間で当該両面に
    接しかつ該両面のそれぞれの傾きの中間の傾きを有する
    第2面とを形成する工程と、 前記第1〜3面上に、MBE法を用いて、薄膜が成長す
    る面の面方位によって該薄膜の導電型が決まるように両
    極性不純物が添加された、化合物半導体薄膜を成長させ
    ることにより、一度の工程でそれぞれ、前記第1面上に
    第1導電型層を形成し、前記第3面上に第2導電型層を
    形成し、前記第2面上に前記第1および第2導電型層に
    接合した低キャリア濃度層を形成する工程とを含むこと
    を特徴とする化合物半導体薄膜の横方向p−i−n接合
    形成方法。
  2. 【請求項2】 半絶縁性のGaAs基板上の一部分に、
    エッチングマスクを形成する工程と、 該GaAs基板に対して、該エッチングマスクを介し
    て、該GaAs基板のA面に対するエッチング速度が該
    GaAs基板のB面に対するエッチング速度よりも遅い
    エッチング液を用いて、エッチングを行うことにより、
    面方位(N11)のNが0≦N≦3を満たす第1面と、
    該第1面と接しかつ面方位(N11)のNがN≒4を満
    たす第2面と、該第2面と接しかつ面方位(1MM)の
    Mが0≦M≦0.25を満たす第3面とを形成する工程
    と、 前記エッチングマスクを除去する工程と、 前記第1〜第3面上に、MBE法を用いて、両極性不純
    物としてSiをドープした、GaAs層又はAlGaA
    s層を成長させて、第1面上にp型層、第2面上に低キ
    ャリア濃度層および第3面上にn型層を形成する工程
    と、を含むことを特徴とする化合物半導体薄膜の横方向
    p−i−n接合形成方法。
  3. 【請求項3】 基板上の一部分に傾斜面を形成する工程
    と、 該傾斜面を形成した基板上に、MBE法を用いてGaA
    s層を成長させ、該傾斜面上に、当該傾斜面の自由エネ
    ルギーよりもエネルギー的に安定な面である、面方位
    (N11)のNが0≦N≦3を満たす第1面と該第1面
    と接しかつ面方位(N11)のNがN≒4を満たす第2
    面とを形成し、かつ、非傾斜面上に、該第2面と接しか
    つ面方位(1MM)のMが0≦M≦0.25を満たす第
    3面を形成する工程と、 前記第1〜第3面上に、MBE法を用いて、両極性不純
    物としてSiをドープした、GaAs層又はAlGaA
    s層を成長させて、第1面上にp型層、第2面上に低キ
    ャリア濃度層および第3面上にn型層を形成する工程
    と、を含むことを特徴とする化合物半導体薄膜の横方向
    p−i−n接合形成方法。
JP13205794A 1994-06-14 1994-06-14 化合物半導体薄膜の横方向p−i−n接合形成方法 Pending JPH07335550A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13205794A JPH07335550A (ja) 1994-06-14 1994-06-14 化合物半導体薄膜の横方向p−i−n接合形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13205794A JPH07335550A (ja) 1994-06-14 1994-06-14 化合物半導体薄膜の横方向p−i−n接合形成方法

Publications (1)

Publication Number Publication Date
JPH07335550A true JPH07335550A (ja) 1995-12-22

Family

ID=15072515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13205794A Pending JPH07335550A (ja) 1994-06-14 1994-06-14 化合物半導体薄膜の横方向p−i−n接合形成方法

Country Status (1)

Country Link
JP (1) JPH07335550A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4794558B2 (ja) * 2004-08-09 2011-10-19 キネテイツク・リミテツド 横型半導体デバイスを製作する方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4794558B2 (ja) * 2004-08-09 2011-10-19 キネテイツク・リミテツド 横型半導体デバイスを製作する方法

Similar Documents

Publication Publication Date Title
US7294201B2 (en) Method of manufacturing crystal of III-V compound of the nitride system, crystal substrate of III-V compound of the nitride system, crystal film of III-V compound of the nitride system, and method of manufacturing device
US5093278A (en) Method of manufacturing a semiconductor laser
JPH04337689A (ja) オプトエレクトロニクス半導体装置及びその製造方法
JPH05502331A (ja) 幾何学的ドーピング法および同法により製造の電子デバイス
CN100502027C (zh) 光元件
JPH07335550A (ja) 化合物半導体薄膜の横方向p−i−n接合形成方法
JP2003283047A (ja) リッジ導波路型分布帰還レーザ
JPH01198088A (ja) 半導体レーザおよびその製造方法
JP2006505134A (ja) 半導体光デバイス内の量子井戸混合
Bellavance et al. Room‐temperature mesa lasers grown by selective liquid phase epitaxy
JPS6288318A (ja) 半導体装置の製造方法
JPS6223191A (ja) リツジ型半導体レ−ザ装置の製造方法
KR100319774B1 (ko) 자동정렬 구조의 평면 매립형 반도체 레이저 제조방법
JP3869662B2 (ja) 半導体層の形成方法
JP3689733B2 (ja) 半導体素子の製造方法
JPH10510102A (ja) チャネル内のリッジ状レーザ
KR100388531B1 (ko) 아이형 리지를 가지는 반도체 레이저 다이오드의 제조방법
JPH06283816A (ja) 埋め込み構造半導体レーザとその製造方法
JPS62179790A (ja) 半導体レ−ザ
JPH0650770B2 (ja) 光半導体装置の製造方法
JPH09293926A (ja) 半導体装置およびその製造方法
JPH02103989A (ja) 半導体レーザアレイ及びその製造方法
JPH0614576B2 (ja) 半導体素子の製造方法
JPH02114583A (ja) 半導体レーザの製造方法
JPS60235485A (ja) 半導体レ−ザ装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030311