JPH07314798A - プリンタ装置 - Google Patents

Abstract

(57)【要約】 【目的】制御プログラムを簡単に更新できるプリンタを
提供する。 【構成】ホストコンピュータ２０は、フロッピディスク
３５から読みこんだプリンタの制御プログラムを、プリ
ンタ装置に送りつける。プリンタ装置は、データ受信部
２２を介してプログラムをＲＡＭ２８に格納しておく。
その後、消去／書込み制御回路３３により、フラッシュ
メモリ２６にＲＡＭ２８に格納しておいたプログラムを
書込む。この制御は、ＣＰＵ２１がＲＯＭ２７に格納さ
れたプログラムを実行して行う。フラッシュメモリ２６
の書込みが終えたなら、ＣＰＵ２１はフラッシュメモリ
２６のプログラムを実行することでプリンタを制御す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、たとえばホストコンピ
ュータから転送されるデータを、記録ヘッドを用いて被
記録媒体に記録するプリンタ装置に関する。

【０００２】

【従来の技術】従来、記録用紙やプラスチック薄板等の
シート材（被記録媒体）に文字や画像などを記録するプ
リンタ装置が知られており、これらプリンタ装置で採用
されている画像形成プロセスには、ワイヤドット方式、
熱転写方式、インクジェット方式、レーザービーム方式
などがある。これらの画像形成プロセスにかかわらず、
記録装置ではホストコンピュータからの受信データ解
析、紙の搬送および記録ヘッド制御等のプリンタエンジ
ン制御を、プリンタ装置を制御するために内蔵されてい
るマイクロ処理装置（ＭＰＵ）が行っており、そのＭＰ
Ｕの制御手順を示すプログラムは不揮発性のＥＰＲＯＭ
またはマスクＲＯＭに記憶されている。

【０００３】また、記録ヘッドの駆動パルス作成等のエ
ンジン制御、記録データ作成等各種ロジック部分はハー
ドウェア化されており、最近では該ロジック部分を１つ
のＬＳＩに集積したゲートアレイを使用することが多
い。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来のプリンタ装置では、ＭＰＵの制御プログラムを記憶
したＥＰＲＯＭまたはマスクＲＯＭはユーザ側で書き換
え不能なため次のような欠点があった。

【０００５】（１）ＭＰＵの制御プログラムにソフトウ
ェアバグが発生した場合、ＥＰＲＯＭの書き直しまたは
マスクの交換が必要なため、多大なサービス費用が発生
する。特にマスクＲＯＭの修正には１か月以上の日数が
かかるため、タイムラグが大きい。

【０００６】（２）例えば、インクジェット記録装置に
おける、ユーザ交換可能なヘッドがバージョンアップさ
れた場合のように、装置の一部について特性向上のため
の互換性のあるバージョンアップを行った場合、既に市
場に出回っている装置についてはその制御プログラムを
変更ができないため、バージョンアップされた部分を最
適制御するようにソフトウエアの改良が困難であり特性
アップの恩恵を甘受できない。

【０００７】また、上記従来例では、ゲートアレイ等で
構成されたロジック回路は、当然ユーザ側で変更できな
いため、ロジック回路の変更が必要なバージョンアップ
は、新製品と同様の扱いとなるため、開発期間、しいて
は開発費の増大という問題があった。

【０００８】本発明は上記従来例に鑑みてなされたもの
で、プリンタの制御論理の変更を簡単に行うことのでき
るプリンタ装置を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に本発明のプリンタ装置は以下のような構成を備える。
すなわち、画像を媒体上に印刷するプリンタ装置であっ
て、不揮発性の記憶媒体を含む記憶手段と、データを入
力する入力手段と、前記記憶媒体に記憶された内容を、
前記入力手段により入力されたデータに書き換える書換
制御手段と、前記記憶媒体に記憶されたデータに従っ
て、当該プリンタ装置を制御する制御手段とを備える。

【００１０】ことを特徴とするプリンタ装置。

【００１１】また、他の態様によれば、本発明のプリン
タ装置は以下のような構成を備える。すなわち、ホスト
コンピュータから受信した記録データを記録ヘッドによ
り記録シートに記録するプリンタ装置であって、当該記
録装置の各種制御を司るプロセッサと、該プロセッサの
制御手順を記憶する、書き換え可能な記憶デバイスと、
該記憶デバイスの記憶内容の消去および書き込みを制御
する制御手段と、前記ホストコンピュータと当該記録装
置間のインターフェース手段とを備え、前記ホストコン
ピュータからダウンロードされたプログラムを、前記制
御手段により前記記憶デバイスに書込む。

【００１２】また、他の態様によれば、本発明のプリン
タ装置は以下のような構成を備える。すなわち、ホスト
コンピュータから受信した記録データを記録ヘッドによ
り記録シートに記録するプリンタ装置であって、当該記
録装置の各種制御を司るゲートアレイ回路と、該ゲート
アレイ回路の接続状態を記憶する、書き換え可能な記憶
デバイスと、該記憶デバイスの記憶内容の消去および書
き込みを制御する制御手段と、前記ホストコンピュータ
と当該記録装置間のインターフェース手段とを備え、前
記ホストコンピュータからダウンロードされた接続情報
を、前記制御手段により前記記憶デバイスに書込む。

【００１３】

【作用】上記構成により、不揮発性の記憶媒体に記憶し
たデータを、入力されたデータで書き換えることがで
き、そのデータに従ってプリンタを制御することができ
る。

【００１４】

【実施例】

［第１実施例］以下、添付図面を参照して本発明の好適
な実施例を詳細に説明する。本実施例の動作を説明する
前に、図３を参照して本実施例のシリアル・インクジェ
ット・プリンタについて説明する。

【００１５】図３において、シート （記録用紙やプラ
スチック薄板等の被記録媒体）１をバックアップするプ
ラテン２の前方には、これと平行に装置されたガイド軸
３，４に沿って左右に往復移動するキャリッジ５が設け
られている。このキャリッジ５には、記録データに従っ
てシート１に画像を記録する記録ヘッド６が搭載されて
いる。この記録ヘッド６は、本実施例では、６４本のノ
ズルを備えたインクジェット・ヘッドとする。キャリッ
ジ５は、キャリッジモータ７により回転駆動されるプー
リ８と従動プーリ９とに捲回されたタイミングベルト１
０に固定され、キャリッジモータ７の回転により主走査
方向（矢印Ｆ方向）に往復移動される。そして、この往
復動の往路および復路の各々において記録動作が行われ
る。

【００１６】シート１は、ペーパーパン１１に沿って挿
入され、かつシート送りモータ１２で回転駆動されるシ
ート送りローラ（不図示）によって記録ヘッド６とプラ
テン２との間の記録部へ供給される。この記録部へ送り
込まれるシート１は、シート押さえ板１３によってプラ
テン（固定式の平プラテン）２に密着されている。記録
部を通過したシートは、シート送りローラ（不図示）と
同期駆動される排紙ローラ１４およびローラ１５によっ
て搬送され排紙される。

【００１７】記録ヘッド６の記録範囲を外れた位置に設
定されたホームポジション位置には、記録ヘッド６のオ
リフィス面に対し密着、離隔するキャップ１７およびイ
ンク吸引手段からなるヘッド回復装置１６が設けられて
いる。記録に際しては、キャリッジ５の主走査方向への
走査に伴ない、ガイド軸４と平行して設けられた不図示
のリニアエンコーダから出力される信号に同期して、記
録ヘッド６のインク滴吐出手段を記録データに基づいて
駆動し、ノズル内部のオリフィスから発射されるインク
滴をシート１に付着させてドットパターンを形成してい
く。

【００１８】記録終了後、記録ヘッド６はホーム位置に
停止させられ、インク回復装置１６のキャップ１７で記
録ヘッド６のオリフィス面は密閉される。

【００１９】図１は、図３のインクジェットプリンタ装
置の概略構成を示すブロック図である。本実施例では、
プリンタ制御プログラムなどを記憶する素子として、基
板に実装した状態で消去および書き込み可能なフラッシ
ュメモリを採用する。

【００２０】図１において、プリンタ装置のＣＰＵ（中
央演算処理装置）２１は、記録データ受信部２２を介し
てホストコンピュータ２０に接続され、ホストコンピュ
ータ２０よりの指令データおよび文字データを授受して
いる。このＣＰＵ２１には、処理動作のタイミングを規
定するタイマ２５、ＣＰＵ２１の制御プログラムや文
字，記号等のフォントを記憶するフラッシュメモリ２
６、フラッシュメモリ２６の消去の制御手順およびホス
トコンピュータから受信したプログラムデータを書き込
む制御手順を記憶した、基板に実装した状態で書込み／
消去不能なＲＯＭ２７、受信バッファなどを含み、ＣＰ
Ｕ２１のワークエリアとして使用されるＲＡＭ２８が接
続されている。

【００２１】これにより通常モード時には、ＣＰＵ２１
は、フラッシュメモリ２６に記憶されているプログラム
の手順に従って、ホストコンピュータ２０から転送され
てくる指令データおよび記録データ、更には操作パネル
に設けられた各種スイッチ３０などから入力ポート２９
を介して入力される各種の指示信号に基づいて、出力ポ
ート３１、モータ駆動回路３２を介してキャリッジモー
タ７やシート送りモータ１２等の回転を制御するととも
に、ヘッド制御部２３及びヘッド駆動部２４を介して記
録ヘッド（インクジェットヘッド）６に記録データを出
力して、その記録動作を制御している。

【００２２】フラッシュメモリ２６に対するプログラム
データのダウンロード時には、フロッピーディスク３５
で提供されたプログラムデータをホストコンピュータ２
０は読み取り、セントロニクスインターフェース等公知
のインターフェースを介して転送される。記録装置側で
は、転送データはデータ受信部２２を介して受信バッフ
ァであるＲＡＭ２８に記憶される。フラッシュメモリ２
６へは、消去／書き込み制御回路３３により、メモリ内
容を消去後、ＲＡＭ２８に記憶されたデータを書き込
む。この時フラッシュメモリ２６の消去および書き込み
時に入力される＋１２Ｖのプログラム電源はリレ−３４
により切り換えられる。

【００２３】次に、フラッシュメモリについて概略を説
明する。

【００２４】フラッシュメモリは、電気的にデータの消
去、書き込みを行え、オンボードでの書換が可能な不揮
発性メモリである。ＥＰＲＯＭとの違いは、ＥＰＲＯＭ
の場合、一度ボードから取り外して紫外線でデータの消
去後、ＲＯＭライタで書き込みを行いボードに戻すた
め、オンボードで消去、書き込みができない点である。
また、オンボードで消去、書き込みが可能な素子として
ＥＥＰＲＯＭがあるが、ＥＥＰＲＯＭのメモリデバイス
は１メモリセルが２トランジスタ構成でビット単価が高
く、かつ容量も現在２５６Ｋｂｉｔが最大で、本実施例
のように安価で大容量が要求されるＲＯＭという用途に
は適さない。更には、書き換え可能回数も１００から１
０⁴回可能で、ＥＰＲＯＭ以上である。

【００２５】以上述べたように、フラッシュメモリは、
大容量かつオンボードで多数回の書き換え可能な不揮発
性メモリを安価に提供できるという特性を持ち、本実施
例のプリンタに用いるには最適である。

【００２６】図４は、一般的な１Ｍｂｉｔ（１２８×８
ｂｉｔ）のフラッシュメモリのピン配置およびピンに対
応するピン名称を示している。本実施例では、図４のフ
ラッシュメモリを例に説明する。図４において、Ａ０〜
Ａ１６はアドレス入力、Ｉ／Ｏ０〜Ｉ／Ｏ７はデータ出
力端子で、それぞれＣＰＵ２１のアドレスバス、データ
バスに直結される。

【００２７】通常の読み出し動作時は、ＥＰＲＯＭ、マ
スクＲＯＭと同様で、アドレスを確定させて、／ＣＥ
（チップイネーブル）、／ＯＥ（出力イネーブル）を
“Ｌｏｗ”レベルにすることにより、データ入出端子か
らデータが出力される。なお、負論理の信号は、信号名
の前に“／”を付して表わす。

【００２８】消去動作時は図５で示すようタイミングチ
ャート図のように、Ｖｐｐ（プログラム電源）端子に＋
１２Ｖ印加後、／ＯＥおよび／ＰＧＭ（プログラム）端
子を“Ｈｉｇｈ”にしたまま、／ＣＥを“Ｌｏｗ”に固
定し、／ＥＥ（イレースイネーブル）端子に約１００ｎ
ｓ以上のＬｏｗパルスを印加すると、チップに内蔵され
た自動消去回路が動作し、消去が開始される。自動消去
開始後、／ＯＥおよび／ＥＥを“Ｌｏｗ”にするとＩ／
Ｏ７端子からステータスが出力される。この端子のデー
タが“０”の時は消去中、“１”の時は消去動作が終了
していることを示す。

【００２９】最後に、書き込み動作は、図６のタイミン
グチャートのように、Ｖｐｐ端子に＋１２Ｖを印加後、
書込みアドレスとデータを確定して／ＯＥおよび／ＥＥ
を“Ｈｉｇｈ”にしたまま／ＣＥを“Ｌｏｗ”に固定
し、／ＰＧＭに約２００μｓの“Ｌｏｗ”パルスを印加
すると完了する。

【００３０】図７は、本実施例におけるフラッシュメモ
リ２６に対する消去・書き込み制御回路３３の一例であ
る。図７は、フラッシュメモリ２６に対する消去・書き
込み制御回路３３の一例である。図７は、フラッシュメ
モリ２６の通常読み取り動作、消去動作、書き込み動作
全て行えるように、フラッシュメモリ２６のＶｐｐ，／
ＣＥ，／ＯＥ，／ＥＥ，／ＰＧＭ端子をコントローラす
るための回路例である。以下、図を基に回路動作を説明
する。

【００３１】ＣＰＵ２１とフラッシュメモリ２６との間
でデータバスおよびアドレスバスは直結されている。Ｃ
ＰＵ２１のアドレスバスの一部は、アドレスデコーダ１
０１に入力され、各アドレスエリアに対応した“Ｌｏ
ｗ”アクティブのアドレスデコーダ出力信号２０１〜２
０４が出力される。

【００３２】まず、通常のデータ読み取り動作時には、
フラッシュメモリ２６に割り当てられたアドレスがＣＰ
Ｕ２１から出力されると、アドレスデコーダ１０１の出
力信号２０４がアクティブになる。出力信号２０４はＡ
ＮＤ回路１０２を介して／ＣＥ（チップイネーブル）端
子に入力され、／ＣＥ入力信号がアクティブになる。更
に、出力信号２０４はＣＰＵのリード信号（／ＲＤ）と
共に、ＯＲ回路１０３に入力され、その出力信号はＡＮ
Ｄ回路１０４を介して／ＯＥ入力信号をアクティブにす
る。

【００３３】このことにより、ＣＰＵ２１のアドレスバ
ス出力に対応したデータがデータバス上に出力される。
その他の／ＥＥ，／ＰＧＭ端子は“Ｈ”レベルのままで
インアクティブ状態である。

【００３４】消去動作時は、まずＣＰＵ２１は第１の所
定アドレスＡにデータ“０１Ｈ”をライトすることによ
り、アドレスデコーダ１０１の出力信号２０１およびＣ
ＰＵ２１のライト信号（／ＷＲ）がアクティブになり、
ＯＲ回路１０５を介して“Ｌｏｗ”パルスを作成し、デ
ータレジスタ１０６にデータをセットする。これによ
り、データレジスタ１０６の出力信号２０５は“Ｈｉｇ
ｈ”になり、リレー出力を＋５Ｖから＋１２Ｖに切り換
え、フラッシュメモリ２６のＶｐｐ端子に入力される。
次に、ＣＰＵ２１は第２の所定アドレスＢをライトする
ことにより、アドレスデコーダ１０１の出力信号２０２
がアクティブになり、ＡＮＤ回路１０２を介して／ＣＥ
信号をアクティブにする。同時に出力信号２０２はＣＰ
Ｕ２１の／ＷＲ信号とＯＲ回路１０７に入力され、その
出力信号はＡＮＤ回路１０８を介して／ＷＲ信号パルス
幅と同等の“Ｌｏｗ”パルスが／ＥＥ端子（イレースイ
ネーブル端子）に入力される。これにより、フラッシュ
メモリ２６の自動消去がスタートする。このとき、その
他の／ＯＥ端子，／ＰＧＭ端子は“Ｈｉｇｈ”レベルの
ままでインアクティブ状態である。

【００３５】自動消去の終了の判断は、ＣＰＵ２１が第
３の所定アドレスＣをリードすることにより行われる。
ＣＰＵ２１がアドレスＣをリードすると、アドレスデコ
ーダ１０１の出力信号２０３がアクティブになる。出力
信号２０３はＡＮＤ回路１０２およびＡＮＤ回路１０８
に入力され、それぞれ／ＣＥ信号、／ＥＥ信号をアクテ
ィブにする。同時に出力信号２０３はＯＲ回路１０９に
入力されており、ＣＰＵ２１のリード信号／ＲＤと論理
和がとられ、ＡＮＤ回路１０４を介して／ＯＥ端子をア
クティブする。／ＣＥ端子がアクティブになると、デー
タバスのＤ７ラインに消去フラグが出力され、ＣＰＵ２
１はＤ７ラインの状態により、消去終了（終了Ｄ７＝
“Ｈｉｇｈ”）を知ることができる。消去終了確認後、
ＣＰＵ２１はアドレスＡに“００Ｈ”を書き込むことに
より、リレー３４の出力を＋１２Ｖから＋５Ｖに切り換
える。

【００３６】最後に、書き込み動作について説明する。
まず、消去動作時と同様にアドレスＡに“０１Ｈ”をラ
イトすることにより、Ｖｐｐ端子を＋１２Ｖに設定す
る。次にＣＰＵ２１はフラッシュメモリ２６のスタート
アドレスからエンドアドレスまで１バイトずつデータを
書き込む。フラッシュメモリ２６に対応するどのエリア
にデータをライトしても、アドレスデコーダ１０１の出
力信号２０４がアクティブになり、ＡＮＤ回路１０２を
介してＣＥ信号がアクティブになる。同時に出力信号２
０４はＣＰＵ２１の／ＷＲ信号と共にＯＲ回路１１０に
入力されることになり、／ＷＲ信号幅とほぼ等価なアク
ティブ“Ｌｏｗ”パルスが／ＰＧＭ端子に入力され、そ
の時データバスに出力されているデータが該当するアド
レスに書き込まれる。ＯＲ回路１１０の出力信号はカウ
ンタ等で構成される／ＷＡＩＴタイミングジェネレータ
１１１に入力され、出力信号はＣＰＵ２の／ＷＡＩＴ端
子に入力されて、図６の書き込みタイミングを満足させ
るためにＣＰＵ２１のバスサイクルを延長する。フラッ
シュメモリ２６の全アドレスの書き込み終了後、ＣＰＵ
２１はアドレスＡに“ＯＯＨ”を書き込むことによりＶ
ｐｐ入力を＋５Ｖに切り換える。

【００３７】図８は、本実施例のプリンタ装置のＣＰＵ
２１の、プリンタ制御プログラムの書き換え制御手順を
示すフローチャート図である。

【００３８】記録装置の電源投入後、ステップＳ１０１
にて装置の初期設定を行う。装置がデータ受信可能な状
態になったら、ユーザはフロッピーディスクで提供され
た装置の制御プログラムをホストコンピュータ２０に読
み取らせ、記憶装置にセントロニクスインターフェース
等公知のインターフェース手段を介してデータ転送をス
タートする。この時、転送データは、先頭にフラッシュ
メモリ書換コマンドを付加し、フラッシュメモリの下位
アドレスから順位転送するものとする。

【００３９】記録装置は、ステップＳ１０２でホストか
ら１バイトデータを受信したら、そのコマンドが書き換
えコマンドかどうか、ステップＳ１０３で判断する。ス
テップＳ１０３で受信データが書き換えコマンドでなか
った場合は、ステップＳ１０４に移行し、いままで通り
フラッシュメモリ２６にかかれた通常の制御プログラム
に従って記録動作を行う。

【００４０】ステップＳ１０３でホストコンピュータ２
０から受信した最初の１バイトが書き換えコマンドの場
合には、ステップＳ１０５以降のフラッシュメモリ２６
の消去、再書き込みルーチンに移行する。本フローチャ
ートには示してないが、書き換えコマンド以降の受信デ
ータは、ホストコンピュータからデータを１バイト受信
するごとに割り込みが発生し、ＲＡＭ２８に設けられて
いる受信バッファのスタートアドレスから順に格納され
ていく。尚、ステップＳ１０５以降のステップは、上記
割り込み処理を含めてＥＰＲＯＭ，マスクＲＯＭ等、オ
ンボード状態で消去、書き込み不能なＲＯＭ２７に記憶
されている。

【００４１】まず、ステップＳ１０５〜Ｓ１０８でフラ
ッシュメモリ２６の消去動作を行う。消去動作は、前述
の消去・書き込み制御回路３３の動作で示したように、
ステップＳ１０５でアドレスＡに“Ｏ１Ｈ”を書き込む
ことにより、Ｖｐｐを＋５Ｖから＋１２Ｖに変更後、ス
テップＳ１０６でアドレスＢをライトすることにより、
／ＣＥ端子を“Ｌｏｗ”レベルに固定した状態で／ＥＥ
端子に“Ｌｏｗ”パルスが入力され、全アドレスの自動
消去がスタートする。次に、ステップＳ１０７でアドレ
スＣをリードし、ステップＳ１０８でデータバスのｂｉ
ｔ７をチェックする。ステップＳ１０８で、ｂｉｔ７が
“０”の時は、消去動作中と判断し再びステップＳ１０
７にジャンプする。ｂｉｔ７が“１”の時は、消去動作
が終了したと判断し、ステップＳ１０９以降の書き込み
ルーチンへ移行する。

【００４２】ステップＳ１０９〜１１２では、ホストコ
ンピュータ２０から転送された制御プログラムデータが
記憶されているＲＡＭ２８内の受信バッファのスタート
アドレスから順々にデータを読み取り、フラッシュメモ
リ２６の下位アドレスから順々に１バイトずつ書き込
む。ステップＳ１１２で、フラッシュメモリ２６の全ア
ドレスに対する書き込みが終了したら、ステップＳ１０
４にジャンプし、書き込まれたフラッシュメモリ２６内
の制御プログラムにより、通常の記録動作を行う。

【００４３】以上説明したように、本実施例のプリンタ
は、 （１）ソフトのバグが発生した場合、フロッピーディス
ク等メディアを提供するだけで、ユーザ側で簡単にバグ
修正ができ、サービス費用の大幅なコストダウンが可能
となる。

【００４４】（２）例えば、インクジェット記録装置に
おけるユーザ交換可能なヘッドやインクがバージョンア
ップした時のように、装置のオプションを行った場合、
制御プログラム部変更がユーザ側で行えるため、最適制
御を行うことができる。

【００４５】（３）記憶装置の制御プログラムをフロッ
ピーディスク等メディアとして装置と同梱して出荷可能
なため、ソフトウェアの開発日程が大幅に改善される。

【００４６】［第２実施例］図２は、本発明における他
の実施例の記録装置の回路構成を示したブロック図であ
る。

【００４７】本実施例では、ヘッド制御部や入出力ポー
ト等、記録装置の各種制御を司るロジック回路部にＦＰ
ＧＡ３６（Field Programable Gate Arrar）を採用し、
装置の電源投入時にＦＰＧＡ３６にロードするＦＰＧＡ
の内部回路結線情報（ネット情報）を記憶する不揮発性
の記憶素子として、オンボードで書き換え可能なフラッ
シュメモリ２６を設けることを特徴とする。ＦＰＧＡ３
６は、ユーザプログラム可能なゲートアレイで、電源投
入時にＥＰＲＯＭ等不揮発性ＲＯＭに記憶してあるネッ
ト情報を自動的にロードし、その回路機能で動作する素
子である。ＦＰＧＡ３６は現在、約１万ゲート規模のも
のまで一般的になっており、記録装置のロジック部を構
成するには十分な回路規模である。上記の通り、本実施
例では該ＦＰＧＡ３６にロードするネットワーク情報を
記憶する“記憶素子にフラッシュメモリ２６を採用する
ことにより、大規模な回路情報を記憶可能でかつ、オン
ボード状態でメモリ内容を書き換え可能なため、フロッ
ピーディスク３５等メディアで提供されたＦＰＧＡのネ
ット情報をホストコンピュータ２０と記録装置間のセン
トロニクスインターフェース等のインターフェース手段
を介して、ユーザ自身がホストコンピュータ２０からフ
ラッシュメモリ２６にダウンロード可能となる。

【００４８】従って、上記構成によりユーザ側で記録装
置の主要ロジック回路を変更可能となったため、本実施
例のプリンタは次の様な利点を有する。

【００４９】（１）ハードウエアのバグ修正が発生した
場合、装置を回収せずにバグ修正が可能なため、サービ
ス費用の大幅なコストダウンが計られる。

【００５０】（２）ユーザ側で記憶装置のロジック回路
を変更可能なため、記録ヘッドの密度向上、記録スピー
ドの大幅アップ等、ハードウェアの変更は必要な大幅な
バージョンアップを容易に行うことができるため、ユー
ザの恩恵が大である。また、記憶装置自体はそのまま使
用できるため、新製品の頻繁な発売を防ぐことができ、
環境保護としてもメリットがある。

【００５１】尚、本実施例において、上記説明以外の構
成およびフラッシュメモリ２６の消去・書き込み制御回
路３３の構成、および消去・書き込み手順は、前記第１
実施例と同一ので省略する。

【００５２】尚、第１実施例では、制御プログラムを、
第２実施例ではＦＰＧＡの回路情報をホストコンピュー
タからダウンロードする構成としたが、もちろん両方を
可能にする構成を取ってもよく、更に、大幅なバージョ
ンアップが可能になるのは明らかである。

【００５３】また、ホストコンピュータと記録装置との
間のインターフェース手段に双方向セントロニクスとイ
ンターフェース等の双方向インターフェースを設け、フ
ラッシュメモリへの消去・書き込み終了情報をホストコ
ンピュータに返す構成を取れば、更にユーザフレンドリ
な環境を構築することが可能になる。

【００５４】また、印刷機構として、インクジェットの
みならず他の機構をもちいるものであってもかまわな
い。その場合には、図１および図２のヘッド駆動部２４
および記録ヘッド６を、他の方式の機構に置きかえるこ
とになる。その一例として、レーザビームを用いた電子
写真方式の印刷機構（レーザビームプリンタ）を説明す
る。

【００５５】図９はこの場合のレーザビームプリンタ
（以下、ＬＢＰと略す）の内部構造を示す断面図で、こ
のＬＢＰは、文字パターンデータ等を入力して記録紙に
印刷することができる。

【００５６】図において、７４０はＬＢＰ本体であり、
供給される文字パターン等を基に、記録媒体である記録
紙上に像を形成する。７００は操作のためのスイツチ及
びＬＥＤ表示器などが配されている操作パネル、７０１
はＬＢＰ７４０全体の制御及び文字パターン情報等を解
析するプリンタ制御ユニツトである。このプリンタ制御
ユニツト７０１は主に文字パターン情報をビデオ信号に
変換してレーザドライバ７０２に出力する。

【００５７】レーザドライバ７０２は半導体レーザ７０
３を駆動するための回路であり、入力されたビデオ信号
に応じて半導体レーザ７０３から発射されるレーザ光７
０４をオン・オフ切替えする。レーザ光７０４は回転多
面鏡７０５で左右方向に振られて静電ドラム７０６上を
走査する。これにより、静電ドラム７０６上には文字パ
ターンの静電潜像が形成される。この潜像は静電ドラム
７０６周囲の現像ユニツト７０７により現像された後、
記録紙に転写される。この記録紙にはカツトシートを用
い、カツトシート記録紙はＬＢＰ７４０に装着した用紙
カセツト７０８に収納され、給紙ローラ７０９及び搬送
ローラ７１０と７１１とにより装置内に取込まれて、静
電ドラム７０６に供給される。

【００５８】このように、本実施例の記録装置の印刷機
構はインクジェットプリンタに限定されるものではな
く、ＬＢＰ等他の機構でも適用可能である。

【００５９】尚、本発明は、複数の機器から構成される
システムに適用しても１つの機器から成る装置に適用し
ても良い。また、本発明は、システム或は装置にプログ
ラムを供給することによって達成される場合にも適用で
きることはいうまでもない。

【００６０】

【発明の効果】以上説明したように、本発明のプリンタ
装置は、プリンタの制御論理の変更を簡単に行うことの
できるという効果を奏する。

【００６１】

【図面の簡単な説明】

【図１】本発明の第１の実施例の記録装置の回路構成を
示すブロック図である。

【図２】本発明の第２の実施例の記録装置の回路構成を
示すブロック図である。

【図３】実施例の記録装置の記録部の構成を示す外観図
である。

【図４】実施例の記録装置で使用されるフラッシュメモ
リのピン配置図である。

【図５】実施例の記録装置で使用されるフラッシュメモ
リの消去タイミングチャートである。

【図６】実施例の記録装置で使用されるフラッシュメモ
リの書き込みタイミングチャートである。

【図７】フラッシュメモリの消去、書き込み制御回路の
詳細を示すブロック回路図である。

【図８】実施例の記録装置における動作例を示すフロー
チャートである。

【図９】ＬＢＰの構造を示す断面図である。

【符号の説明】

２０ ホストコンピュータ ２１ ＣＰＵ ２６ フラッシュメモリ ３３ 消去／書き込み制御回路 ３４ リレー ３５ フラッシュメモリ ３６ ＦＰＧＡ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 範之 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 植村 寛 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 塚田 伸幸 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内

Claims (10)

【特許請求の範囲】
1. 【請求項１】 画像を媒体上に印刷するプリンタ装置で
   あって、 不揮発性の記憶媒体を含む記憶手段と、 データを入力する入力手段と、 前記記憶媒体に記憶された内容を、前記入力手段により
   入力されたデータに書き換える書換制御手段と、 前記記憶媒体に記憶されたデータに従って、当該プリン
   タ装置を制御する制御手段と、を備えることを特徴とす
   るプリンタ装置。
2. 【請求項２】 前記データ入力部は、ホストコンピュー
   タと接続されており、該ホストコンピュータより受信し
   たデータを入力することを特徴とする請求項１記載のプ
   リンタ装置。
3. 【請求項３】 前記記憶媒体は、所定の手順で内容の消
   去と書込みができるフラッシュメモリであることを特徴
   とする請求項１記載のプリンタ装置。
4. 【請求項４】 前記制御部は、前記記憶媒体に格納され
   たプログラムを実行するプロセサを含むことを特徴とす
   る請求項１記載のプリンタ装置。
5. 【請求項５】 前記制御部は、前記記憶媒体に記憶され
   た回路情報に従って接続されるゲートアレイであること
   を特徴とする請求項１記載のプリンタ装置。
6. 【請求項６】 前記書換制御手段と前記制御手段とは、
   同一のプロセサにより実現されることを特徴とする請求
   項４記載のプリンタ装置。
7. 【請求項７】 前記書換制御手段と前記制御手段とは、
   同一のゲートアレイにより実現されることを特徴とする
   請求項５記載のプリンタ装置。
8. 【請求項８】 ホストコンピュータから受信した記録デ
   ータを記録ヘッドにより記録シートに記録するプリンタ
   装置であって、 当該記録装置の各種制御を司るプロセッサと、 該プロセッサの制御手順を記憶する、書き換え可能な記
   憶デバイスと、 該記憶デバイスの記憶内容の消去および書き込みを制御
   する制御手段と、 前記ホストコンピュータと当該記録装置間のインターフ
   ェース手段と、を備え、 前記ホストコンピュータからダウンロードされたプログ
   ラムを、前記制御手段により前記記憶デバイスに書込む
   ことを特徴とするプリンタ装置。
9. 【請求項９】 ホストコンピュータから受信した記録デ
   ータを記録ヘッドにより記録シートに記録するプリンタ
   装置であって、 当該記録装置の各種制御を司るゲートアレイ回路と、 該ゲートアレイ回路の接続状態を記憶する、書き換え可
   能な記憶デバイスと、 該記憶デバイスの記憶内容の消去および書き込みを制御
   する制御手段と、 前記ホストコンピュータと当該記録装置間のインターフ
   ェース手段と、を備え、 前記ホストコンピュータからダウンロードされた接続情
   報を、前記制御手段により前記記憶デバイスに書込むこ
   とを特徴とするプリンタ装置。
10. 【請求項１０】 前記記憶デバイスはフラッシュメモリ
    であることを特徴とする請求項８または９記載のプリン
    タ装置。