JPH07303327A - 出力トランジスタの過電流保護回路 - Google Patents

Abstract

(57)【要約】 【目的】 出力トランジスタに過電流が流れる前に出力
トランジスタを非導通状態とすることができ、出力トラ
ンジスタの素子破壊を未然に防止することが可能な出力
トランジスタの過電流保護回路を提供する。 【構成】 出力トランジスタ１の導通中に、その出力電
流Ｉｃが何らかの原因により増大すると、これによって
出力トランジスタ１のエミッタ端子〜アース間に接続さ
れている過電流検出抵抗７に発生する電圧Ｖsensの値も
上昇する。これにより、誤動作防止コンデンサ１１及び
漏れ電流除去抵抗１３の並列体とサイリスタ１５のゲー
ト端子とに印加される電圧（Ｖsens−ＶR）の値も上昇
する。この上昇により、ゲート電流が充分に大きな値と
なると、サイリスタ１５はターンオンし、 これによっ
て出力トランジスタ１は非導通状態となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばインバータ回路
等の各種電力変換回路、或いは、負荷駆動回路の出力段
に接続された、負荷に給電するための出力トランジスタ
（パワートランジスタ。以下同じ）の過電流保護回路に
係るものである。

【０００２】

【従来の技術】インバータ回路等、各種電力変換回路の
出力段には、通常、負荷に駆動電力を給電するために、
容量（キャパシタンス）の大きなパワー素子である出力
トランジスタが接続される。

【０００３】

【発明が解決しようとする課題】このように、上記出力
トランジスタは容量が大きいから、どうしても電力変換
回路側から印加されるオン／オフの駆動指令信号に対す
る応答速度が遅くなってしまう。このようにスイッチン
グ動作の速度が遅れると出力トランジスタは発振しがち
となり、この発振状態のために出力トランジスタは制御
不能となる。

【０００４】このような発振状態において、何らかの原
因により上記出力トランジスタの出力側に過電流が発生
した場合には、出力トランジスタを非導通状態に制御で
きないために、過電流によって素子破壊を招来してしま
うという不具合がある。又、出力トランジスタに素子破
壊が生じた場合には、新たな素子と交換しなければなら
ず、素子が高価なため、非常に不経済であるという問題
もあった。

【０００５】従って本発明の目的は、出力トランジスタ
に過電流が流れる前に出力トランジスタを非導通状態と
することができ、以て出力トランジスタの素子破壊を未
然に防止することが可能な出力トランジスタの過電流保
護回路を提供することである。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に本発明は、各種電源回路又は負荷駆動回路の出力段に
接続され、印加された信号に応じてスイッチング動作し
て負荷に給電する出力トランジスタの過電流保護回路で
あって、前記出力トランジスタのエミッタ側に接続され
た、前記出力トランジスタの出力電流を検出するための
出力電流検出手段と、前記出力電流検出手段により検出
された出力電流値が、予め設定されている出力電流値の
上限値を超えたときに、所定時間内に前記出力トランジ
スタを導通状態から非導通状態に制御する制御手段と、
を備えた構成とした。

【０００７】

【作用】本発明によれば、出力電流検出手段によって検
出された出力電流値が、予め設定されている出力電流値
の上限値を超えたときに、出力トランジスタが導通状態
から非導通状態に制御されるので、出力トランジスタに
過電流が流れる前に出力トランジスタを非導通状態とす
ることができ、以て出力トランジスタの破壊を未然に防
止することが可能となる。

【０００８】

【実施例】以下、本発明の一実施例を図面により詳細に
説明する。

【０００９】図１は、本発明の一実施例に係る、インバ
ータ回路等の各種電源回路、又は負荷駆動回路の出力段
に接続される出力トランジスタの過電流保護回路を示し
たものである。

【００１０】上記回路は、図１に示すように、出力トラ
ンジスタ１を始め、ベース電流制限抵抗３、出力トラン
ジスタ保護ダイオード５、過電流検出抵抗７、可変抵抗
９、誤動作防止コンデンサ１１、漏れ電流除去抵抗１３
及びサイリスタ（逆阻止３端子サイリスタ：ＳＣＲのこ
と。以下、同じ）１５を備える。

【００１１】各種電力変換回路（図示しない）からベー
ス電流制限抵抗３を通して印加された電圧により出力ト
ランジスタ１が導通状態となる。これにより、出力電流
Ｉｃが直流電源から出力トランジスタ１を通してアース
に流れる。この電流Ｉｃにより、出力トランジスタ１の
エミッタ端子〜アース間に接続されている過電流検出抵
抗７に、電圧Ｖsensが発生する。この電圧Ｖsensは、可
変抵抗９による電圧降下（Ｖsens−ＶR）を経て誤動作
防止コンデンサ１１及び漏れ電流除去抵抗１３の並列体
とサイリスタ１５のゲート端子とに印加される。これと
ともに、サイリスタ１５のゲート端子には、電流（即
ち、ゲート電流）が流入する。

【００１２】前記出力電流Ｉｃが何らかの原因により増
大し、これによって上記電圧Ｖsensの値が上昇すると、
上記電圧（Ｖsens−ＶR）の値も上昇する。上記電圧
（Ｖsens−ＶR）の値が上昇したことにより、上記ゲー
ト電流が充分に大きな値となると、サイリスタ１５はタ
ーンオンし、 これによって出力トランジスタ１は非導
通状態となる。なお、出力トランジスタ１が導通状態か
ら非導通状態に移行するに際して生じる逆方向の電流
は、出力トランジスタ保護ダイオード５によってバイパ
スされる。

【００１３】上記構成によれは、可変抵抗９の値を適正
に調整することで、サイリスタ１５がターンオンする
（即ち、出力トランジスタ１が非導通状態となる）出力
電流Ｉｃの値を自在に設定することができ、出力電流Ｉ
ｃの値が、出力トランジスタ１の破壊を招来するほど増
大する以前に、出力トランジスタ１を非導通状態にする
ことができる。そのため、比較的高価な素子である出力
トランジスタ１の交換を行わなくて済むので、経済的で
ある。

【００１４】なお、上記サイリスタ１５のターンオンか
らターンオフへの切換えは、上記サイリスタ１５に流れ
る電流を、電力変換回路側で制御するか、或いは上記サ
イリスタ１５のゲート端子に一定時間以上、逆向きの電
圧を印加することによって行うことができる。

【００１５】本実施例では、サイリスタ１５に、ＳＣＲ
を用いることとして説明したが、ＧＴＯ（ゲートターン
オフサイリスタ）を用いることとしてもよい。

【００１６】図２は、本発明の他の実施例に係る出力ト
ランジスタの過電流保護回路を示したものである。本実
施例に係る出力トランジスタの過電流保護回路は、図１
で示した可変抵抗９に代えて定電圧ダイオード（ツェナ
ダイオード）１０を接続したことをその特徴とするもの
である。

【００１７】定電圧ダイオード１０のツェナ電圧Ｖｚ
は、サイリスタ１５がターンオンするときのゲート電圧
Ｖｔｈよりも大きな値に設定されているものとする。

【００１８】上記構成によれば、出力電流Ｉｃの値の増
大により上記ツェナ電圧Ｖｚを上回る電圧が定電圧ダイ
オード１０に印加されると、それによってサイリスタ１
５のゲート端子に充分に大きなゲート電流が流れ、サイ
リスタ１５はターンオンすることとなる。そのため、前
述した実施例におけると同様に、適正なツェナ電圧Ｖｚ
の定電圧ダイオード１０を接続しておけば、出力電流Ｉ
ｃの値が出力トランジスタ１の破壊を招来するほど増大
する以前に、出力トランジスタ１を非導通状態にするこ
とが可能である。

【００１９】図３は、本発明の更に他の実施例に係る出
力トランジスタの過電流保護回路を示したものである。

【００２０】本実施例に係る出力トランジスタの過電流
保護回路は、図１及び図２で示したサイリスタ１５に代
えて、極性の異なる２個のトランジスタ１６、１８を接
続し、図１で用いた可変抵抗９や図２で用いた定電圧ダ
イオード１０に代えて、固定抵抗を上記トランジスタ１
８のベース電流制限抵抗２０として接続するとともに、
更に、この抵抗２０と出力トランジスタ１のエミッタ端
子との間に逆流防止ダイオード２２を接続したことを特
徴とするものである。

【００２１】なお、図３において、前記図１及び図２で
示した物と同一物には同一符号を付した。

【００２２】上記構成において、出力トランジスタ１の
導通状態に起因して直流電源から出力トランジスタ１を
通して過電流検出抵抗７に出力電流Ｉｃが流れ、これに
より過電流検出抵抗７に、電圧Ｖsensが発生する。この
電圧Ｖsensは、逆流防止ダイオード２２における順方向
の電圧降下ＶDと、ベース電流制限抵抗２０における電
圧降下ＶRと、誤動作防止コンデンサ１１及び漏れ電流
除去抵抗１３の並列体に印加される電圧、即ち、トラン
ジスタ１８のベース〜エミッタ間電圧ＶBEの和（ＶD＋
ＶR＋ＶBE）として表すことができる。

【００２３】前記出力電流Ｉｃが何らかの原因により増
大し、これによって上記電圧Ｖsensの値が上昇すると、
ＶBEの値も上昇する。これにより、トランジスタ１８に
流入するベース電流の値も増大し、トランジスタ１８が
導通状態となり、そのコレクタ側からエミッタ側に向っ
て電流が流れる。上記電流の発生により、トランジスタ
１６も導通状態となるので、出力トランジスタ１のベー
ス端子への電流の流入が遮断され、これによって出力ト
ランジスタ１は非導通状態となる。出力トランジスタ１
が導通状態から非導通状態に移行するに際して生じる逆
方向の電流は、出力トランジスタ保護ダイオード５によ
ってバイパスされる。

【００２４】なお、トランジスタ１６、１８を導通状態
とするに際しての、トランジスタ１８のＶBEの値は、ベ
ース電流制限抵抗２０と、漏れ電流除去抵抗１３との選
定により任意の値に設定することが可能である。

【００２５】又、上記構成において、ベース電流制限抵
抗２０に、固定抵抗ではなく可変抵抗を採用することと
しても差支えない。

【００２６】上記構成によれば、出力電流Ｉｃの値の増
大によりベース電流制限抵抗２０と、漏れ電流除去抵抗
１３とによって設定されたトランジスタ１８のＶBEの値
を上回る電圧が、そのベース〜エミッタ間に印加される
と、それによってトランジスタ１８、１６が導通状態と
なる。そのため、前述した実施例におけると同様に、ト
ランジスタ１８のＶBEの値を適正値に設定しておけば、
出力電流Ｉｃの値が出力トランジスタ１の破壊を招来す
るほど増大する以前に、出力トランジスタ１を非導通状
態にすることが可能である。そのため、比較的高価な素
子である出力トランジスタ１の交換を行わなくて済むの
で、経済的である。

【００２７】又、図１や図２で示した各実施例では、出
力トランジスタ１の導通／非導通状態を制御する手段と
してサイリスタ１５を採用したが、本実施例では、上記
制御手段としてトランジスタ１６、１８で構成したサイ
リスタ１５の等価回路を採用することとしたので、、ス
イッチング動作の速度がサイリスタに比較して早く、し
かも、サイリスタを用いた場合と異なり、ゲートトリガ
の安定度やバラツキ等を考慮してゲート電流量の調整、
確認等を逐次行わなくても済むという利点もある。

【００２８】なお、出力トランジスタ１が負荷駆動回路
の出力段に接続されているために、出力トランジスタ１
のベース端子に印加されるのが直流である場合には、上
記トランジスタ１６、１８の導通状態を解除するための
手段を別途必要とする。一方、出力トランジスタ１がイ
ンバータ回路を構成しているために、出力トランジスタ
１のベース端子に印加されるのがパルス信号である場合
には、トランジスタ１８のエミッタ電圧が０Ｖになった
ときに、上記出力電流Ｉｃの値が平常値であれば、トラ
ンジスタ１６、１８は、自動的に非導通状態になるの
で、上記のような、導通状態を解除するための手段は不
要である。

【００２９】以上説明した内容は、あくまで本発明に係
る実施例に関するものであって、本発明が上記内容にの
み限定されることを意味するものではない。本明細書で
は、出力トランジスタとして、バイポーラパワートラン
ジスタを採用したものにつき説明したが、出力トランジ
スタとしてパワーＦＥＴを採用したものについても本発
明は適用可能である。

【００３０】

【発明の効果】以上説明したように、本発明によれば、
出力トランジスタに過電流が流れる前に出力トランジス
タを非導通状態とすることができ、出力トランジスタの
素子破壊を未然に防止することが可能な出力トランジス
タの過電流保護回路を提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係る出力トランジスタの過
電流保護回路の回路図。

【図２】本発明の他の実施例に係る出力トランジスタの
過電流保護回路の回路図。

【図３】本発明の更に他の実施例に係る出力トランジス
タの過電流保護回路の回路図。

【符号の説明】

１ 出力トランジスタ ３ ベース電流制限抵抗 ５ 出力トランジスタ保護ダイオード ７ 過電流検出抵抗 ９ 可変抵抗 １１ 誤動作防止コンデンサ、 １３ 漏れ電流除去抵抗 １５ サイリスタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 各種電源回路又は負荷駆動回路の出力段
   に接続され、印加された信号に応じてスイッチング動作
   して負荷に給電する出力トランジスタの過電流保護回路
   であって、 前記出力トランジスタのエミッタ側に接続された、前記
   出力トランジスタの出力電流を検出するための出力電流
   検出手段と、 前記出力電流検出手段により検出された出力電流値が、
   予め設定されている出力電流値の上限値を超えたとき
   に、所定時間内に前記出力トランジスタを導通状態から
   非導通状態に制御する制御手段と、 を備えたことを特徴とする出力トランジスタの過電流保
   護回路。