KR100621072B1

KR100621072B1 - 과전류 보호모듈

Info

Publication number: KR100621072B1
Application number: KR1020040062518A
Authority: KR
Inventors: 김택수
Original assignee: 엘지이노텍 주식회사
Priority date: 2004-08-09
Filing date: 2004-08-09
Publication date: 2006-09-13
Also published as: KR20060013899A

Abstract

과전류 보호 IC와 방전 및 충전용 FET로 이루어지며, 배터리 셀로부터 본체 부하를 통해 흐르는 전류가 FET와 분류되어 과전류 보호 IC에 인가되는 전류에 의한 생성되는 과전압을 통하여 과전류를 감지하는 과전류 보호회로에 있어서, 과전류 보호 IC의 내부 임피던스와 병렬로 외부 보상용 저항을 연결하여 과전류 보호 IC의 내부 임피던스 공차를 감소시킨 과전류 보호모듈이 개시된다. 과전류 보호 IC의 내부 임피던스와 병렬로 외부 보상용 저항을 연결함으로써 내부 임피던스 공차를 줄여 과전류 경계값의 분포를 줄여 신뢰성 있게 과전류를 검출할 수 있는 이점이 있다.

공차, 임피던스, 과전류, PCM

Description

과전류 보호모듈{Over current protection module}

도 1은 종래의 과전류 보호모듈을 설명하는 회로도이다.

도 2는 본 발명의 일 실시예 따른 과전류 보호모듈을 설명하는 회로도이다.

도 3은 본 발명에 적용되는 보호 IC의 구성을 나타내는 개념도이다.

본 발명은 과전류 보호모듈에 관한 것이다.

휴대용 단말장치 등의 배터리 모듈은 배터리 팩과 과전류에 의한 배터리 팩의 손상을 방지하기 위한 과전류 보호모듈(PCM)을 포함한다.

과전류 보호모듈은 과전류 보호 IC를 적용하여 IC에 인가되는 전류에 의한 감지전압을 생성하고, 감지전압이 기설정된 레벨을 초과하면 방전용 FET를 제어하여 배터리 팩의 출력을 차단하고, 감지전압이 기설정된 레벨 이하로 떨어지면 방전용 FET를 제어하여 배터리 팩의 출력을 인에이블 시킨다.

도 1은 종래의 과전류 보호모듈을 설명하는 회로도이다.

과전류 보호 IC(10)은 6개의 입출력단자, 즉 VDD, VSS, NC, V-, D0 및 C0을 구비하며, 배터리 셀(20)과 휴대장치 본체 사이에 개재된다.

보호 IC(10)는 단자 D0과 C0을 통하여 방전용 FET Q1과 충전용 FET Q2를 제어하여 배터리 팩(30)으로부터 전류를 출력하도록 하거나 차단한다. 구체적으로, 보호 IC(10)의 과전류 감지전압(V-)d이 0.1V(±0.02V) 이상이면 약 6ms 후에 단자 D0을 통해 장전용 FET Q1을 "L"로 떨어뜨려 출력을 차단한다.

이와 같은 구성에서, 배터리 셀로부터 본체(20)를 거쳐 인가되는 전류는, 화살표로 표시한 바와 같이, ia와 ib로 분류되어 각각 방전 및 충전용 FET Q1, Q2와 보호 IC의 V- 단자로 입력된다.

이때, 방전용 FET Q1이 온되는 경우의 내부저항 RDS(on)은 FET에 따라 차이가 있으나, 일반적으로 배터리 전압이 2.5V인 경우는 대략 50mΩ이고 배터리 전압이 4.2V인 경우는 대략 35mΩ 정도이다.

또한, 보호 IC의 내부 임피던스는 30kΩ(±15kΩ)+ 4kΩ(±1kΩ)으로 최소 18kΩ과 최대 50kΩ이다.

이때의 감지전압은 0.1V(±0.02V)이므로, 방전 과전류 Iss = 0.1(±0.02V)/RDS(on)으로 구해질 수 있다.

따라서, Iss(max) = 0.12/0.035 = 3.43A이고, Iss(min) = 0.08/0.5 = 1.6A이다. 이 방전 과전류가 보호 IC(10)와 방전용 FET Q1로 분류되어 보호 IC(10)로 인가되는 전류값은 비율적으로 구해져서 최소 0.85A와 최대 5.04A의 범위를 갖게 된다.

즉, 과전류 경계값의 분포가 0.89A 내지 5.04A로 너무 광범위하며, 이에 따라 정해진 스펙을 넘어서게 되어 과전류 보호의 신뢰성이 떨어지게 된다.

따라서, 본 발명의 목적은 과전류 보호 IC의 내부 임피던스 공차를 줄여 과 전류 분포를 줄여 신뢰성 있게 과전류를 검출할 수 있는 과전류 보호모듈을 제공하는 것이다.

본 발명의 다른 목적과 특징들은 이하에 서술되는 바람직한 실시예를 통하여 명확하게 이해될 것이다.

본 발명의 일 측면에 따르면, 과전류 보호 IC와 방전 및 충전용 FET로 이루어지며, 배터리 셀로부터 본체 부하를 통해 흐르는 전류가 상기 FET와 분류되어 과전류 보호 IC에 인가되는 전류에 의한 생성되는 과전압을 통하여 과전류를 감지하는 과전류 보호회로에 있어서, 과전류 보호 IC의 내부 임피던스와 병렬로 외부 보상용 저항을 연결하여 과전류 보호 IC의 내부 임피던스 공차를 감소시킨 과전류 보호모듈이 개시된다.

바람직하게, 과전류 보호 IC의 감지전압은 증가되고, 예를 들어, 0.18V 내지 0.22V이며, 이때의 보상용 저항은 34kΩ이다.

바람직하게, 노이즈 및 발진을 방지하기 위해 보상용 저항과 병렬로 캐패시터가 연결될 수 있다.

실제적으로, 보상용 저항은 보호 IC의 전류 입력단자와 VSS 단자 사이에 연결될 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 일 실시예를 설명한다.

도 2는 본 발명에 다른 과전류 보호모듈을 설명하는 회로도이다.

종래와 구성과 같은 부분에 대해서는 동일한 부호가 부여된다.

종래와 같이 과전류 보호 IC(10)와 방전용 FET Q1 및 충전용 FET Q2로 이루어지며, 보호 IC(10)의 전류 입력단 V-과 VSS단 사이에 보상용 저항 R3을 병렬 연결된다.

바람직하게, 보상용 저항 R3을 연결함에 따라 발생되는 노이즈 및 발진을 방지하기 위해 보상용 저항 R3과 병렬로 캐패시터 C4가 연결된다.

또한, 바람직하게, 도 3에 도시된 바와 같이, 과전류 보호 IC의 감지전압 VD3을 기존의 0.1V(±0.02V)에서 0.2V(±0.02V)로 증가시킨다.

이와 같은 본 발명에 따른 과전류 보호모듈의 동작에 대해 설명한다.

종래와 같이, 방전용 FET Q1이 온되는 경우의 내부저항 RDS(on)은 배터리 전압이 2.5V인 경우는 대략 50mΩ이고 배터리 전압이 4.2V인 경우는 대략 35mΩ 정도이다.

또한, 보호 IC의 내부 임피던스는 30kΩ(±15kΩ)+ 4kΩ(±1kΩ)으로 최소 18kΩ과 최대 50kΩ이다. 이때, 본 발명에 따르면, 내부 임피던스와 병렬로 저항 R3, 예를 들어, 34kΩ이 연결되기 때문에 계산에 따라 합산된 임피던스는 최소 12kΩ과 최대 20kΩ이 된다.

한편, 보호 IC(10)에 의한 감지전압은 0.2V(±0.02V)이므로, 방전 과전류 Iss = 0.2(±0.02V)/RDS(on)으로 구해질 수 있다.

따라서, Iss(max) = 0.22/0.035 = 6.28A이고, Iss(min) = 0.18/0.5 = 0.36A이다. 이 방전 과전류가 보호 IC(10)와 FET Q1, Q2로 분류되어 보호 IC(10)로 인가되는 전류값은 비율적으로 구해져서 최소 1.5A와 최대 3.6A의 범위를 갖게 된다.

따라서, 과전류 경계값의 분포가 1.5A 내지 3.6A로 좁아지게 되어 정해진 스펙의 범위 포함되며, 이에 따라 과전류 보호의 신뢰성이 향상된다.

이 실시예에서는 설명의 편의를 위하여 보호 IC의 내부저항과 병렬로 연결되는 외부 보상용 저항 R3를 34kΩ으로 설정하고, 감지전압을 0.2V로 하였지만, 감지전압을 다르게 증가시켜 설정하고 이에 따라 외부 보상용 저항 R3을 설정하여 과전류 경계값의 분포를 줄일 수도 있다.

이상에서는 본 발명의 바람직한 실시예를 중심으로 설명하였지만, 본 발명의 정신을 벗어나지 않는 범위 내에서 다양한 변경이나 변형을 가할 수 있다. 따라서, 본 발명의 범위는 상기한 실시예에 국한되어서는 안되며, 이하에 서술되는 특허청구범위에 의해 결정되어야 한다.

이상에서 설명한 바와 같이, 본 발명에 따르면 과전류 보호 IC의 내부 임피던스와 병렬로 외부 보상용 저항을 연결함으로써 내부 임피던스 공차를 줄여 과전류 경계값의 분포를 줄여 신뢰성 있게 과전류를 검출할 수 있는 이점이 있다.

Claims

과전류 보호 IC와 방전 및 충전용 FET로 이루어지며, 배터리 셀로부터 본체 부하를 통해 흐르는 전류가 상기 FET와 분류되어 상기 과전류 보호 IC에 인가되는 전류에 의한 생성되는 과전압을 통하여 과전류를 감지하는 과전류 보호회로에 있어서,

상기 과전류 보호 IC의 내부 임피던스와 병렬로 외부 보상용 저항을 연결하여 상기 과전류 보호 IC의 내부 임피던스 공차를 감소시킨 것을 특징으로 하는 과전류 보호모듈.
제 1 항에 있어서, 상기 과전류 보호 IC의 감지전압은 0.18V 내지 0.22V이고, 상기 보상용 저항은 34kΩ인 것을 특징으로 하는 과전류 보호모듈.
제 1 항에 있어서, 노이즈 및 발진을 방지하기 위해 상기 보상용 저항과 병렬로 캐패시터가 연결되는 것을 특징으로 하는 과전류 보호모듈.
제 1 항에 있어서, 상기 보상용 저항은 상기 보호 IC의 전류 입력단자와 VSS 단자 사이에 연결되는 것을 특징으로 하는 과전류 보호모듈.