JPH07301825A - 光弁用半導体装置 - Google Patents
光弁用半導体装置Info
- Publication number
- JPH07301825A JPH07301825A JP9526294A JP9526294A JPH07301825A JP H07301825 A JPH07301825 A JP H07301825A JP 9526294 A JP9526294 A JP 9526294A JP 9526294 A JP9526294 A JP 9526294A JP H07301825 A JPH07301825 A JP H07301825A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- region
- light valve
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 単結晶シリコン上に不安定動作を防止したト
ランジスタを形成し、微細な画素サイズを実現する光弁
用半導体装置を提供することを目的とする。 【構成】 単結晶シリコン基板上に形成された画素領域
と駆動回路を同一チップ内に内蔵した光弁用半導体装置
において、画素領域のＭＯＳ型スイッチトランジスタの
基板領域はＭＯＳ型スイッチトランジスタ下面の埋め込
み絶縁膜に設けられたコンタクトホールを介して基板電
極に接続されており基板領域に所定の電圧を供給できる
構造であり、基板電極はＭＯＳ型スイッチトランジスタ
の遮光膜を兼ねており、基板電極は画素領域外に延設さ
れ、放熱用領域を形成していることを特徴とする光弁用
半導体装置。
ランジスタを形成し、微細な画素サイズを実現する光弁
用半導体装置を提供することを目的とする。 【構成】 単結晶シリコン基板上に形成された画素領域
と駆動回路を同一チップ内に内蔵した光弁用半導体装置
において、画素領域のＭＯＳ型スイッチトランジスタの
基板領域はＭＯＳ型スイッチトランジスタ下面の埋め込
み絶縁膜に設けられたコンタクトホールを介して基板電
極に接続されており基板領域に所定の電圧を供給できる
構造であり、基板電極はＭＯＳ型スイッチトランジスタ
の遮光膜を兼ねており、基板電極は画素領域外に延設さ
れ、放熱用領域を形成していることを特徴とする光弁用
半導体装置。
Description
【０００１】
【産業上の利用分野】本発明は光弁用半導体装置、特に
単結晶シリコン基板上に形成された画素領域と駆動回路
を同一チップ内に内蔵した光弁用半導体装置に関する。
単結晶シリコン基板上に形成された画素領域と駆動回路
を同一チップ内に内蔵した光弁用半導体装置に関する。
【０００２】
【従来の技術】従来、ガラス基板上に形成された多結晶
シリコン膜、あるいはアモルファスシリコン膜上にスイ
ッチトランジスタを形成した光弁用半導体基板が知られ
ていた。
シリコン膜、あるいはアモルファスシリコン膜上にスイ
ッチトランジスタを形成した光弁用半導体基板が知られ
ていた。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
光弁用半導体装置では駆動回路が内蔵されていない場合
が多く、別に製造した駆動用ＩＣと外部で接続する必要
があった。また、一部多結晶シリコンを材料として駆動
回路内臓型の光弁用半導体装置も知られているが、単結
晶シリコンに比べて移動度が低く、また結晶粒径のバラ
ツキが大きいため、小型で大容量の駆動回路の形成が極
めて困難であった。また最近になって、より微細で高速
の画素スイッチを目標として、再結晶化法などにより画
素のスイッチトランジスタを単結晶シリコンによって形
成することも考案されている。しかしながら、本発明者
の実験、試作などによると、結晶性に優れた単結晶シリ
コン上のトランジスタにおいては、従来の多結晶シリコ
ン上のトランジスタに比べて光照射に敏感であり、しき
い値変動やリーク電流の増加などの不具合を生じ易いこ
とが判った。また、光弁装置を形成した場合、画素領域
はガラスや液晶などの熱伝導率低い物質により覆われて
いるため、動作時に発生した熱がこもりやすく、温度上
昇によって、スイッチトランジスタや液晶の動作不良を
ひきおこすという問題も生じてくるが、特に単結晶シリ
コン上にスイッチトランジスタを形成した場合には電流
駆動能力が大きいため発熱の問題はより深刻なものとな
ることが判った。
光弁用半導体装置では駆動回路が内蔵されていない場合
が多く、別に製造した駆動用ＩＣと外部で接続する必要
があった。また、一部多結晶シリコンを材料として駆動
回路内臓型の光弁用半導体装置も知られているが、単結
晶シリコンに比べて移動度が低く、また結晶粒径のバラ
ツキが大きいため、小型で大容量の駆動回路の形成が極
めて困難であった。また最近になって、より微細で高速
の画素スイッチを目標として、再結晶化法などにより画
素のスイッチトランジスタを単結晶シリコンによって形
成することも考案されている。しかしながら、本発明者
の実験、試作などによると、結晶性に優れた単結晶シリ
コン上のトランジスタにおいては、従来の多結晶シリコ
ン上のトランジスタに比べて光照射に敏感であり、しき
い値変動やリーク電流の増加などの不具合を生じ易いこ
とが判った。また、光弁装置を形成した場合、画素領域
はガラスや液晶などの熱伝導率低い物質により覆われて
いるため、動作時に発生した熱がこもりやすく、温度上
昇によって、スイッチトランジスタや液晶の動作不良を
ひきおこすという問題も生じてくるが、特に単結晶シリ
コン上にスイッチトランジスタを形成した場合には電流
駆動能力が大きいため発熱の問題はより深刻なものとな
ることが判った。
【０００４】本発明は、上記課題を解消して、単結晶シ
リコン上に不安定動作を防止したトランジスタを形成
し、微細な画素サイズを実現する光弁用半導体装置を提
供することを目的とする。
リコン上に不安定動作を防止したトランジスタを形成
し、微細な画素サイズを実現する光弁用半導体装置を提
供することを目的とする。
【０００５】
【課題を解決するための手段】本発明者の実験により、
基板領域の電位固定を行わない従来の構造では、光照射
によって発生したキャリアが基板領域に滞留してしま
い、これによって、基板電位が変動し、（Ｎ型トランジ
スタの場合は上昇、Ｐ型トランジスタの場合は降下）ト
ランジスタのしきい値低下を生じること、また基板電位
の変動によりキャリアの生存性の高い単結晶シリコン上
のトランジスタでは、バイポーラアクションをひきおこ
しリーク電流の増大を生じるというメカニズムを明らか
にした。従って、単結晶シリコン上のトランジスタにお
いて、光照射下におけるしきい値の変動、リーク電流の
増大を防止するには、基板領域の電位固定が有効な手段
となることが判った。
基板領域の電位固定を行わない従来の構造では、光照射
によって発生したキャリアが基板領域に滞留してしま
い、これによって、基板電位が変動し、（Ｎ型トランジ
スタの場合は上昇、Ｐ型トランジスタの場合は降下）ト
ランジスタのしきい値低下を生じること、また基板電位
の変動によりキャリアの生存性の高い単結晶シリコン上
のトランジスタでは、バイポーラアクションをひきおこ
しリーク電流の増大を生じるというメカニズムを明らか
にした。従って、単結晶シリコン上のトランジスタにお
いて、光照射下におけるしきい値の変動、リーク電流の
増大を防止するには、基板領域の電位固定が有効な手段
となることが判った。
【０００６】本発明の光弁用半導体装置が上記目的を達
成するために採用した第一の手段は、単結晶シリコン基
板上に形成された画素領域と駆動回路を同一チップ内に
内蔵した光弁用半導体装置において、画素領域のＭＯＳ
型スイッチトランジスタの基板領域はＭＯＳ型スイッチ
トランジスタ下面の埋め込み絶縁膜に設けられたコンタ
クトホールを介して基板電極に接続されており基板領域
に所定の電圧を供給できる構造であることを特徴とす
る。第二の手段は基板電極はＭＯＳ型スイッチトランジ
スタの遮光膜を兼ねることを特徴とする。第三の手段
は、基板電極は画素領域外に延設され、放熱用領域を形
成していることを特徴とする。
成するために採用した第一の手段は、単結晶シリコン基
板上に形成された画素領域と駆動回路を同一チップ内に
内蔵した光弁用半導体装置において、画素領域のＭＯＳ
型スイッチトランジスタの基板領域はＭＯＳ型スイッチ
トランジスタ下面の埋め込み絶縁膜に設けられたコンタ
クトホールを介して基板電極に接続されており基板領域
に所定の電圧を供給できる構造であることを特徴とす
る。第二の手段は基板電極はＭＯＳ型スイッチトランジ
スタの遮光膜を兼ねることを特徴とする。第三の手段
は、基板電極は画素領域外に延設され、放熱用領域を形
成していることを特徴とする。
【０００７】
【作用】本発明の光弁用半導体装置は、画素領域のＭＯ
Ｓ型スイッチトランジスタの基板領域はＭＯＳ型スイッ
チトランジスタ下面の埋め込み絶縁膜に設けられたコン
タクトホールを介して基板電極に接続されており基板領
域に所定の電圧を供給できる構造であるため、基板領域
の電位を固定することができる。したがって、光照射下
においても基板領域の電位変動を防止し、ＭＯＳ型スイ
ッチトランジスタのしきい値の変動、リーク電流の増大
を防止するすることができる。また、基板電極は画素領
域外に延設され、放熱用領域を形成しているため、ＭＯ
Ｓ型スイッチトランジスタの動作により発生した熱をす
みやかに拡散放出することができる。
Ｓ型スイッチトランジスタの基板領域はＭＯＳ型スイッ
チトランジスタ下面の埋め込み絶縁膜に設けられたコン
タクトホールを介して基板電極に接続されており基板領
域に所定の電圧を供給できる構造であるため、基板領域
の電位を固定することができる。したがって、光照射下
においても基板領域の電位変動を防止し、ＭＯＳ型スイ
ッチトランジスタのしきい値の変動、リーク電流の増大
を防止するすることができる。また、基板電極は画素領
域外に延設され、放熱用領域を形成しているため、ＭＯ
Ｓ型スイッチトランジスタの動作により発生した熱をす
みやかに拡散放出することができる。
【０００８】
【実施例】以下、図面を参照して本発明の好適な実施例
を説明する。図１は本発明の光弁用半導体装置の画素ス
イッチトランジスタの一実施例を示す模式的断面図であ
る。埋め込み絶縁膜１０６上に一対のソース領域１０
３、ドレイン領域１０４に挟まれた基板領域１０５およ
びゲート電極１０２を有するＭＯＳ型トランジスタ１０
１が形成されている。ソース領域１０３およびドレイン
領域１０４にはアルミニウムなどからなる配線１０８が
接続しており、図示しないが、それぞれ画素領域周辺に
形成された駆動回路部および画素電極に接続されてい
る。ＭＯＳ型トランジスタ１０１上には、保護膜１０９
が形成され、保護膜１０９上には平坦化膜を兼ねた透明
な接着剤層１１０を介してガラスなどの透明基板１１１
が固定されている。一方、ＭＯＳ型トランジスタ１０１
の基板領域１０５はＭＯＳ型スイッチトランジスタ１０
１下面の埋め込み絶縁膜１０６に設けられたコンタクト
ホール１１３を介して基板電極１１２に接続されてお
り、基板領域１０５に所定の電圧を供給でき、基板領域
１０５の電位を固定することができる構造である。ま
た、基板電極１１２は不透明材料からなり、ＭＯＳ型ト
ランジスタ１０１に照射される光を遮る遮光膜の機能を
有する。
を説明する。図１は本発明の光弁用半導体装置の画素ス
イッチトランジスタの一実施例を示す模式的断面図であ
る。埋め込み絶縁膜１０６上に一対のソース領域１０
３、ドレイン領域１０４に挟まれた基板領域１０５およ
びゲート電極１０２を有するＭＯＳ型トランジスタ１０
１が形成されている。ソース領域１０３およびドレイン
領域１０４にはアルミニウムなどからなる配線１０８が
接続しており、図示しないが、それぞれ画素領域周辺に
形成された駆動回路部および画素電極に接続されてい
る。ＭＯＳ型トランジスタ１０１上には、保護膜１０９
が形成され、保護膜１０９上には平坦化膜を兼ねた透明
な接着剤層１１０を介してガラスなどの透明基板１１１
が固定されている。一方、ＭＯＳ型トランジスタ１０１
の基板領域１０５はＭＯＳ型スイッチトランジスタ１０
１下面の埋め込み絶縁膜１０６に設けられたコンタクト
ホール１１３を介して基板電極１１２に接続されてお
り、基板領域１０５に所定の電圧を供給でき、基板領域
１０５の電位を固定することができる構造である。ま
た、基板電極１１２は不透明材料からなり、ＭＯＳ型ト
ランジスタ１０１に照射される光を遮る遮光膜の機能を
有する。
【０００９】図２は本発明の光弁用半導体装置の画素ス
イッチトランジスタの他の実施例を示す模式的断面図で
ある。図１に示した例と異なる点は、ＭＯＳ型トランジ
スタ１０１のソース領域１０３およびドレイン領域１０
４が埋め込み絶縁膜１０６に接しておらず、ソース領域
１０３およびドレイン領域１０４下部にも基板領域１０
５が存在する点である。この構造をとることにより、Ｍ
ＯＳ型トランジスタ１０１のゲート長が埋め込み絶縁膜
１０６に設けられたコンタクトホール１１３の寸法より
も小さい場合でも基板領域１０５の電位固定が可能であ
る。その他の部分については、図１と同一の符号を添記
することで説明に代える。
イッチトランジスタの他の実施例を示す模式的断面図で
ある。図１に示した例と異なる点は、ＭＯＳ型トランジ
スタ１０１のソース領域１０３およびドレイン領域１０
４が埋め込み絶縁膜１０６に接しておらず、ソース領域
１０３およびドレイン領域１０４下部にも基板領域１０
５が存在する点である。この構造をとることにより、Ｍ
ＯＳ型トランジスタ１０１のゲート長が埋め込み絶縁膜
１０６に設けられたコンタクトホール１１３の寸法より
も小さい場合でも基板領域１０５の電位固定が可能であ
る。その他の部分については、図１と同一の符号を添記
することで説明に代える。
【００１０】図３は本発明の光弁用半導体装置の画素ス
イッチトランジスタの他の実施例を示す模式的平面図で
ある。ＭＯＳ型トランジスタ１０１のゲート長３０１が
短く、従ってソース領域１０３とドレイン領域１０４に
挟まれた基板領域１０５も小さく、埋め込み絶縁膜１０
６に設けるべきコンタクトホール１１３が形成できない
場合、単結晶シリコンデバイス形成層４０１の形状を例
えば図３に示すように加工し、基板領域１０５に電圧を
印加できるようにＭＯＳ型トランジスタ１０１の側部に
引き出し、埋め込み絶縁膜１０６にコンタクトホール１
１３を形成し、基板電極１１２と接続した例を示してい
る。図３では、コンタクトホール１１３はゲート電極１
０２と重ならないように配置したが、コンタクトホール
１１３および基板電極１１２はゲート電極１０２が形成
される面とは反対の、いわば裏面側に形成するため、平
面的に重なってもかまわない。
イッチトランジスタの他の実施例を示す模式的平面図で
ある。ＭＯＳ型トランジスタ１０１のゲート長３０１が
短く、従ってソース領域１０３とドレイン領域１０４に
挟まれた基板領域１０５も小さく、埋め込み絶縁膜１０
６に設けるべきコンタクトホール１１３が形成できない
場合、単結晶シリコンデバイス形成層４０１の形状を例
えば図３に示すように加工し、基板領域１０５に電圧を
印加できるようにＭＯＳ型トランジスタ１０１の側部に
引き出し、埋め込み絶縁膜１０６にコンタクトホール１
１３を形成し、基板電極１１２と接続した例を示してい
る。図３では、コンタクトホール１１３はゲート電極１
０２と重ならないように配置したが、コンタクトホール
１１３および基板電極１１２はゲート電極１０２が形成
される面とは反対の、いわば裏面側に形成するため、平
面的に重なってもかまわない。
【００１１】図１、図２、図３の実施例によれば、画素
領域のＭＯＳ型トランジスタ１０１の基板領域１０５は
ＭＯＳ型トランジスタ下面の埋め込み絶縁膜１０６に設
けられたコンタクトホール１１３を介して基板電極１１
２に接続されており基板領域１０５に所定の電圧を供給
できる構造であるため、基板領域の電位を固定すること
ができる。したがって、光照射下においても基板領域１
０５の電位変動を防止し、ＭＯＳ型トランジスタ１０１
のしきい値の変動、リーク電流の増大を防止するするこ
とができる。また、基板電極１１２はゲート電極１０２
や配線１０８などの形成される面とは反対の裏面側に形
成されるため、平面的に重なりあうようなレイアウトを
とることも可能である。これによって、透明領域の広
い、すなわち開口率の高い微細な画素を形成することが
できる。
領域のＭＯＳ型トランジスタ１０１の基板領域１０５は
ＭＯＳ型トランジスタ下面の埋め込み絶縁膜１０６に設
けられたコンタクトホール１１３を介して基板電極１１
２に接続されており基板領域１０５に所定の電圧を供給
できる構造であるため、基板領域の電位を固定すること
ができる。したがって、光照射下においても基板領域１
０５の電位変動を防止し、ＭＯＳ型トランジスタ１０１
のしきい値の変動、リーク電流の増大を防止するするこ
とができる。また、基板電極１１２はゲート電極１０２
や配線１０８などの形成される面とは反対の裏面側に形
成されるため、平面的に重なりあうようなレイアウトを
とることも可能である。これによって、透明領域の広
い、すなわち開口率の高い微細な画素を形成することが
できる。
【００１２】図４は本発明による、光弁用半導体装置の
一チップ全体の模式的平面図である。ガラスなどの透明
基板１１１上に図示しないが、単結晶シリコンからなる
ＭＯＳ型画素トランジスタを含む画素領域２０３と駆動
回路２０２が形成されている。各画素トランジスタの基
板領域に接続した基板電極１１２は熱伝導性に優れた金
属などの材料から形成されており、画素領域外に延設さ
れ、放熱用領域２０４を形成している。図４では、放熱
用領域２０４は画素領域２０３の一方向面にのみ形成し
てあるが、画素領域２０３の周囲ならばこれに限るもの
ではない。また、基板電極１１２は複数個のあるいは全
ての画素トランジスタの基板領域同士が短絡するように
接続してもよい。さらに、図示しないが、基板電極１１
２は端子取り出しパッドなどを設けて、所定の電圧を外
部より印加できるようにしておくことが望ましい。図４
の実施例によれば、基板電極１１２は画素領域外に延設
され、放熱用領域２０４を形成しているため、画素トラ
ンジスタの動作により発生した熱をすみやかに拡散放出
することができる。
一チップ全体の模式的平面図である。ガラスなどの透明
基板１１１上に図示しないが、単結晶シリコンからなる
ＭＯＳ型画素トランジスタを含む画素領域２０３と駆動
回路２０２が形成されている。各画素トランジスタの基
板領域に接続した基板電極１１２は熱伝導性に優れた金
属などの材料から形成されており、画素領域外に延設さ
れ、放熱用領域２０４を形成している。図４では、放熱
用領域２０４は画素領域２０３の一方向面にのみ形成し
てあるが、画素領域２０３の周囲ならばこれに限るもの
ではない。また、基板電極１１２は複数個のあるいは全
ての画素トランジスタの基板領域同士が短絡するように
接続してもよい。さらに、図示しないが、基板電極１１
２は端子取り出しパッドなどを設けて、所定の電圧を外
部より印加できるようにしておくことが望ましい。図４
の実施例によれば、基板電極１１２は画素領域外に延設
され、放熱用領域２０４を形成しているため、画素トラ
ンジスタの動作により発生した熱をすみやかに拡散放出
することができる。
【００１３】
【発明の効果】上述したように本発明によれば、画素領
域のＭＯＳ型スイッチトランジスタの基板領域はＭＯＳ
型スイッチトランジスタ下面の埋め込み絶縁膜に設けら
れたコンタクトホールを介して基板電極に接続されてお
り基板領域に所定の電圧を供給できる構造であるため、
基板領域の電位を固定することができる。したがって、
光照射下においても基板領域の電位変動を防止し、ＭＯ
Ｓ型スイッチトランジスタのしきい値の変動、リーク電
流の増大を防止するすることができる。また、基板電極
はゲート電極や配線などの形成される面とは反対の裏面
側に形成されるため、平面的に重なりあうようなレイア
ウトをとることも可能である。これによって、透明領域
の広い、すなわち開口率の高い微細な画素を形成するこ
とができる。更に、基板電極は画素領域外に延設され、
放熱用領域を形成しているため、ＭＯＳ型スイッチトラ
ンジスタの動作により発生した熱をすみやかに拡散放出
することができる。
域のＭＯＳ型スイッチトランジスタの基板領域はＭＯＳ
型スイッチトランジスタ下面の埋め込み絶縁膜に設けら
れたコンタクトホールを介して基板電極に接続されてお
り基板領域に所定の電圧を供給できる構造であるため、
基板領域の電位を固定することができる。したがって、
光照射下においても基板領域の電位変動を防止し、ＭＯ
Ｓ型スイッチトランジスタのしきい値の変動、リーク電
流の増大を防止するすることができる。また、基板電極
はゲート電極や配線などの形成される面とは反対の裏面
側に形成されるため、平面的に重なりあうようなレイア
ウトをとることも可能である。これによって、透明領域
の広い、すなわち開口率の高い微細な画素を形成するこ
とができる。更に、基板電極は画素領域外に延設され、
放熱用領域を形成しているため、ＭＯＳ型スイッチトラ
ンジスタの動作により発生した熱をすみやかに拡散放出
することができる。
【図１】本発明の光弁用半導体装置の画素スイッチトラ
ンジスタの一実施例を示す模式的断面図である。
ンジスタの一実施例を示す模式的断面図である。
【図２】本発明の光弁用半導体装置の画素スイッチトラ
ンジスタの他の実施例を示す模式的断面図である。
ンジスタの他の実施例を示す模式的断面図である。
【図３】図３は本発明の光弁用半導体装置の画素スイッ
チトランジスタの他の実施例を示す模式的平面図であ
る。
チトランジスタの他の実施例を示す模式的平面図であ
る。
【図４】本発明による、光弁用半導体装置の一チップ全
体の模式的平面図である。
体の模式的平面図である。
１０１ ＭＯＳ型トランジスタ １０２ ゲート電極 １０３ ソース領域 １０４ ドレイン領域 １０５ 基板領域 １０６ 埋め込み絶縁膜 １０７ 中間絶縁膜 １０８ 配線 １０９ 保護膜 １１０ 接着剤層 １１１ 透明基板 １１２ 基板電極 １１３ コンタクトホール ２０２ 駆動回路 ２０３ 画素領域 ２０４ 放熱用領域 ３０１ ゲート長 ４０１ 単結晶シリコンデバイス形成層
Claims (3)
- 【請求項１】 単結晶シリコン基板上に形成された画素
領域と駆動回路領域とが同一チップ内に内臓した光弁用
半導体装置において、該画素領域の基板領域にはＭＯＳ
型スイッチトランジスタが形成され、該ＭＯＳ型スイッ
チトランジスタの下面には絶縁膜と基板電極が積層形成
され、該基板領域と該基板電極とは該絶縁膜に設けられ
たコンタクトホールを介して電気的に接続され、該基板
領域に該基板電極より所定の電圧を供給できる構造を有
することを特徴とする光弁用半導体装置。 - 【請求項２】 請求項１記載の光弁用半導体装置におい
て、 該基板電極は光を透過しない導電体材料からなり、該Ｍ
ＯＳ型スイッチトランジスタの遮光膜として機能するこ
とを特徴とする光弁用半導体装置。 - 【請求項３】 請求項１記載の光弁用半導体装置におい
て、 該基板電極は該画素領域外に延在して設けられ、該ＭＯ
Ｓ型スイッチトランジスタで発生する熱の放熱領域を構
成することを特徴とする光弁用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9526294A JP3320551B2 (ja) | 1994-05-09 | 1994-05-09 | 光弁用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9526294A JP3320551B2 (ja) | 1994-05-09 | 1994-05-09 | 光弁用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07301825A true JPH07301825A (ja) | 1995-11-14 |
| JP3320551B2 JP3320551B2 (ja) | 2002-09-03 |
Family
ID=14132857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9526294A Expired - Lifetime JP3320551B2 (ja) | 1994-05-09 | 1994-05-09 | 光弁用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3320551B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998015973A1 (en) * | 1996-10-09 | 1998-04-16 | Seiko Epson Corporation | Thin film transistor and liquid crystal display and electronic equipment made using the same |
| JP2009031799A (ja) * | 2007-07-30 | 2009-02-12 | Honeywell Internatl Inc | 集積ディスプレイモジュール |
| JP2015197569A (ja) * | 2014-04-01 | 2015-11-09 | セイコーエプソン株式会社 | 電気光学装置、電子機器および半導体装置 |
| WO2016064702A1 (en) * | 2014-10-22 | 2016-04-28 | Silanna Semiconductor U.S.A., Inc. | Semiconductor structure with active device and damaged region |
-
1994
- 1994-05-09 JP JP9526294A patent/JP3320551B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998015973A1 (en) * | 1996-10-09 | 1998-04-16 | Seiko Epson Corporation | Thin film transistor and liquid crystal display and electronic equipment made using the same |
| US6770936B2 (en) | 1996-10-09 | 2004-08-03 | Seiko Epson Corporation | Thin film transistors, and liquid crystal display device and electronic apparatus using the same |
| US6933571B2 (en) | 1996-10-09 | 2005-08-23 | Seiko Epson Corporation | Thin film transistors, liquid crystal display device and electronic apparatus using the same |
| JP2009031799A (ja) * | 2007-07-30 | 2009-02-12 | Honeywell Internatl Inc | 集積ディスプレイモジュール |
| JP2015197569A (ja) * | 2014-04-01 | 2015-11-09 | セイコーエプソン株式会社 | 電気光学装置、電子機器および半導体装置 |
| WO2016064702A1 (en) * | 2014-10-22 | 2016-04-28 | Silanna Semiconductor U.S.A., Inc. | Semiconductor structure with active device and damaged region |
| US20160118406A1 (en) * | 2014-10-22 | 2016-04-28 | Qualcomm Switch Corp. | Semiconductor Structure with Active Device and Damaged Region |
| US9780117B2 (en) * | 2014-10-22 | 2017-10-03 | Qualcomm Incorporated | Semiconductor structure with active device and damaged region |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3320551B2 (ja) | 2002-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10211332B2 (en) | Semiconductor device and manufacturing method of the same | |
| KR100360965B1 (ko) | 반도체 장치의 제조 방법 | |
| US7763941B2 (en) | Integrated circuit device having input/output electrostatic discharge protection cell equipped with electrostatic discharge protection element and power clamp | |
| US6088073A (en) | Display device with destaticizing elements and an electrostatic pulse delaying element connected to each of the destaticizing elements | |
| US5955765A (en) | Thin-film dual gate, common channel semiconductor device having a single first gate and a multi-gate second gate structure | |
| KR100588438B1 (ko) | 박막반도체장치및표시장치 | |
| JPH1084083A (ja) | 静電気保護回路を備えた半導体装置 | |
| JP3320551B2 (ja) | 光弁用半導体装置 | |
| US5739571A (en) | Semiconductor device having protection device for preventing the electrostatic breakdown of output buffer MOSFETs | |
| JP4292595B2 (ja) | 半導体装置 | |
| CN101257019B (zh) | 沿着半导体芯片的长边具有细长静电保护元件的半导体器件 | |
| JP2850072B2 (ja) | 半導体装置 | |
| KR100283807B1 (ko) | 퓨즈 뱅크 | |
| KR100333107B1 (ko) | 반도체장치 | |
| KR100312467B1 (ko) | 반도체집적회로장치 | |
| KR100887996B1 (ko) | 구동회로 일체형 액정표시장치의 박막 트랜지스터 및 그제조방법 | |
| JPS5986253A (ja) | 半導体集積回路 | |
| JP3689505B2 (ja) | 半導体装置の作製方法 | |
| KR100194676B1 (ko) | 전송 게이트 장치 | |
| JPH09283437A (ja) | 半導体装置 | |
| KR100569716B1 (ko) | 액정 표시 장치의 박막 트랜지스터 구조 | |
| JP3824704B2 (ja) | 薄膜半導体装置 | |
| KR0177394B1 (ko) | 반도체 소자의 입력부 | |
| JPH07301824A (ja) | 光弁用半導体装置 | |
| KR19980020264A (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130621 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130621 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |