JP3824704B2 - 薄膜半導体装置 - Google Patents
薄膜半導体装置 Download PDFInfo
- Publication number
- JP3824704B2 JP3824704B2 JP09628196A JP9628196A JP3824704B2 JP 3824704 B2 JP3824704 B2 JP 3824704B2 JP 09628196 A JP09628196 A JP 09628196A JP 9628196 A JP9628196 A JP 9628196A JP 3824704 B2 JP3824704 B2 JP 3824704B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film semiconductor
- drain
- source
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、絶縁表面上に形成された薄膜集積回路およびそれに用いる回路素子、例えば、薄膜トランジスタ（ＴＦＴ）の構造に関するものである。本発明において絶縁表面とは、絶縁体表面以外に、半導体や金属の表面に設けられた絶縁層をも意味する。すなわち、本発明によって作製される集積回路および薄膜トランジスタは、ガラス等の絶縁基板上、単結晶シリコン等の半導体基板上に形成された絶縁体上、いずれにも形成される。
【０００２】
【従来の技術】
ＴＦＴは、絶縁表面上に島状に形成された実質的に真性な薄膜半導体（活性層）をチャネルとして用いた電界効果型の素子であり、薄膜半導体としては、単結晶半導体がもっとも好ましいのであるが、製作上の問題から、非単結晶半導体を用いることが一般的である。ここで、実質的に真性という意味は強いＮ型やＰ型でない、ということを意味しており、非常に弱いＮ型やＰ型は、実質的に真性であると表現する。近年、ＴＦＴの電界移動度を高める必要から、活性層の半導体として、アモルファス半導体に代えて、結晶性半導体を用いることが試みられている。
【０００３】
【発明が解決しようする課題】
このような結晶性の半導体を用いたＴＦＴにおける最大の問題点はリーク電流（オフ電流）が大きいことであった。すなわち、ゲイト電極に電圧が印加されていない、もしくは逆の電圧が印加されている際（非選択状態もしくはオフ状態）には、チャネルが形成されないので、ソース／ドレイン間の電流（オフ状態の電流に限って、リーク電流という）は十分に小さいはずである。しかしながら、実際には、単結晶半導体において通常に観察されるリーク電流以上の大きなリーク電流が見られた。
【０００４】
このような大きなリーク電流は、特にダイナミックな動作の要求される用途において問題であった。また、スタティックな動作の要求される用途においても、消費電力を増加させるため、好ましいことではなかった。
ＴＦＴの大きな用途として期待されている液晶ディスプレー等のアクティブマトリクス回路においては、ＴＦＴはマトリクスに設けられた画素のスイッチングトランジスタとして動作するが、その際には、画素電極やその補助のコンデンサー（保持容量）に蓄積された電荷がリークしないことが必要とされたが、リーク電流が大きいと十分な時間、電荷を保持することができなかった。
【０００５】
本発明は、結晶性半導体を活性層に用いたＴＦＴにおいて、リーク電流を低減することを目的とする。
以下の説明ではソース、ドレインという用語を用いるが、回路によっては、ソースとドレインの区別は明確でないので、以下の記述では、ソース、ドレインとは、回路に基づく区別ではなく、任意に設定できるものとする。
【０００６】
【発明を解決するための手段】
本発明の基本的な構成および概念を図１を用いて説明する。図１（Ａ）は本発明のＴＦＴの積層構造を概念的に示し、また、図１（Ｂ）は本発明のＴＦＴの薄膜半導体を上方より見た様子を示す。薄膜半導体１は非単結晶半導体である。薄膜半導体には、第１の導電型のソース２、ドレイン４と、実質的に真性の導電型のチャネル３が設けられる。ソース２とドレイン４には必要に応じて、ソース電極・配線９、ドレイン電極・配線１０が設けられる。
【０００７】
チャネル領域３の一部もしくは全部、さらに、必要によってはソース２、ドレイン４の一部を覆って、ゲイト電極８が設けられる。ゲイト電極８は薄膜半導体１の上に設けられてもよいし、下（すなわち、基板（図示せず）と薄膜半導体１の間）に設けられてもよい。前者はトップゲイト型と呼ばれ、後者はボトムゲイト型と呼ばれる。
【０００８】
本発明で特徴的なことは、チャネル領域３と薄膜半導体の１つのエッヂに囲まれた部分に、ソース２、ドレイン４と同じ導電型の不純物領域５、６を設けることである。例えば、不純物領域５に関しては、チャネル領域３とエッヂ１３によって囲まれており、不純物領域６に関しては、チャネル領域３とエッヂ１４によって囲まれている。図では、ゲイト電極８が不純物領域５、６を覆っているが、後に説明するように、本発明の作用からは、そのことは必ずしも必要ではない。（図１（Ａ）、図１（Ｂ））
【０００９】
本発明においては、不純物領域５、６は、薄膜半導体のエッヂ部のリーク電流を阻止する目的で設けられるので、少なくとも薄膜半導体のエッヂ部の１つの断面全体に設けられることが望ましい。すなわち、表面だけに不純物領域が設けられていても効果はなく、内部まで不純物領域が設けられることが必要である。一般に薄膜半導体は、平面的であるので、通常、上面と下面という２つの主面を有する。したがって、不純物領域５、６がこの２つの主面のいずれの面にも面していれば（すなわち、上面に含まれる面と下面に含まれる面の双方を有していれば）、この目的に合致する。すなわち、本発明の不純物領域は、第１の主面（例えば、上面）と第２の主面（例えば、下面）に露出していることが好ましい。
【００１０】
不純物領域５、６の形成が不純物の拡散（ドーピング）によっておこなわれるのであれば、通常、不純物の拡散は上面からおこなっても、容易に下面にまで至り、かつ、生産プロセスにおいては、そのことを前提として拡散条件が設定されるので、上記の条件は自動的に満たされるものとなる。したがって、上記の条件は、不純物を拡散させることによって形成された不純物領域５、６と同じことである。
【００１１】
さらに、本発明においては、チャネル領域のみを電気的に制御できればよいので、ゲイト電極が不純物領域と重なって存在する必要はない。したがって、本発明においては、チャネル領域３の形状は、ゲイト電極と薄膜半導体の重なった部分の形状と実質的に同じとしてもよい。
【００１２】
このように、チャネル領域とゲイト電極の形状をほぼ同じとするには、ゲイト電極をマスクとした自己整合的な不純物拡散技術を用いればよい。すなわち、本発明においては、ソース２、ドレイン４、不純物領域５、６をゲイト電極部をマスクとした自己整合的な不純物のドーピング法によっておこなってもよい。その場合には、ゲイト電極そのものだけではなく、例えば、ゲイト電極の側面に異方性エッチングによって形成した側壁等も不純物拡散のマスクとして使用してもよい。このような場合には、側壁も含めてゲイト電極部と称する。
【００１３】
図３に本発明と公知の自己整合的な不純物のドーピング法を組み合わせた例を示す。図３（Ａ）は本実施例の半導体装置の積層構造を示したものである。薄膜半導体１には、同じ層内にソース２、ドレイン４、不純物領域５、６、チャネル領域３が形成される。
【００１４】
ソース２にはソース配線・電極９を、また、ドレイン４にはドレイン配線・電極１０を形成する。そして、ゲイト絶縁膜（図示せず）を介して、その上にゲイト電極８を形成する。ゲイト電極は、そのままゲイト配線１１と電気的に接続される。図３は、ゲイト電極の薄膜半導体と重なる部分の形状は、チャネル領域３の形状と実質的に同じである。
【００１５】
このような構造を得る方法を図３（Ｂ）および図３（Ｃ）を用いて説明する。まず、何らドーピングのされていない薄膜半導体１上にゲイト絶縁膜を介して、ゲイト電極８を形成するが、その際には、不純物領域５、６を形成する部分にホール１５、１６を形成しておく。（図３（Ｂ））
【００１６】
その後、不純物のドーピングをおこない、薄膜半導体にソース２、ドレイン４、不純物領域５、６が形成される。しかし、薄膜半導体でも、ゲイト電極８の下の部分には意図的にはドーピングされないので、真性なままである。すなわち、チャネル領域３となる。（図３（Ｃ））
ゲイト電極の形状を別にすれば、図３の半導体装置は、図１の半導体装置と同じ構造であり、動作も全く同じである。
【００１７】
本発明と公知の低能度ドレイン（ＬＤＤ）技術とを組み合わせてもよく、その場合には、不純物領域５、６とチャネル領域３の境界部には意図的に不純物領域５、６よりも低濃度の第１の導電型の領域が設けられる。
また、低濃度ドレインに限らず、オフセットゲイト構造としてもよい。図６には幾つかの例を示す。図６のいずれのトランジスタも絶縁基板１００上に形成され、ソース１０２、ドレイン１０４、チャネル領域１０３、ゲイト絶縁膜１０７、ゲイト電極１０８、不純物領域１０５（図示せず）と１０６を有する。図６の断面図は、図１（Ｂ）のＡ−Ａ'に相当する部分のものである。
【００１８】
図６（Ａ）の例は、側壁形成技術を用いて、オフセットゲイト構造を得るものである。すなわち公知の側壁形成技術によって、ゲイト電極１０８の側面に絶縁物の側壁１１９を形成する。そして、このゲイト電極および側壁（併せてゲイト電極部という）をマスクとして、薄膜半導体に不純物を拡散し、ソース１０２、ドレイン１０４、不純物領域１０５（図示せず）および１０６を得る。
【００１９】
この際、側壁１１９の下部には不純物が注入されないか、注入量が著しく低いので、ゲイト電極と不純物領域の重ならないオフセット領域１２０が形成される。このようなオフセット領域を設けることによりリーク電流を低減できるが、本発明と組み合わせることにより、よりリーク電流の低減を促進できる。（図６（Ａ））
【００２０】
図６（Ｂ）は、公知の側壁形成技術と低濃度ドレイン形成技術を適用した例を示す。すなわち、ゲイト電極１０８をマスクとして、低濃度の不純物（濃度は、ソース／ドレインのものの１／１００〜１／１００００が好ましい）を薄膜半導体中に拡散し（第１のドーピング）、低濃度ドレイン１２１を得る。その後、公知の側壁形成技術によって、ゲイト電極１０８の側面に側壁１１９を形成する。この側壁は導電性のものでも、絶縁物でもよい。
【００２１】
そして、このゲイト電極および側壁（併せてゲイト電極部という）をマスクとして、薄膜半導体に不純物を拡散させ（第２のドーピング）、ソース１０２、ドレイン１０４、不純物領域１０５（図示せず）および１０６を得る。第２のドーピングの際、側壁１１９の下部には不純物が拡散せず、したがって、第１のドーピングによって得られた低濃度ドレイン１２１が保持される。このような低濃度ドレインを設けることにより、素子の短チャネル化による劣化を防止できる。（図６（Ｂ））
【００２２】
図６（Ｃ）は、特開平６−２９１３１５公報に記載されているようなゲイト電極の陽極酸化技術を用いてオフセットゲイト構造を得る例を示す。すなわち、ゲイト電極１０８の側面および上面に陽極酸化物被膜１２２を形成し、これらをマスクとして用いることによっても、薄膜半導体に図６（Ａ）と同様なオフセット領域１２０を設けることができる。（図６（Ｃ））
【００２３】
図６（Ｄ）も陽極酸化技術を用いたものである。すなわち、特開平７−１６９９７４公報に記載されているように、側面の陽極酸化技術を用いて、ゲイト絶縁膜を選択的にエッチングし、これを用いて、薄膜半導体にソース１０２、ドレイン１０４、不純物領域１０５（図示せず）および１０６と、それらの周囲とベース領域の間に低濃度ドレイン１２１が設けられる。この場合には、ゲイト電極１０８の陽極酸化を２段階おこない、得られた陽極酸化物被膜をマスクとしてゲイト絶縁膜をエッチングし、新たなゲイト絶縁膜１２３を形成する。その後、一部の陽極酸化物被膜１２２は残すが、他の陽極酸化物は除去する。このようにして得られたゲイト絶縁膜１２３をマスクとして２段階のドーピングをおこない、低濃度ドレイン１２１を得る。（図６（Ｄ））
【００２４】
不純物領域５、６とソース／ドレインの不純物濃度についてはさまざまな組合せが可能である。不純物領域がソース／ドレインと同等な不純物濃度を有している場合（自己整合的に不純物領域５、６を形成する図３の場合等) はもちろん、不純物領域５、６の不純物濃度をソース／ドレインよりも低下させても本発明の効果は得られる。ただし、不純物領域５、６の濃度をソース、ドレインと異ならせしめることは、不純物領域とソース／ドレインを同時に形成する場合には困難であり、追加のドーピング工程を必要とする。
【００２５】
上記のようなリーク電流は後述するようにエッヂ部に形成される弱いチャネルが原因であるので、高濃度のドーピングをおこなうことは必ずしも要求されない。しかし、十分に目的とする導電型を呈せしめる必要から、１×１０18原子／ｃｍ3 以上の濃度のドーピングが求められる。
【００２６】
不純物領域の不純物濃度については、上記のように、特に制約があるわけではないが、集積回路を構成する上では、後により多くの逆導電型の不純物のドーピングによって導電型が反転できる方が好ましい。さらに、ゲイト電極と不純物領域５、６が重なっている場合には、直下に多量の不純物が存在するとその不純物によってゲイト絶縁膜の耐圧が低下し、よって、ゲイト電極との間でリーク電流が増加するので、高濃度の不純物領域をゲイト電極の下に形成することは好ましくない。その意味で、図３のように不純物領域５、６とゲイト電極８の重なりを可能な限り少なくするということは有効である。
【００２７】
【作用】
以下、上記の構成を有する半導体装置で目的が達せられる理由について説明する。本発明人は、リーク電流の多くが、薄膜半導体のエッジ部分においてもたらされることを見出した。リーク電流を低減するためには、チャネル幅を狭くすることが有効であると考えられるが、本発明人の考察の結果、チャネル幅を狭くしても、それに比例してリーク電流が減少することはなく、特に、チャネル幅３μｍと８μｍ（チャネル長はいずれも８μｍ）では、リーク電流に有為な差が全く見出せなかった。このことはリーク電流にチャネル全体が関与しているのではないことを意味している。
【００２８】
その詳細なメカニズムについては明らかではないが、本発明人は、チャネル領域のエッヂにおいては、エッチング工程においてダメージを受けやすく、また、ゲイト絶縁膜の段差被覆性が不十分であることが、何らかの影響を与えて、本来、真性であるべき部分がソースやドレインと逆の導電型を呈しているためと考えた。すなわち、Ｎチャネル型のＴＦＴでは、チャネル領域のうち、エッヂ近傍ではＰ型になっているものと推定した。
【００２９】
したがって、従来のＴＦＴ（図１の不純物領域５、６がない場合）では、エッヂ（図１（Ｂ）のＡ−Ａ’に相当する部分）にそったエネルギーバンド図では、図２（Ｃ）に示すようになる。Ｐ型であるので、導電性が高く、リーク電流の多くはここを流れることとなる。（図２（Ｃ））
一方、薄膜半導体の中央部（図１（Ｂ）のＢ−Ｂ’で示される部分）では、チャネル領域３は真性である。したがって、導電性が低く、リーク電流は中央部はほとんど流れないと考えられる。（図２（Ｂ））
【００３０】
非選択状態（オフ状態）での、チャネル領域の垂直方向のエネルギーバンド図を図４（Ａ）に示す。ここでは、Ｎチャネル型とする。ゲイト電極８には負の電圧が印加されるので、半導体層の表面近傍には正孔が誘起され、これが導電を担う。Ｐチャネル型の場合には、電子が導電を担う。つまり、オフ状態では少数キャリヤが導電を担う。（図４（Ａ））
【００３１】
一方、選択状態（オン状態）では、チャネル領域がゲイト電極に印加された電圧によって反転し、すなわち、ゲイト電極８には正の電圧が印加されるので、半導体層の表面近傍には電子が誘起され、これが伝導を担う。Ｐチャネル型の場合には、ホールが導電を担う。つまり、オン状態では多数キャリヤが導電を担う。（図４（Ｂ））
【００３２】
図５（Ａ）は、ソース２、ドレイン４、チャネル領域３が設けられている通常の構造のＴＦＴの薄膜半導体を示す。このような構造のＴＦＴでは、オフ状態でもエッヂにリーク電流１７が流れる。これは図２（Ｃ）のエネルギーバンド図に示されたようにチャネル領域３が導電性の高いＰ型となっているためである。（図５（Ａ））
【００３３】
そこで、このリーク電流を妨害するように不純物領域５、６を設ける。ここでは、Ｎ型の不純物領域を設けると、エッヂ部（図１（Ｂ）のＡ−Ａ’で示される部分）のエネルギーバンド図は図２（Ａ）に示すように複雑な形状となる。チャネル領域３の部分は図２（Ｃ）と同様にＰ型を呈しているので、その部分に関しては導電性が高い。しかし、オフ状態での導電を担うホールは不純物領域６で変形したバンドを飛び越えるか、抵抗の高い中央部を迂回する必要があるので、この部分で大きな抵抗を生じる。すなわち、このことによってエッヂに流れるリーク電流は低減する。（図５（Ｂ））
【００３４】
なお、オン状態ではチャネル領域３は反転し、ドレイン電流１８にとっては不純物領域５、６は何の障害にもならない。（図５（Ｃ））
図５（Ｄ）には、本発明のＴＦＴ（実線）と従来のＴＦＴ（点線）のドレイン電流（ＩD ）−ゲイト電圧（ＶG ）特性の差異を示す。本発明では、上記の理由からリーク電流を低減できる一方、ドレイン電流は従来のままであるので、その分、オン状態になったときの曲線の立ち上がりが急峻で、好ましい特性が得られる。（図５（Ｄ））
【００３５】
【実施例】
〔実施例１〕 図７に本発明のＴＦＴを作製する工程の概略を示す。本実施例のＴＦＴの構造は図１に示したものとほぼ同等である。また、図７の断面図は図１（Ｂ）のＡ−Ａ’に相当する部分のものと同等である。
まず、絶縁基板２００の絶縁表面上に薄膜半導体２０１を形成する。例えば、化学的気相成長法によって、堆積させた厚さ１００〜２００００Åの非晶質の真性シリコン被膜を熱アニールによって結晶化させ、これをエッチングして、島状の薄膜半導体に加工する。さらに、それを覆って、公知の手段により、ゲイト絶縁膜２０７を堆積する。（図７（Ａ））
【００３６】
次に、公知のドーピング技術により、薄膜半導体２０１にソース２０２、ドレイン２０４、不純物領域２０６を形成する。ここで、ソース、ドレイン、不純物領域の導電型をＮ型とするために、燐を１×１０12〜１×１０14原子／ｃｍ2 、好ましくは、３×１０12〜３×１０13原子／ｃｍ2 、例えば、１×１０13原子／ｃｍ2 のドーズ量（単位面積あたりの注入量）で選択的にドーピングする。このドーピングにより、ソース２０２、ドレイン２０４、不純物領域２０６は同時に形成される。一方、ドーピングのおこなわれない部分の導電型は真性であり、よってチャネル領域２０３が得られる。（図７（Ｂ））
【００３７】
次に、チャネル領域２０３を覆ってゲイト電極２０８を形成する。ゲイト電極の材料としては各種金属材料、シリコン、シリサイド、あるいはそれらの多層膜を用いればよい。本実施例ではアルミニウムを主成分とする金属被膜を用いる。（図７（Ｃ））
さらに、層間絶縁物２１２を公知の技術によって形成する。そして、層間絶縁物２１２とゲイト絶縁膜２０７をエッチングして、ソース２０２、ドレイン２０４に達するコンタクトホールを形成し、公知の金属配線形成技術により、ソース配線・電極２０９、ドレイン配線・電極２１０を形成する。（図７（Ｄ））
【００３８】
〔実施例２〕 図８に本発明のＴＦＴを作製する工程の概略を示す。本実施例のＴＦＴの構造は図３に示したものとほぼ同等である。また、図８の断面図は図１（Ｂ）のＡ−Ａ'に相当する部分のものと同等である。まず、絶縁基板３００の絶縁表面上に真性結晶性シリコンの薄膜半導体３０１を形成する。さらに、それを覆って、公知の手段により、ゲイト絶縁膜３０７を堆積する。そして、公知の技術により、ゲイト電極３０８を形成する。ゲイト電極３０８は図では２つ存在するように見えるが、実際の形状は図３に示されたものと同等である。（図８（Ａ））
【００３９】
次に、公知のドーピング技術により、ゲイト電極３０８をマスクとして、薄膜半導体３０１にソース３０２、ドレイン３０４、不純物領域３０６を形成する。ここで、ソース／ドレイン、不純物領域の導電型はＰ型とするために、硼素を１×１０18〜１×１０22原子／ｃｍ3 、好ましくは、３×１０20〜３×１０21原子／ｃｍ3 、例えば、１×１０21原子／ｃｍ3 の濃度でドーピングする。このドーピングにより、ソース３０２、ドレイン３０４、不純物領域３０６は同時に形成される。一方、ゲイト電極３０８の下の部分にはドーピングされないので、そのため、真性のチャネル領域３０３が得られる。（図８（Ｂ））
【００４０】
さらに、層間絶縁物３１２を公知の技術によって形成する。そして、層間絶縁物３１２とゲイト絶縁膜３０７をエッチングして、ソース３０２、ドレイン３０４に達するコンタクトホールを形成し、公知の金属配線形成技術により、ソース配線・電極３０９、ドレイン配線・電極３１０を形成する。（図８（Ｃ））
【００４１】
〔実施例３〕 図９に本発明のＴＦＴを作製する工程の概略を示す。本実施例のＴＦＴのゲイト電極の構造は図３に示したものとほぼ同等である。また、図９の断面図は図１（Ｂ）のＡ−Ａ'に相当する部分のものと同等である。
まず、絶縁基板４００の絶縁表面上に真性結晶性シリコンの薄膜半導体４０１を形成する。次に、公知のドーピング技術により、選択的にＮ型の不純物領域４０６を形成する。ドーピングは不純物として燐を用い、濃度は、例えば、１×１０18〜５×１０18原子／ｃｍ3 とする。さらに、薄膜半導体を覆って、公知の手段により、ゲイト絶縁膜４０７を堆積する。（図９（Ａ））
【００４２】
次に、公知の技術により、ゲイト電極部４０８を形成する。本実施例では、特開平６−２９１３１５公報に記載されている陽極酸化技術を用いたゲイト電極とする。すなわち、ゲイト電極は陽極酸化されうる材料によって形成され、その周囲が陽極酸化物の被膜によって覆われている。このゲイト電極と陽極酸化物被膜は一体として形成されるので、ゲイト電極部と称する。本実施例では、ゲイト電極部は不純物領域４０６と重なるようにする。（図９（Ｂ））
【００４３】
次に、公知のドーピング技術により、ゲイト電極部４０８をマスクとして、薄膜半導体４０１にソース４０２、ドレイン４０４、不純物領域４０６を形成する。ここで、ソース／ドレイン、不純物領域の導電型はＮ型とするために、燐を用いる。濃度は、先のドーピングよりも高く、１×１０19〜１×１０22原子／ｃｍ3 、好ましくは、３×１０20〜３×１０21原子／ｃｍ3 、例えば、１×１０21原子／ｃｍ3 の濃度でドーピングする。このドーピングにより、ソース４０２、ドレイン４０４が形成される。一方、ゲイト電極部４０８の下の部分で、かつ、不純物領域４０６でない部分にはドーピングされないので、そのため、真性のチャネル領域４０３が得られる。
【００４４】
また、先にドーピングによって形成された不純物領域４０６に関すると、先のドーピング濃度よりも後のドーピング濃度の方が大きいので、ゲイト電極部４０８と重なる部分の濃度は、当初のままである（なぜなら、ゲイト電極部が存在するので、後のドーピング工程でドーピングされない）が、ゲイト電極部と重ならない部分は、より高濃度の燐がドーピングされる。その結果、不純物領域４０６は高濃度の部分の外側に低濃度の部分が存在するという構造となる。（図９（Ｃ））
【００４５】
さらに、層間絶縁物４１２を公知の技術によって形成する。そして、層間絶縁物４１２とゲイト絶縁膜４０７をエッチングして、ソース４０２、ドレイン４０４に達するコンタクトホールを形成し、公知の金属配線形成技術により、ソース配線・電極４０９、ドレイン配線・電極４１０を形成する。（図９（Ｄ））
【００４６】
〔実施例４〕 図１０に本発明のＴＦＴを作製する工程の概略を示す。本実施例のＴＦＴのゲイト電極の構造は図３に示したものとほぼ同等である。また、図１０の断面図は図１（Ｂ）のＡ−Ａ'に相当する部分のものと同等である。
まず、絶縁基板４００の絶縁表面上に真性結晶性シリコンの薄膜半導体４０１を形成し、さらに、薄膜半導体を覆って、公知の手段により、ゲイト絶縁膜４０７を堆積する。（図９（Ａ））
【００４７】
次に、公知のドーピング技術により、選択的にＮ型のソース５０２、ドレイン５０４を形成する。ドーピングは不純物として燐を用い、濃度は、例えば、１×１０20〜５×１０21原子／ｃｍ3 とする。
次に、公知の技術により、ゲイト電極部５０８を形成する。本実施例では、実施例３と同じく、特開平６−２９１３１５公報に記載されている陽極酸化技術を用いたゲイト電極とする。本実施例では、図に示されているように、ゲイト電極部５０８とソース５０２、ドレイン５０４が重ならないようにした。（図１０（Ｂ））
【００４８】
次に、公知のドーピング技術により、ゲイト電極部５０８をマスクとして、薄膜半導体５０１に不純物領域５０６を形成する。ここで不純物領域の導電型はＮ型とするために、燐を用いる。濃度は、ソース／ドレインよりも低く、１×１０17〜１×１０19原子／ｃｍ3 、好ましくは、３×１０18〜３×１０19原子／ｃｍ3 、例えば、１×１０19原子／ｃｍ3 の濃度でドーピングする。このドーピングにより、不純物領域５０６と同時にソース５０２、ドレイン５０４に隣接して、より低濃度の領域が形成される。すなわち、低濃度ドレインが得られる。（図１０（Ｃ））
【００４９】
さらに、層間絶縁物５１２を公知の技術によって形成する。そして、層間絶縁物５１２とゲイト絶縁膜５０７をエッチングして、ソース５０２、ドレイン５０４に達するコンタクトホールを形成し、公知の金属配線形成技術により、ソース配線・電極５０９、ドレイン配線・電極５１０を形成する。（図１０（Ｄ））
【００５０】
【発明の効果】
本発明によって、薄膜半導体装置のリーク電流を低減させ、また、最大限を特性を引き出すことが可能となった。本発明の薄膜半導体装置は、特に、ゲイト−ドレイン間、ゲイト−ソース間のリーク電流が低く、高いゲイト電圧にも耐えられる等の特徴から液晶ディスプレーのアクティブマトリクス回路における画素制御用のトランジスタとして好ましい。
【００５１】
実施例１〜４では、製造工程については詳細に説明しなかったが、本発明はＴＦＴ等の回路の設計・配置に関するものであるので、公知の技術を適用する際には、製造工程等に関してはほとんど問題とならないからである。実施例ではＴＦＴを中心として説明した。しかし、他の回路素子、例えば、１つの薄膜半導体に複数のゲイト電極を有する薄膜集積回路、スタックトゲイト型ＴＦＴにも適用できることは言うまでもない。このように本発明は工業上、有益な発明である。
【図面の簡単な説明】
【図１】 本発明の半導体装置の概略を示す。
【図２】 本発明の半導体装置のバンド図を示す。
【図３】 本発明の半導体装置およびその作製工程の概略を示す。
【図４】 本発明の半導体装置の動作を説明する。
【図５】 本発明の半導体装置の動作を説明する。
【図６】 本発明の半導体装置を説明する。
【図７】 実施例１のＴＦＴの作製工程を示す。
【図８】 実施例２のＴＦＴの作製工程を示す。
【図９】 実施例３のＴＦＴの作製工程を示す。
【図１０】 実施例４のＴＦＴの作製工程を示す。
【符号の説明】
１ ・・・薄膜半導体
２ ・・・ソース
３ ・・・チャネル領域
４ ・・・ドレイン
５、６・・不純物領域
８ ・・・ゲイト電極
９ ・・・ソース電極・配線
１０・・・ドレイン電極・配線
１１・・・ゲイト電極・配線
１３、１４・・薄膜半導体のエッヂ
【産業上の利用分野】
本発明は、絶縁表面上に形成された薄膜集積回路およびそれに用いる回路素子、例えば、薄膜トランジスタ（ＴＦＴ）の構造に関するものである。本発明において絶縁表面とは、絶縁体表面以外に、半導体や金属の表面に設けられた絶縁層をも意味する。すなわち、本発明によって作製される集積回路および薄膜トランジスタは、ガラス等の絶縁基板上、単結晶シリコン等の半導体基板上に形成された絶縁体上、いずれにも形成される。
【０００２】
【従来の技術】
ＴＦＴは、絶縁表面上に島状に形成された実質的に真性な薄膜半導体（活性層）をチャネルとして用いた電界効果型の素子であり、薄膜半導体としては、単結晶半導体がもっとも好ましいのであるが、製作上の問題から、非単結晶半導体を用いることが一般的である。ここで、実質的に真性という意味は強いＮ型やＰ型でない、ということを意味しており、非常に弱いＮ型やＰ型は、実質的に真性であると表現する。近年、ＴＦＴの電界移動度を高める必要から、活性層の半導体として、アモルファス半導体に代えて、結晶性半導体を用いることが試みられている。
【０００３】
【発明が解決しようする課題】
このような結晶性の半導体を用いたＴＦＴにおける最大の問題点はリーク電流（オフ電流）が大きいことであった。すなわち、ゲイト電極に電圧が印加されていない、もしくは逆の電圧が印加されている際（非選択状態もしくはオフ状態）には、チャネルが形成されないので、ソース／ドレイン間の電流（オフ状態の電流に限って、リーク電流という）は十分に小さいはずである。しかしながら、実際には、単結晶半導体において通常に観察されるリーク電流以上の大きなリーク電流が見られた。
【０００４】
このような大きなリーク電流は、特にダイナミックな動作の要求される用途において問題であった。また、スタティックな動作の要求される用途においても、消費電力を増加させるため、好ましいことではなかった。
ＴＦＴの大きな用途として期待されている液晶ディスプレー等のアクティブマトリクス回路においては、ＴＦＴはマトリクスに設けられた画素のスイッチングトランジスタとして動作するが、その際には、画素電極やその補助のコンデンサー（保持容量）に蓄積された電荷がリークしないことが必要とされたが、リーク電流が大きいと十分な時間、電荷を保持することができなかった。
【０００５】
本発明は、結晶性半導体を活性層に用いたＴＦＴにおいて、リーク電流を低減することを目的とする。
以下の説明ではソース、ドレインという用語を用いるが、回路によっては、ソースとドレインの区別は明確でないので、以下の記述では、ソース、ドレインとは、回路に基づく区別ではなく、任意に設定できるものとする。
【０００６】
【発明を解決するための手段】
本発明の基本的な構成および概念を図１を用いて説明する。図１（Ａ）は本発明のＴＦＴの積層構造を概念的に示し、また、図１（Ｂ）は本発明のＴＦＴの薄膜半導体を上方より見た様子を示す。薄膜半導体１は非単結晶半導体である。薄膜半導体には、第１の導電型のソース２、ドレイン４と、実質的に真性の導電型のチャネル３が設けられる。ソース２とドレイン４には必要に応じて、ソース電極・配線９、ドレイン電極・配線１０が設けられる。
【０００７】
チャネル領域３の一部もしくは全部、さらに、必要によってはソース２、ドレイン４の一部を覆って、ゲイト電極８が設けられる。ゲイト電極８は薄膜半導体１の上に設けられてもよいし、下（すなわち、基板（図示せず）と薄膜半導体１の間）に設けられてもよい。前者はトップゲイト型と呼ばれ、後者はボトムゲイト型と呼ばれる。
【０００８】
本発明で特徴的なことは、チャネル領域３と薄膜半導体の１つのエッヂに囲まれた部分に、ソース２、ドレイン４と同じ導電型の不純物領域５、６を設けることである。例えば、不純物領域５に関しては、チャネル領域３とエッヂ１３によって囲まれており、不純物領域６に関しては、チャネル領域３とエッヂ１４によって囲まれている。図では、ゲイト電極８が不純物領域５、６を覆っているが、後に説明するように、本発明の作用からは、そのことは必ずしも必要ではない。（図１（Ａ）、図１（Ｂ））
【０００９】
本発明においては、不純物領域５、６は、薄膜半導体のエッヂ部のリーク電流を阻止する目的で設けられるので、少なくとも薄膜半導体のエッヂ部の１つの断面全体に設けられることが望ましい。すなわち、表面だけに不純物領域が設けられていても効果はなく、内部まで不純物領域が設けられることが必要である。一般に薄膜半導体は、平面的であるので、通常、上面と下面という２つの主面を有する。したがって、不純物領域５、６がこの２つの主面のいずれの面にも面していれば（すなわち、上面に含まれる面と下面に含まれる面の双方を有していれば）、この目的に合致する。すなわち、本発明の不純物領域は、第１の主面（例えば、上面）と第２の主面（例えば、下面）に露出していることが好ましい。
【００１０】
不純物領域５、６の形成が不純物の拡散（ドーピング）によっておこなわれるのであれば、通常、不純物の拡散は上面からおこなっても、容易に下面にまで至り、かつ、生産プロセスにおいては、そのことを前提として拡散条件が設定されるので、上記の条件は自動的に満たされるものとなる。したがって、上記の条件は、不純物を拡散させることによって形成された不純物領域５、６と同じことである。
【００１１】
さらに、本発明においては、チャネル領域のみを電気的に制御できればよいので、ゲイト電極が不純物領域と重なって存在する必要はない。したがって、本発明においては、チャネル領域３の形状は、ゲイト電極と薄膜半導体の重なった部分の形状と実質的に同じとしてもよい。
【００１２】
このように、チャネル領域とゲイト電極の形状をほぼ同じとするには、ゲイト電極をマスクとした自己整合的な不純物拡散技術を用いればよい。すなわち、本発明においては、ソース２、ドレイン４、不純物領域５、６をゲイト電極部をマスクとした自己整合的な不純物のドーピング法によっておこなってもよい。その場合には、ゲイト電極そのものだけではなく、例えば、ゲイト電極の側面に異方性エッチングによって形成した側壁等も不純物拡散のマスクとして使用してもよい。このような場合には、側壁も含めてゲイト電極部と称する。
【００１３】
図３に本発明と公知の自己整合的な不純物のドーピング法を組み合わせた例を示す。図３（Ａ）は本実施例の半導体装置の積層構造を示したものである。薄膜半導体１には、同じ層内にソース２、ドレイン４、不純物領域５、６、チャネル領域３が形成される。
【００１４】
ソース２にはソース配線・電極９を、また、ドレイン４にはドレイン配線・電極１０を形成する。そして、ゲイト絶縁膜（図示せず）を介して、その上にゲイト電極８を形成する。ゲイト電極は、そのままゲイト配線１１と電気的に接続される。図３は、ゲイト電極の薄膜半導体と重なる部分の形状は、チャネル領域３の形状と実質的に同じである。
【００１５】
このような構造を得る方法を図３（Ｂ）および図３（Ｃ）を用いて説明する。まず、何らドーピングのされていない薄膜半導体１上にゲイト絶縁膜を介して、ゲイト電極８を形成するが、その際には、不純物領域５、６を形成する部分にホール１５、１６を形成しておく。（図３（Ｂ））
【００１６】
その後、不純物のドーピングをおこない、薄膜半導体にソース２、ドレイン４、不純物領域５、６が形成される。しかし、薄膜半導体でも、ゲイト電極８の下の部分には意図的にはドーピングされないので、真性なままである。すなわち、チャネル領域３となる。（図３（Ｃ））
ゲイト電極の形状を別にすれば、図３の半導体装置は、図１の半導体装置と同じ構造であり、動作も全く同じである。
【００１７】
本発明と公知の低能度ドレイン（ＬＤＤ）技術とを組み合わせてもよく、その場合には、不純物領域５、６とチャネル領域３の境界部には意図的に不純物領域５、６よりも低濃度の第１の導電型の領域が設けられる。
また、低濃度ドレインに限らず、オフセットゲイト構造としてもよい。図６には幾つかの例を示す。図６のいずれのトランジスタも絶縁基板１００上に形成され、ソース１０２、ドレイン１０４、チャネル領域１０３、ゲイト絶縁膜１０７、ゲイト電極１０８、不純物領域１０５（図示せず）と１０６を有する。図６の断面図は、図１（Ｂ）のＡ−Ａ'に相当する部分のものである。
【００１８】
図６（Ａ）の例は、側壁形成技術を用いて、オフセットゲイト構造を得るものである。すなわち公知の側壁形成技術によって、ゲイト電極１０８の側面に絶縁物の側壁１１９を形成する。そして、このゲイト電極および側壁（併せてゲイト電極部という）をマスクとして、薄膜半導体に不純物を拡散し、ソース１０２、ドレイン１０４、不純物領域１０５（図示せず）および１０６を得る。
【００１９】
この際、側壁１１９の下部には不純物が注入されないか、注入量が著しく低いので、ゲイト電極と不純物領域の重ならないオフセット領域１２０が形成される。このようなオフセット領域を設けることによりリーク電流を低減できるが、本発明と組み合わせることにより、よりリーク電流の低減を促進できる。（図６（Ａ））
【００２０】
図６（Ｂ）は、公知の側壁形成技術と低濃度ドレイン形成技術を適用した例を示す。すなわち、ゲイト電極１０８をマスクとして、低濃度の不純物（濃度は、ソース／ドレインのものの１／１００〜１／１００００が好ましい）を薄膜半導体中に拡散し（第１のドーピング）、低濃度ドレイン１２１を得る。その後、公知の側壁形成技術によって、ゲイト電極１０８の側面に側壁１１９を形成する。この側壁は導電性のものでも、絶縁物でもよい。
【００２１】
そして、このゲイト電極および側壁（併せてゲイト電極部という）をマスクとして、薄膜半導体に不純物を拡散させ（第２のドーピング）、ソース１０２、ドレイン１０４、不純物領域１０５（図示せず）および１０６を得る。第２のドーピングの際、側壁１１９の下部には不純物が拡散せず、したがって、第１のドーピングによって得られた低濃度ドレイン１２１が保持される。このような低濃度ドレインを設けることにより、素子の短チャネル化による劣化を防止できる。（図６（Ｂ））
【００２２】
図６（Ｃ）は、特開平６−２９１３１５公報に記載されているようなゲイト電極の陽極酸化技術を用いてオフセットゲイト構造を得る例を示す。すなわち、ゲイト電極１０８の側面および上面に陽極酸化物被膜１２２を形成し、これらをマスクとして用いることによっても、薄膜半導体に図６（Ａ）と同様なオフセット領域１２０を設けることができる。（図６（Ｃ））
【００２３】
図６（Ｄ）も陽極酸化技術を用いたものである。すなわち、特開平７−１６９９７４公報に記載されているように、側面の陽極酸化技術を用いて、ゲイト絶縁膜を選択的にエッチングし、これを用いて、薄膜半導体にソース１０２、ドレイン１０４、不純物領域１０５（図示せず）および１０６と、それらの周囲とベース領域の間に低濃度ドレイン１２１が設けられる。この場合には、ゲイト電極１０８の陽極酸化を２段階おこない、得られた陽極酸化物被膜をマスクとしてゲイト絶縁膜をエッチングし、新たなゲイト絶縁膜１２３を形成する。その後、一部の陽極酸化物被膜１２２は残すが、他の陽極酸化物は除去する。このようにして得られたゲイト絶縁膜１２３をマスクとして２段階のドーピングをおこない、低濃度ドレイン１２１を得る。（図６（Ｄ））
【００２４】
不純物領域５、６とソース／ドレインの不純物濃度についてはさまざまな組合せが可能である。不純物領域がソース／ドレインと同等な不純物濃度を有している場合（自己整合的に不純物領域５、６を形成する図３の場合等) はもちろん、不純物領域５、６の不純物濃度をソース／ドレインよりも低下させても本発明の効果は得られる。ただし、不純物領域５、６の濃度をソース、ドレインと異ならせしめることは、不純物領域とソース／ドレインを同時に形成する場合には困難であり、追加のドーピング工程を必要とする。
【００２５】
上記のようなリーク電流は後述するようにエッヂ部に形成される弱いチャネルが原因であるので、高濃度のドーピングをおこなうことは必ずしも要求されない。しかし、十分に目的とする導電型を呈せしめる必要から、１×１０18原子／ｃｍ3 以上の濃度のドーピングが求められる。
【００２６】
不純物領域の不純物濃度については、上記のように、特に制約があるわけではないが、集積回路を構成する上では、後により多くの逆導電型の不純物のドーピングによって導電型が反転できる方が好ましい。さらに、ゲイト電極と不純物領域５、６が重なっている場合には、直下に多量の不純物が存在するとその不純物によってゲイト絶縁膜の耐圧が低下し、よって、ゲイト電極との間でリーク電流が増加するので、高濃度の不純物領域をゲイト電極の下に形成することは好ましくない。その意味で、図３のように不純物領域５、６とゲイト電極８の重なりを可能な限り少なくするということは有効である。
【００２７】
【作用】
以下、上記の構成を有する半導体装置で目的が達せられる理由について説明する。本発明人は、リーク電流の多くが、薄膜半導体のエッジ部分においてもたらされることを見出した。リーク電流を低減するためには、チャネル幅を狭くすることが有効であると考えられるが、本発明人の考察の結果、チャネル幅を狭くしても、それに比例してリーク電流が減少することはなく、特に、チャネル幅３μｍと８μｍ（チャネル長はいずれも８μｍ）では、リーク電流に有為な差が全く見出せなかった。このことはリーク電流にチャネル全体が関与しているのではないことを意味している。
【００２８】
その詳細なメカニズムについては明らかではないが、本発明人は、チャネル領域のエッヂにおいては、エッチング工程においてダメージを受けやすく、また、ゲイト絶縁膜の段差被覆性が不十分であることが、何らかの影響を与えて、本来、真性であるべき部分がソースやドレインと逆の導電型を呈しているためと考えた。すなわち、Ｎチャネル型のＴＦＴでは、チャネル領域のうち、エッヂ近傍ではＰ型になっているものと推定した。
【００２９】
したがって、従来のＴＦＴ（図１の不純物領域５、６がない場合）では、エッヂ（図１（Ｂ）のＡ−Ａ’に相当する部分）にそったエネルギーバンド図では、図２（Ｃ）に示すようになる。Ｐ型であるので、導電性が高く、リーク電流の多くはここを流れることとなる。（図２（Ｃ））
一方、薄膜半導体の中央部（図１（Ｂ）のＢ−Ｂ’で示される部分）では、チャネル領域３は真性である。したがって、導電性が低く、リーク電流は中央部はほとんど流れないと考えられる。（図２（Ｂ））
【００３０】
非選択状態（オフ状態）での、チャネル領域の垂直方向のエネルギーバンド図を図４（Ａ）に示す。ここでは、Ｎチャネル型とする。ゲイト電極８には負の電圧が印加されるので、半導体層の表面近傍には正孔が誘起され、これが導電を担う。Ｐチャネル型の場合には、電子が導電を担う。つまり、オフ状態では少数キャリヤが導電を担う。（図４（Ａ））
【００３１】
一方、選択状態（オン状態）では、チャネル領域がゲイト電極に印加された電圧によって反転し、すなわち、ゲイト電極８には正の電圧が印加されるので、半導体層の表面近傍には電子が誘起され、これが伝導を担う。Ｐチャネル型の場合には、ホールが導電を担う。つまり、オン状態では多数キャリヤが導電を担う。（図４（Ｂ））
【００３２】
図５（Ａ）は、ソース２、ドレイン４、チャネル領域３が設けられている通常の構造のＴＦＴの薄膜半導体を示す。このような構造のＴＦＴでは、オフ状態でもエッヂにリーク電流１７が流れる。これは図２（Ｃ）のエネルギーバンド図に示されたようにチャネル領域３が導電性の高いＰ型となっているためである。（図５（Ａ））
【００３３】
そこで、このリーク電流を妨害するように不純物領域５、６を設ける。ここでは、Ｎ型の不純物領域を設けると、エッヂ部（図１（Ｂ）のＡ−Ａ’で示される部分）のエネルギーバンド図は図２（Ａ）に示すように複雑な形状となる。チャネル領域３の部分は図２（Ｃ）と同様にＰ型を呈しているので、その部分に関しては導電性が高い。しかし、オフ状態での導電を担うホールは不純物領域６で変形したバンドを飛び越えるか、抵抗の高い中央部を迂回する必要があるので、この部分で大きな抵抗を生じる。すなわち、このことによってエッヂに流れるリーク電流は低減する。（図５（Ｂ））
【００３４】
なお、オン状態ではチャネル領域３は反転し、ドレイン電流１８にとっては不純物領域５、６は何の障害にもならない。（図５（Ｃ））
図５（Ｄ）には、本発明のＴＦＴ（実線）と従来のＴＦＴ（点線）のドレイン電流（ＩD ）−ゲイト電圧（ＶG ）特性の差異を示す。本発明では、上記の理由からリーク電流を低減できる一方、ドレイン電流は従来のままであるので、その分、オン状態になったときの曲線の立ち上がりが急峻で、好ましい特性が得られる。（図５（Ｄ））
【００３５】
【実施例】
〔実施例１〕 図７に本発明のＴＦＴを作製する工程の概略を示す。本実施例のＴＦＴの構造は図１に示したものとほぼ同等である。また、図７の断面図は図１（Ｂ）のＡ−Ａ’に相当する部分のものと同等である。
まず、絶縁基板２００の絶縁表面上に薄膜半導体２０１を形成する。例えば、化学的気相成長法によって、堆積させた厚さ１００〜２００００Åの非晶質の真性シリコン被膜を熱アニールによって結晶化させ、これをエッチングして、島状の薄膜半導体に加工する。さらに、それを覆って、公知の手段により、ゲイト絶縁膜２０７を堆積する。（図７（Ａ））
【００３６】
次に、公知のドーピング技術により、薄膜半導体２０１にソース２０２、ドレイン２０４、不純物領域２０６を形成する。ここで、ソース、ドレイン、不純物領域の導電型をＮ型とするために、燐を１×１０12〜１×１０14原子／ｃｍ2 、好ましくは、３×１０12〜３×１０13原子／ｃｍ2 、例えば、１×１０13原子／ｃｍ2 のドーズ量（単位面積あたりの注入量）で選択的にドーピングする。このドーピングにより、ソース２０２、ドレイン２０４、不純物領域２０６は同時に形成される。一方、ドーピングのおこなわれない部分の導電型は真性であり、よってチャネル領域２０３が得られる。（図７（Ｂ））
【００３７】
次に、チャネル領域２０３を覆ってゲイト電極２０８を形成する。ゲイト電極の材料としては各種金属材料、シリコン、シリサイド、あるいはそれらの多層膜を用いればよい。本実施例ではアルミニウムを主成分とする金属被膜を用いる。（図７（Ｃ））
さらに、層間絶縁物２１２を公知の技術によって形成する。そして、層間絶縁物２１２とゲイト絶縁膜２０７をエッチングして、ソース２０２、ドレイン２０４に達するコンタクトホールを形成し、公知の金属配線形成技術により、ソース配線・電極２０９、ドレイン配線・電極２１０を形成する。（図７（Ｄ））
【００３８】
〔実施例２〕 図８に本発明のＴＦＴを作製する工程の概略を示す。本実施例のＴＦＴの構造は図３に示したものとほぼ同等である。また、図８の断面図は図１（Ｂ）のＡ−Ａ'に相当する部分のものと同等である。まず、絶縁基板３００の絶縁表面上に真性結晶性シリコンの薄膜半導体３０１を形成する。さらに、それを覆って、公知の手段により、ゲイト絶縁膜３０７を堆積する。そして、公知の技術により、ゲイト電極３０８を形成する。ゲイト電極３０８は図では２つ存在するように見えるが、実際の形状は図３に示されたものと同等である。（図８（Ａ））
【００３９】
次に、公知のドーピング技術により、ゲイト電極３０８をマスクとして、薄膜半導体３０１にソース３０２、ドレイン３０４、不純物領域３０６を形成する。ここで、ソース／ドレイン、不純物領域の導電型はＰ型とするために、硼素を１×１０18〜１×１０22原子／ｃｍ3 、好ましくは、３×１０20〜３×１０21原子／ｃｍ3 、例えば、１×１０21原子／ｃｍ3 の濃度でドーピングする。このドーピングにより、ソース３０２、ドレイン３０４、不純物領域３０６は同時に形成される。一方、ゲイト電極３０８の下の部分にはドーピングされないので、そのため、真性のチャネル領域３０３が得られる。（図８（Ｂ））
【００４０】
さらに、層間絶縁物３１２を公知の技術によって形成する。そして、層間絶縁物３１２とゲイト絶縁膜３０７をエッチングして、ソース３０２、ドレイン３０４に達するコンタクトホールを形成し、公知の金属配線形成技術により、ソース配線・電極３０９、ドレイン配線・電極３１０を形成する。（図８（Ｃ））
【００４１】
〔実施例３〕 図９に本発明のＴＦＴを作製する工程の概略を示す。本実施例のＴＦＴのゲイト電極の構造は図３に示したものとほぼ同等である。また、図９の断面図は図１（Ｂ）のＡ−Ａ'に相当する部分のものと同等である。
まず、絶縁基板４００の絶縁表面上に真性結晶性シリコンの薄膜半導体４０１を形成する。次に、公知のドーピング技術により、選択的にＮ型の不純物領域４０６を形成する。ドーピングは不純物として燐を用い、濃度は、例えば、１×１０18〜５×１０18原子／ｃｍ3 とする。さらに、薄膜半導体を覆って、公知の手段により、ゲイト絶縁膜４０７を堆積する。（図９（Ａ））
【００４２】
次に、公知の技術により、ゲイト電極部４０８を形成する。本実施例では、特開平６−２９１３１５公報に記載されている陽極酸化技術を用いたゲイト電極とする。すなわち、ゲイト電極は陽極酸化されうる材料によって形成され、その周囲が陽極酸化物の被膜によって覆われている。このゲイト電極と陽極酸化物被膜は一体として形成されるので、ゲイト電極部と称する。本実施例では、ゲイト電極部は不純物領域４０６と重なるようにする。（図９（Ｂ））
【００４３】
次に、公知のドーピング技術により、ゲイト電極部４０８をマスクとして、薄膜半導体４０１にソース４０２、ドレイン４０４、不純物領域４０６を形成する。ここで、ソース／ドレイン、不純物領域の導電型はＮ型とするために、燐を用いる。濃度は、先のドーピングよりも高く、１×１０19〜１×１０22原子／ｃｍ3 、好ましくは、３×１０20〜３×１０21原子／ｃｍ3 、例えば、１×１０21原子／ｃｍ3 の濃度でドーピングする。このドーピングにより、ソース４０２、ドレイン４０４が形成される。一方、ゲイト電極部４０８の下の部分で、かつ、不純物領域４０６でない部分にはドーピングされないので、そのため、真性のチャネル領域４０３が得られる。
【００４４】
また、先にドーピングによって形成された不純物領域４０６に関すると、先のドーピング濃度よりも後のドーピング濃度の方が大きいので、ゲイト電極部４０８と重なる部分の濃度は、当初のままである（なぜなら、ゲイト電極部が存在するので、後のドーピング工程でドーピングされない）が、ゲイト電極部と重ならない部分は、より高濃度の燐がドーピングされる。その結果、不純物領域４０６は高濃度の部分の外側に低濃度の部分が存在するという構造となる。（図９（Ｃ））
【００４５】
さらに、層間絶縁物４１２を公知の技術によって形成する。そして、層間絶縁物４１２とゲイト絶縁膜４０７をエッチングして、ソース４０２、ドレイン４０４に達するコンタクトホールを形成し、公知の金属配線形成技術により、ソース配線・電極４０９、ドレイン配線・電極４１０を形成する。（図９（Ｄ））
【００４６】
〔実施例４〕 図１０に本発明のＴＦＴを作製する工程の概略を示す。本実施例のＴＦＴのゲイト電極の構造は図３に示したものとほぼ同等である。また、図１０の断面図は図１（Ｂ）のＡ−Ａ'に相当する部分のものと同等である。
まず、絶縁基板４００の絶縁表面上に真性結晶性シリコンの薄膜半導体４０１を形成し、さらに、薄膜半導体を覆って、公知の手段により、ゲイト絶縁膜４０７を堆積する。（図９（Ａ））
【００４７】
次に、公知のドーピング技術により、選択的にＮ型のソース５０２、ドレイン５０４を形成する。ドーピングは不純物として燐を用い、濃度は、例えば、１×１０20〜５×１０21原子／ｃｍ3 とする。
次に、公知の技術により、ゲイト電極部５０８を形成する。本実施例では、実施例３と同じく、特開平６−２９１３１５公報に記載されている陽極酸化技術を用いたゲイト電極とする。本実施例では、図に示されているように、ゲイト電極部５０８とソース５０２、ドレイン５０４が重ならないようにした。（図１０（Ｂ））
【００４８】
次に、公知のドーピング技術により、ゲイト電極部５０８をマスクとして、薄膜半導体５０１に不純物領域５０６を形成する。ここで不純物領域の導電型はＮ型とするために、燐を用いる。濃度は、ソース／ドレインよりも低く、１×１０17〜１×１０19原子／ｃｍ3 、好ましくは、３×１０18〜３×１０19原子／ｃｍ3 、例えば、１×１０19原子／ｃｍ3 の濃度でドーピングする。このドーピングにより、不純物領域５０６と同時にソース５０２、ドレイン５０４に隣接して、より低濃度の領域が形成される。すなわち、低濃度ドレインが得られる。（図１０（Ｃ））
【００４９】
さらに、層間絶縁物５１２を公知の技術によって形成する。そして、層間絶縁物５１２とゲイト絶縁膜５０７をエッチングして、ソース５０２、ドレイン５０４に達するコンタクトホールを形成し、公知の金属配線形成技術により、ソース配線・電極５０９、ドレイン配線・電極５１０を形成する。（図１０（Ｄ））
【００５０】
【発明の効果】
本発明によって、薄膜半導体装置のリーク電流を低減させ、また、最大限を特性を引き出すことが可能となった。本発明の薄膜半導体装置は、特に、ゲイト−ドレイン間、ゲイト−ソース間のリーク電流が低く、高いゲイト電圧にも耐えられる等の特徴から液晶ディスプレーのアクティブマトリクス回路における画素制御用のトランジスタとして好ましい。
【００５１】
実施例１〜４では、製造工程については詳細に説明しなかったが、本発明はＴＦＴ等の回路の設計・配置に関するものであるので、公知の技術を適用する際には、製造工程等に関してはほとんど問題とならないからである。実施例ではＴＦＴを中心として説明した。しかし、他の回路素子、例えば、１つの薄膜半導体に複数のゲイト電極を有する薄膜集積回路、スタックトゲイト型ＴＦＴにも適用できることは言うまでもない。このように本発明は工業上、有益な発明である。
【図面の簡単な説明】
【図１】 本発明の半導体装置の概略を示す。
【図２】 本発明の半導体装置のバンド図を示す。
【図３】 本発明の半導体装置およびその作製工程の概略を示す。
【図４】 本発明の半導体装置の動作を説明する。
【図５】 本発明の半導体装置の動作を説明する。
【図６】 本発明の半導体装置を説明する。
【図７】 実施例１のＴＦＴの作製工程を示す。
【図８】 実施例２のＴＦＴの作製工程を示す。
【図９】 実施例３のＴＦＴの作製工程を示す。
【図１０】 実施例４のＴＦＴの作製工程を示す。
【符号の説明】
１ ・・・薄膜半導体
２ ・・・ソース
３ ・・・チャネル領域
４ ・・・ドレイン
５、６・・不純物領域
８ ・・・ゲイト電極
９ ・・・ソース電極・配線
１０・・・ドレイン電極・配線
１１・・・ゲイト電極・配線
１３、１４・・薄膜半導体のエッヂ
Claims (6)
- 絶縁表面上に形成された島状の薄膜半導体と、ゲイト絶縁膜と、ゲイト電極とを有する薄膜半導体装置において、
前記薄膜半導体は、ソースおよびドレインと、前記ソースおよび前記ドレインの間に設けられたチャネル領域と、前記ソースおよび前記ドレインと同じ導電型の不純物領域と、を有し、
前記不純物領域は、前記チャネル領域、前記薄膜半導体の１つのエッヂ、前記絶縁表面および前記ゲイト絶縁膜によって囲まれ、かつ前記薄膜半導体の中央部のチャネル長を変えないように設けられ、
前記チャネル領域は、前記ゲイト絶縁膜を介して前記ゲイト電極に重なり、
前記不純物領域は、前記ゲイト電極と重ならないことを特徴とする薄膜半導体装置。 - 絶縁表面上に形成された島状の薄膜半導体と、ゲイト絶縁膜と、ゲイト電極とを有する薄膜半導体装置において、
前記薄膜半導体は、ソースおよびドレインと、前記ソースおよび前記ドレインの間に設けられたチャネル領域と、前記ソースおよび前記ドレインと同じ導電型の不純物領域と、を有し、
前記不純物領域は、前記チャネル領域、前記薄膜半導体の１つのエッヂ、前記絶縁表面および前記ゲイト絶縁膜によって囲まれ、かつ前記薄膜半導体の中央部のチャネル長を変えないように設けられ、
前記ソース、前記ドレインおよび前記不純物領域は、前記ゲイト電極をマスクとした自己整合的な不純物ドーピング法によって、形成されたことを特徴とする薄膜半導体装置。 - 前記薄膜半導体は、前記不純物領域を複数有することを特徴とする請求項１または２に記載の薄膜半導体装置。
- 前記チャネル領域は、前記ゲイト電極が前記薄膜半導体と重なる部分の形状と実質的に同じであることを特徴とする請求項１または２に記載の薄膜半導体装置。
- 前記薄膜半導体は、さらに、前記不純物領域と前記チャネル領域の境界部に、前記不純物領域よりも低濃度の不純物領域を有することを特徴とする請求項１または２に記載の薄膜半導体装置。
- 前記不純物領域は、前記ソースおよび前記ドレインよりも不純物濃度が低いことを特徴とする請求項１または２に記載の薄膜半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09628196A JP3824704B2 (ja) | 1996-03-25 | 1996-03-25 | 薄膜半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09628196A JP3824704B2 (ja) | 1996-03-25 | 1996-03-25 | 薄膜半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09260683A JPH09260683A (ja) | 1997-10-03 |
| JP3824704B2 true JP3824704B2 (ja) | 2006-09-20 |
Family
ID=14160742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09628196A Expired - Fee Related JP3824704B2 (ja) | 1996-03-25 | 1996-03-25 | 薄膜半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3824704B2 (ja) |
-
1996
- 1996-03-25 JP JP09628196A patent/JP3824704B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09260683A (ja) | 1997-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6448611B1 (en) | High power semiconductor device and fabrication method thereof | |
| EP2093802B1 (en) | Insulating-gate fet and its manufacturing method | |
| US20020005559A1 (en) | Lateral semiconductor device | |
| US7768078B2 (en) | Power semiconductor device having improved performance and method | |
| US5789283A (en) | LDD polysilicon thin film transistor and manufacturing method thereof | |
| US8330166B2 (en) | Thin-film semiconductor device for display apparatus thereof and manufacturing method thereof | |
| JP2004511910A (ja) | トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ | |
| JPH08264787A (ja) | パワーｍｏｓｆｅｔのエッジターミネーション方法および構造 | |
| US8084817B2 (en) | Semiconductor device and method for fabricating the same | |
| US5844273A (en) | Vertical semiconductor device and method of manufacturing the same | |
| US6268626B1 (en) | DMOS field effect transistor with improved electrical characteristics and method for manufacturing the same | |
| US7635619B2 (en) | Thin film transistor, method of manufacturing the thin film transistor, and display device | |
| JP3375681B2 (ja) | 半導体装置の作製方法 | |
| US20020195654A1 (en) | DMOS transistor and fabricating method thereof | |
| CN100481515C (zh) | 不对称的薄膜晶体管结构 | |
| JP3824704B2 (ja) | 薄膜半導体装置 | |
| JP2767413B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3934173B2 (ja) | 表示装置 | |
| KR100205523B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP3197667B2 (ja) | アキュムレーション型多結晶シリコン薄膜トランジスタ | |
| JP3522440B2 (ja) | 薄膜半導体装置 | |
| KR100191786B1 (ko) | 박막트랜지스터의 제조방법 | |
| JPH01207977A (ja) | 半導体装置 | |
| KR100223916B1 (ko) | 반도체 소자의 구조 및 제조방법 | |
| KR0171073B1 (ko) | Ldd구조의 mos트랜지스터 반도체장치 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060628 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |