JPH07297740A - 電子チューナ - Google Patents

電子チューナ

Info

Publication number
JPH07297740A
JPH07297740A JP8675494A JP8675494A JPH07297740A JP H07297740 A JPH07297740 A JP H07297740A JP 8675494 A JP8675494 A JP 8675494A JP 8675494 A JP8675494 A JP 8675494A JP H07297740 A JPH07297740 A JP H07297740A
Authority
JP
Japan
Prior art keywords
circuit
inductance element
input
varactor diode
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8675494A
Other languages
English (en)
Other versions
JP3102261B2 (ja
Inventor
Masakazu Suzuki
正教 鈴木
Tetsuya Ozaki
哲也 尾崎
Seiji Matsushita
誠二 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP06086754A priority Critical patent/JP3102261B2/ja
Publication of JPH07297740A publication Critical patent/JPH07297740A/ja
Application granted granted Critical
Publication of JP3102261B2 publication Critical patent/JP3102261B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Noise Elimination (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

(57)【要約】 【目的】 高域選択度特性の優れた入力回路を有する電
子チューナを提供することを目的とする。 【構成】 電子チューナの入力回路15において、第3
のインダクタンス素子11と、この第3のインダクタン
ス素子11と並列に接続されたバラクタダイオード9と
コンデンサ12の直列体の直列合成容量とで構成される
同調回路と、前記直列体と第4のインダクタンス素子1
6により直列共振回路を構成することができる。そして
この直列共振回路の直列共振点は受信チャンネルである
同調回路の同調周波数より高い周波数帯域に設定される
ことになるので、高域の選択度特性を向上させることが
できる。よって、受信チャンネルより高い周波数帯域に
おいて、より高い妨害排除能力が得られる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はテレビジョン受信機や家
庭用VTRなどに使用する電子チューナ(以下チューナ
という)に関するものである。
【0002】
【従来の技術】近年、テレビ、家庭用VTRは、大画面
化、ハイバンド化等により高画質化が進み、それにとも
ない、UHFチャンネル数もますます増大している。こ
のため隣接チャンネルからの妨害を排除すべくテレビジ
ョンチューナは、より高い妨害排除能力が求められるよ
うになった。
【0003】従来のこの種のチューナは図5に示すよう
な回路構成であった。以下、図面を用いて従来の技術を
説明する。図5において、従来のチューナは入力端子1
aと、この入力端子1aより入力された信号が供給され
る入力回路2aと、この入力回路2aの出力信号が供給
される高周波増幅回路3aと、この高周波増幅回路3a
の出力信号が一方の入力に供給される混合回路4aと、
この混合回路4aの他方の入力に局部発振信号を供給す
る発振回路5aと、前記混合回路4aの出力信号が供給
される中間周波数増幅回路6aと、この中間周波数増幅
回路6aの出力信号が供給される出力端子7aとで構成
されていた。
【0004】また、前記入力回路2aは以下のような構
成となっていた。すなわち、入力端子1aに一端が接続
された第1のインダクタンス素子8aと、この第1のイ
ンダクタンス素子8aの他端にアノード側が接続された
バラクタダイオード9aと、このバラクタダイオード9
aのカソード側と前記高周波増幅回路3aの入力側との
間に接続された第2のインダクタンス素子10aと、前
記バラクタダイオード9aのアノード側とグランドとの
間に接続された第3のインダクタンス素子11aと、前
記バラクタダイオード9aのカソード側とグランドとの
間に接続されたコンデンサ12aと、前記バラクタダイ
オード9aのカソード側に電圧印加端子13aから電圧
を供給する抵抗14aを有した構成となっていた。
【0005】以上のように構成されたチューナについて
以下その動作を説明する。アンテナ等より入力されたテ
レビジョン信号(以下、RF信号という)は、チューナ
の入力端子1aに入力されたあと、第1のインダクタン
ス素子8aの一端に入力される。この第1のインダクタ
ンス素子8aの他端よりインピーダンス整合されて出力
されたRF信号は、第3のインダクタンス素子11aと
バラクタダイオード9aとコンデンサ12a等により構
成される同調回路に入力される。この同調回路は、電圧
印加端子13aの電圧値により抵抗14aを介してバラ
クタダイオード9aの容量値が制御されることにより、
受信チャンネルのRF信号が選択されるようになってい
る。そして第2のインダクタンス素子10aにて高周波
増幅回路3aと結合がとられこの高周波増幅回路3aに
より増幅される。そして、高周波増幅回路3aより出力
されたRF信号は、受信チャンネル用周波数の発振回路
5aと混合回路4aで混合され中間周波数に変換され
る。そして、この混合回路4aの出力は中間周波数増幅
回路6aで増幅された後、出力端子7aから出力され
る。
【0006】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の構成では、チューナの入力回路2aにおける
妨害排除能力は、入力回路2aの選択度特性により決定
される。このため、妨害排除能力を向上させるために
は、入力同調回路のQを上げる以外にはなく、伝達損失
を増大させることなくQを上げるには、バラクタダイオ
ード9aの抵抗分に制限されるという問題があった。こ
のため、このような従来の構成により入力回路2aで
は、妨害排除能力を向上させることが困難であった。
【0007】本発明は、このような問題点を解決するも
ので、受信チャンネルより高い周波数帯域において、よ
り高い妨害排除能力を持つチューナの入力回路を提供す
ることを目的とするものである。
【0008】
【課題を解決するための手段】この目的を達成するため
に本発明の入力回路は、その入力端子に一端が接続され
た第1のインダクタンス素子と、この第1のインダクタ
ンス素子の他端にアノード側が接続されたバラクタダイ
オードと、このバラクタダイオードのカソード側と高周
波増幅回路の入力側に接続された第2のインダクタンス
素子と、前記バラクタダイオードのアノード側に一端が
接続された第3のインダクタンス素子と、前記バラクタ
ダイオードのカソード側に一端が接続されるとともに他
端が前記第3のインダクタンス素子の他端に接続された
コンデンサと、前記第3のインダクタンス素子と前記コ
ンデンサの接続点とグランドとの間に接続された第4の
インダクタンス素子と、前記バラクタダイオードのカソ
ード側に電圧印加端子から電圧を供給するインピーダン
ス素子を有する構成としたものである。
【0009】
【作用】この構成により、第3のインダクタンス素子
と、この第3のインダクタンス素子と並列に接続された
バラクタダイオードとコンデンサの直列体の直列合成容
量とで構成される同調回路と、前記直列体と第4のイン
ダクタンス素子により直列共振回路を構成することがで
きる。そしてこの直列共振回路の直列共振点は受信チャ
ンネルである同調回路の同調周波数より高い周波数帯域
に設定されることになるので、高域の選択度特性を向上
させることができる。よって、受信チャンネルより高い
周波数帯域において、より高い妨害排除能力が得られ
る。
【0010】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。図1は、本発明の一実施例によるチ
ューナの回路図である。図1において、1は入力端子で
あり、この入力端子1より入力された信号が供給される
入力回路15と、この入力回路15の出力信号が供給さ
れる高周波増幅回路3と、この高周波増幅回路3の出力
信号が一方の入力に供給される混合回路4と、この混合
回路4の他方の入力に局部発振信号を供給する発振回路
5と、前記混合回路4の出力信号が供給される中間周波
数増幅回路6と、この中間周波数増幅回路6の出力信号
が供給される出力端子7とで構成されている。
【0011】また、前記入力回路15は以下のような構
成となっている。すなわち、入力端子1に一端が接続さ
れた第1のインダクタンス素子8と、この第1のインダ
クタンス素子8の他端にアノード側が接続されたバラク
タダイオード9と、このバラクタダイオード9のカソー
ド側と前記高周波増幅回路3の入力側との間に接続され
た第2のインダクタンス素子10と、前記バラクタダイ
オード9のアノード側に一端が接続された第3のインダ
クタンス素子11と、前記バラクタダイオード9のカソ
ード側に一端が接続されるとともに他端が前記第3のイ
ンダクタンス素子11の他端とに接続されたコンデンサ
12、前記第3のインダクタンス素子11と前記コンデ
ンサ12の接続点とグランドとの間に接続された第4の
インダクタンス素子16と、前記バラクタダイオード9
のカソード側に電圧印加端子13から抵抗14を介して
電圧を供給する構成となっている。
【0012】本実施例においては、入力端子1にRF信
号として470MHz〜760MHzの日本のUHFバ
ンドの周波数が入力される場合を示している。この場
合、入力回路15の定数は以下に示すような値を用いて
良好な結果を得ている。第1のインダクタンス素子8は
ポリウレタン銅線による空心コイルで70nH程度、第
2のインダクタンス素子10はポリウレタン銅線による
空心コイルで10nH程度、第3のインダクタンス素子
11はポリウレタン銅線による空心コイルで25nH程
度、第4のインダクタンス素子16はポリウレタン銅線
による空心コイルで10nH程度、バラクタダイオード
9は470MHz付近受信のとき印加電圧1Vで18p
F程度であり760MHz付近受信のときは印加電圧2
4Vで3pF程度のものを使用した。また、コンデンサ
12は8pF程度である。
【0013】以上のように構成されたチューナについて
以下その動作を説明する。アンテナ等より入力されたR
F信号は、チューナの入力端子1に入力されたあと、第
1のインダクタンス素子8の一端に入力される。この第
1のインダクタンス素子8の他端よりインピーダンス整
合されて出力されたRF信号は、第3のインダクタンス
素子11とバラクタダイオード9とコンデンサ12及び
第4のインダクタンス素子16等により構成される同調
回路17に入力される。この同調回路17では、電圧印
加端子13の電圧値により抵抗14を介してバラクタダ
イオード9の容量値が制御され、受信チャンネルのRF
信号が選択される。そして第2のインダクタンス素子1
0にて高周波増幅回路3と結合がとられ高周波増幅回路
3により増幅される。そして高周波増幅回路3より出力
されたRF信号は発振回路5の出力と混合回路4で混合
され受信チャンネルが選択されるとともに中間周波数に
変換される。そして、この出力は中間周波数増幅回路6
で増幅され出力端子7から出力される。
【0014】次に、第3のインダクタンス素子11とバ
ラクタダイオード9とコンデンサ12及び第4のインダ
クタンス素子16等により構成される同調回路17の動
作を図2(a)及び図2(b)を参照しながら更に詳し
く説明する。
【0015】図2(a)において、18は同調周波数、
19はバラクタダイオード9とコンデンサ12の直列合
成容量(図2(b)参照)、実線20は第4のインダク
タンス素子16を短絡した場合の同調回路17の両端の
インピーダンス特性曲線、点線21は第4のインダクタ
ンス素子16がある場合の同調回路の両端のインピーダ
ンス特性曲線である。同調回路17の同調周波数18は
直列合成容量19と第3のインダクタンス素子11の並
列共振周波数で決定される。図2(a)に示すように、
同調周波数18より低い周波数帯域においてはインピー
ダンス特性曲線20に示す通り誘導性となり、同調周波
数18より高い周波数帯域においては容量性となる。こ
の時、第4のインダクタンス素子16が直列に接続され
るとインピーダンス特性曲線21に示すようになる。す
なわち、同調周波数18より低い周波数帯域ではインピ
ーダンス特性曲線20と同等だが同調周波数18より高
い周波数帯域では第4のインダクタンス素子16により
直列共振周波数22ができる。同調周波数18において
はグランドに対し高いインピーダンスの為、RF信号は
次段の図1に示す第2のインダクタンス素子10に伝達
するが、直列共振周波数22においてはインピーダンス
が0ΩとなるのでRF信号はグランドにながれ次段に伝
達されない。この直列共振周波数22をイメージ周波数
に設定すると、直列合成容量19が可変するため、同調
周波数18に対し追従性がある可変イメージトラップを
形成できる。
【0016】図3に本発明による760MHzの同調周
波数を受信時の選択度特性を示す。図3において23は
従来の回路の場合の選択度特性曲線、24は本発明の回
路の場合の選択度特性曲線である。直列共振周波数22
は同調周波数に対し追従性がある。図3からも明らかな
ように希望の同調周波数を損失することなくイメージ周
波数の選択度特性が20dB以上向上し、より高い妨害
排除能力を得ることができる。
【0017】また、第4のインダクタンス素子16は微
小なインダクタンスのためプリントパターンにて形成し
ても同等の性能が得られる。
【0018】図4に他の実施例を示す。図4はより広帯
域な360MHz〜800MHz程度の周波数を受信す
る際のチューナの入力同調回路である。図4において2
5は図1のコンデンサ12の代わりにバラクタダイオー
ド25を用いたことが前記実施例と異なる。このように
バラクタダイオード9とバラクタダイオード25を直列
に接続しているので、前記実施例より容量可変範囲が広
くなる。したがって、広帯域な受信及び広帯域な可変イ
メージトラップが形成できる。
【0019】以上のように本発明によれば、第4のイン
ダクタンス素子16により同調回路17に直列共振回路
を構成することができ、この直列共振点は受信チャンネ
ルより高い周波数帯域に設定されることになるので高域
の選択度特性を向上させることができる。
【0020】
【発明の効果】以上のように本発明のチューナは、入力
端子に一端が接続された第1のインダクタンス素子と、
この第1のインダクタンス素子の他端にアノード側が接
続されたバラクタダイオードと、このバラクタダイオー
ドのカソード側と高周波増幅回路の入力側との間に接続
された第2のインダクタンス素子と、前記バラクタダイ
オードのアノード側に一端が接続された第3のインダク
タンス素子と、前記バラクタダイオードのカソード側に
一端が接続されるとともに前記第3のインダクタンス素
子の他端に接続されたコンデンサと、前記第3のインダ
クタンス素子と前記コンデンサの接続点とグランドとの
間に接続された第4のインダクタンス素子と、前記バラ
クタダイオードのカソード側に電圧印加端子から電圧を
供給するインピーダンス素子を有する構成により、第3
のインダクタンス素子と、この第3のインダクタンス素
子と並列に接続されたバラクタダイオードとコンデンサ
の直列体の直列合成容量とで構成される同調回路と、前
記直列体と第4のインダクタンス素子により直列共振回
路を構成することができる。そしてこの直列共振回路の
直列共振点は受信チャンネルである同調回路の同調周波
数より高い周波数帯域に設定されることになるので、高
域の選択度特性を向上させることができる。よって、受
信チャンネルより高い周波数帯域において、より高い妨
害排除能力が得られる。
【図面の簡単な説明】
【図1】本発明の一実施例によるチューナの回路図
【図2】(a)本発明の一実施例による同調回路のイン
ピーダンス特性図 (b)本発明の一実施例による同調回路の回路図
【図3】本発明の一実施例による選択度特性曲線図
【図4】本発明の他の実施例によるチューナの回路図
【図5】従来のチューナの回路図
【符号の説明】
1 入力端子 3 高周波増幅回路 4 混合回路 5 発振回路 6 中間周波数増幅回路 7 出力端子 8 第1のインダクタンス素子 9 バラクタダイオード 10 第2のインダクタンス素子 11 第3のインダクタンス素子 12 コンデンサ 13 電圧印加端子 15 入力回路 16 第4のインダクタンス素子

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 入力端子と、この入力端子に入力された
    信号が供給される入力回路と、この入力回路の出力信号
    が増幅される高周波増幅回路と、この高周波増幅回路の
    出力信号が一方の入力に供給される混合回路と、この混
    合回路の他方の入力に局部発振信号を供給する発振回路
    と、前記混合回路の出力信号が供給される出力端子とを
    備え、前記入力回路は、前記入力端子に一端が接続され
    た第1のインダクタンス素子と、この第1のインダクタ
    ンス素子の他端にアノード側が接続されたバラクタダイ
    オードと、このバラクタダイオードのカソード側と前記
    高周波増幅回路の入力側との間に接続された第2のイン
    ダクタンス素子と、前記バラクタダイオードのアノード
    側に一端が接続された第3のインダクタンス素子と、前
    記バラクタダイオードのカソード側に一端が接続される
    とともに他端が前記第3のインダクタンス素子の他端に
    接続されたコンデンサと、前記第3のインダクタンス素
    子と前記コンデンサの接続点とグランドとの間に接続さ
    れた第4のインダクタンス素子と、前記バラクタダイオ
    ードのカソード側に電圧印加端子から電圧を供給するイ
    ンピーダンス素子を有する電子チューナ。
  2. 【請求項2】 第4のインダクタンス素子をプリントパ
    ターンで形成した請求項1記載の電子チューナ。
  3. 【請求項3】 入力端子と、この入力端子に入力された
    信号が供給される入力回路と、この入力回路の出力信号
    が増幅される高周波増幅回路と、この高周波増幅回路の
    出力信号が一方の入力に供給される混合回路と、この混
    合回路の他方の入力に局部発振信号を供給する発振回路
    と、前記混合回路の出力信号が供給される出力端子とを
    備え、前記入力回路は前記入力端子に一端が接続された
    第1のインダクタンス素子と、この第1のインダクタン
    ス素子の他端と前記高周波増幅回路の入力側との間にア
    ノード側を第1のインダクタンス素子側として接続され
    た第1のバラクタダイオードと、この第1のバラクタダ
    イオードのアノード側に一端が接続された第2のインダ
    クタンス素子と、前記第1のバラクタダイオードのカソ
    ード側にそのカソード側が接続されるとともにそのアノ
    ード側が前記第2のインダクタンス素子の他端に接続さ
    れた第2のバラクタダイオードと、前記第2のインダク
    タンス素子と前記第2のバラクタダイオードの接続点と
    グランドとの間に接続された第3のインダクタンス素子
    と、前記第1のバラクタダイオードと前記第2のバラク
    タダイオードのカソード側に電圧印加端子から電圧を供
    給するインピーダンス素子を有する電子チューナ。
JP06086754A 1994-04-25 1994-04-25 電子チューナ Expired - Fee Related JP3102261B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06086754A JP3102261B2 (ja) 1994-04-25 1994-04-25 電子チューナ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06086754A JP3102261B2 (ja) 1994-04-25 1994-04-25 電子チューナ

Publications (2)

Publication Number Publication Date
JPH07297740A true JPH07297740A (ja) 1995-11-10
JP3102261B2 JP3102261B2 (ja) 2000-10-23

Family

ID=13895557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06086754A Expired - Fee Related JP3102261B2 (ja) 1994-04-25 1994-04-25 電子チューナ

Country Status (1)

Country Link
JP (1) JP3102261B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593835B1 (en) 1999-11-25 2003-07-15 Alps Electric Co., Ltd. Multiple-tuning circuit of tuner preventing selection characteristic deterioration

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593835B1 (en) 1999-11-25 2003-07-15 Alps Electric Co., Ltd. Multiple-tuning circuit of tuner preventing selection characteristic deterioration

Also Published As

Publication number Publication date
JP3102261B2 (ja) 2000-10-23

Similar Documents

Publication Publication Date Title
US5262741A (en) Attenuator for high-frequency signal
US3942120A (en) SWD FM receiver circuit
US4835608A (en) Image trap filter circuit
EP1931028B1 (en) Variable tuning circuit using variable capacitance diode and television tuner
KR100407492B1 (ko) 텔레비젼튜너
US6864924B2 (en) Television tuner input circuit having satisfactory selection properties at high band reception
US4646360A (en) Constant bandwidth RF filter with improved low frequency attenuation
JP3102261B2 (ja) 電子チューナ
US4160964A (en) High frequency wide band resonant circuit
JPH09284157A (ja) テレビジョンチューナの入力回路
US4267604A (en) UHF electronic tuner
JP3513408B2 (ja) チューナ回路
JP3031077B2 (ja) 電子チューナ
JP3127711B2 (ja) 電子チューナ
JP3074990B2 (ja) 電子チューナ
JP3103017U (ja) テレビジョンチューナ
JP3447243B2 (ja) デジタルテレビジョンチューナ
JPH0724827Y2 (ja) Uhfチューナの混合回路
JPH0724826Y2 (ja) チューナ装置
US4525681A (en) Narrow-band amplifier, more specifically television intermediate frequency amplifier
JP3042230B2 (ja) 電子チューナ
JPH0349471Y2 (ja)
KR900006075Y1 (ko) 튜우너의 복동조를 이용한 if증폭기
US6172578B1 (en) Oscillation circuit suitable for upper heterodyne receiver
JP3107503B2 (ja) ダブルスーパーヘテロダインamラジオ受信機

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070825

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080825

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080825

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090825

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090825

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110825

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees