JPH07297364A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH07297364A JPH07297364A JP8668894A JP8668894A JPH07297364A JP H07297364 A JPH07297364 A JP H07297364A JP 8668894 A JP8668894 A JP 8668894A JP 8668894 A JP8668894 A JP 8668894A JP H07297364 A JPH07297364 A JP H07297364A
- Authority
- JP
- Japan
- Prior art keywords
- film
- platinum
- capacitor
- silicon oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 金属酸化物誘電体膜を容量絶縁膜とするキャ
パシタの誘電特性を向上させ、リーク電流を低減する。 【構成】 第１のＰＳＧ膜２で覆われた半導体基板１上
に、第１の白金層３ａ、金属酸化物誘電体層４ａおよび
第２の白金層５ａからなるキャパシタが形成されてお
り、かつこのキャパシタを覆って第２のＰＳＧ膜６が形
成され、第２のＰＳＧ膜６に設けた開孔部を含んで電極
配線７が形成されている。 【効果】 燐と白金との化学結合力により白金層３ａ、
５ａとＰＳＧ膜２、６との密着力が十分に大きく、製造
工程における白金層３ａ、５ａの剥離を防止できる。さ
らにこれまで密着強化のために使用されてきたチタン層
を不要とするため、金属酸化物誘電体層４ａ中の酸素欠
陥の発生が防止でき、誘電体特性が向上し、リーク電流
が減少する。
パシタの誘電特性を向上させ、リーク電流を低減する。 【構成】 第１のＰＳＧ膜２で覆われた半導体基板１上
に、第１の白金層３ａ、金属酸化物誘電体層４ａおよび
第２の白金層５ａからなるキャパシタが形成されてお
り、かつこのキャパシタを覆って第２のＰＳＧ膜６が形
成され、第２のＰＳＧ膜６に設けた開孔部を含んで電極
配線７が形成されている。 【効果】 燐と白金との化学結合力により白金層３ａ、
５ａとＰＳＧ膜２、６との密着力が十分に大きく、製造
工程における白金層３ａ、５ａの剥離を防止できる。さ
らにこれまで密着強化のために使用されてきたチタン層
を不要とするため、金属酸化物誘電体層４ａ中の酸素欠
陥の発生が防止でき、誘電体特性が向上し、リーク電流
が減少する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板上のトラン
ジスタや抵抗とともに、誘電率のきわめて大きいセラミ
ック材料として知られる金属酸化物誘電体を容量絶縁膜
として用いたキャパシタを集積した半導体装置およびそ
の製造方法に関する。
ジスタや抵抗とともに、誘電率のきわめて大きいセラミ
ック材料として知られる金属酸化物誘電体を容量絶縁膜
として用いたキャパシタを集積した半導体装置およびそ
の製造方法に関する。
【０００２】
【従来の技術】情報通信分野の進歩に伴い、大容量デー
タの高速処理を実現するために、半導体メモリ等の半導
体集積回路装置の高集積化が進んでいる。また、情報通
信機器の小型化やコストダウンを目的として、高集積化
によるチップ面積の低減や部品数の削減も進められてい
る。
タの高速処理を実現するために、半導体メモリ等の半導
体集積回路装置の高集積化が進んでいる。また、情報通
信機器の小型化やコストダウンを目的として、高集積化
によるチップ面積の低減や部品数の削減も進められてい
る。
【０００３】こうした中で、近年、半導体集積回路装置
上に、ペロブスカイト構造を有する誘電率の大きい金属
酸化物誘電体材料（たとえば、チタン酸バリウムストロ
ンチウムや、チタン酸鉛等）を用いてキャパシタを形成
する技術が活発に研究されている。一般的に、このよう
な強誘電体材料は誘電率が高く、従来半導体集積回路装
置で使用されていたキャパシタの容量絶縁膜である酸化
珪素膜や窒化珪素膜の数十倍から数百倍の誘電率を有す
る。
上に、ペロブスカイト構造を有する誘電率の大きい金属
酸化物誘電体材料（たとえば、チタン酸バリウムストロ
ンチウムや、チタン酸鉛等）を用いてキャパシタを形成
する技術が活発に研究されている。一般的に、このよう
な強誘電体材料は誘電率が高く、従来半導体集積回路装
置で使用されていたキャパシタの容量絶縁膜である酸化
珪素膜や窒化珪素膜の数十倍から数百倍の誘電率を有す
る。
【０００４】このように強誘電体層を容量絶縁膜として
用いてキャパシタを構成することにより、半導体集積回
路装置内のキャパシタの占有面積を従来の数十分の一か
ら数百分の一にまで低減することができ、高集積化を実
現することができる。また、強誘電体層を用いたキャパ
シタは自発分極を有しているため、印加電界を除去して
も自発分極が残ることから、この性質を用いて電源を切
っても記憶内容が消失しない不揮発性メモリを実現でき
る。
用いてキャパシタを構成することにより、半導体集積回
路装置内のキャパシタの占有面積を従来の数十分の一か
ら数百分の一にまで低減することができ、高集積化を実
現することができる。また、強誘電体層を用いたキャパ
シタは自発分極を有しているため、印加電界を除去して
も自発分極が残ることから、この性質を用いて電源を切
っても記憶内容が消失しない不揮発性メモリを実現でき
る。
【０００５】以下、従来の半導体装置およびその製造方
法について、図面を参照しながら説明する。
法について、図面を参照しながら説明する。
【０００６】図７（ａ）〜（ｆ）は従来の半導体装置の
製造方法を示す工程順断面図である。
製造方法を示す工程順断面図である。
【０００７】まず、図７（ａ）に示すように、回路素子
が形成された半導体基板１の上に、キャパシタの下地と
なる酸化珪素膜８をＣＶＤ法で堆積する。次に、図７
（ｂ）に示すように、チタン膜９を蒸着形成した後、キ
ャパシタの下部電極となる白金膜３、強誘電体膜４、お
よびキャパシタの上部電極となる白金膜５を順次形成す
る。次に、図７（ｃ）に示すようにフォトレジストマス
クを用いて、イオンミリング法またはＲＩＥ法で白金膜
５と強誘電体膜４とをエッチングした後、同様にして、
図７（ｄ）に示すように白金膜３とチタン膜９をエッチ
ングする。次に、図７（ｅ）に示すように、層間絶縁膜
となる酸化珪素膜１０をシランガスを用いたＣＶＤ法で
堆積する。最後に、図７（ｆ）に示すように、酸化珪素
膜１０の必要領域に開孔部を設けた後に電極配線７を形
成して白金膜３、５を上下の電極とし、強誘電体膜４を
容量絶縁膜とする強誘電体キャパシタを内蔵する半導体
装置が完成する。
が形成された半導体基板１の上に、キャパシタの下地と
なる酸化珪素膜８をＣＶＤ法で堆積する。次に、図７
（ｂ）に示すように、チタン膜９を蒸着形成した後、キ
ャパシタの下部電極となる白金膜３、強誘電体膜４、お
よびキャパシタの上部電極となる白金膜５を順次形成す
る。次に、図７（ｃ）に示すようにフォトレジストマス
クを用いて、イオンミリング法またはＲＩＥ法で白金膜
５と強誘電体膜４とをエッチングした後、同様にして、
図７（ｄ）に示すように白金膜３とチタン膜９をエッチ
ングする。次に、図７（ｅ）に示すように、層間絶縁膜
となる酸化珪素膜１０をシランガスを用いたＣＶＤ法で
堆積する。最後に、図７（ｆ）に示すように、酸化珪素
膜１０の必要領域に開孔部を設けた後に電極配線７を形
成して白金膜３、５を上下の電極とし、強誘電体膜４を
容量絶縁膜とする強誘電体キャパシタを内蔵する半導体
装置が完成する。
【０００８】上記の製造方法において、強誘電体膜４の
堆積にはスパッタ法、ＣＶＤ法、有機金属熱分解法等を
用いるが、いずれの場合も結晶化を促進させ膜質を向上
させるために、堆積後に酸素雰囲気中で５００℃〜８０
０℃の高温処理を行なう。したがって、下部電極材料に
は高融点でかつ酸化物との界面反応が少ない白金を用い
る。強誘電体材料を容量絶縁膜とするキャパシタ（以下
強誘電体キャパシタという）は一般に絶縁膜である酸化
珪素膜上に形成されるが、下地の酸化珪素膜と下部白金
電極との密着力は両者が化学的な結合を持たず、付着力
は分子間力のみとなるため非常に弱く、両者の間に密着
強化層としてチタンを介在させる必要がある。
堆積にはスパッタ法、ＣＶＤ法、有機金属熱分解法等を
用いるが、いずれの場合も結晶化を促進させ膜質を向上
させるために、堆積後に酸素雰囲気中で５００℃〜８０
０℃の高温処理を行なう。したがって、下部電極材料に
は高融点でかつ酸化物との界面反応が少ない白金を用い
る。強誘電体材料を容量絶縁膜とするキャパシタ（以下
強誘電体キャパシタという）は一般に絶縁膜である酸化
珪素膜上に形成されるが、下地の酸化珪素膜と下部白金
電極との密着力は両者が化学的な結合を持たず、付着力
は分子間力のみとなるため非常に弱く、両者の間に密着
強化層としてチタンを介在させる必要がある。
【０００９】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、密着強化層のチタンが酸素ときわめて容
易に結合するゲッタ作用を有するため、チタンが強誘電
体膜堆積後の高温処理工程において下部白金電極内を通
して強誘電体膜中の酸素を奪って結合し、その結果、強
誘電体膜の電極近傍において酸素欠陥を誘起し、誘電率
の低下やリーク電流の上昇等のキャパシタ特性の劣化を
引き起こすという課題を有していた。
来の構成では、密着強化層のチタンが酸素ときわめて容
易に結合するゲッタ作用を有するため、チタンが強誘電
体膜堆積後の高温処理工程において下部白金電極内を通
して強誘電体膜中の酸素を奪って結合し、その結果、強
誘電体膜の電極近傍において酸素欠陥を誘起し、誘電率
の低下やリーク電流の上昇等のキャパシタ特性の劣化を
引き起こすという課題を有していた。
【００１０】一方このような課題を避けるために密着強
化層のチタンを省くと、上部および下部白金電極と層間
絶縁膜である酸化珪素膜との密着力が弱いため、酸化珪
素膜に開孔を設ける際に開孔部近傍の酸化珪素膜が白金
電極から剥離しやすく、製造歩留まりが悪化するという
新たな課題を引き起こした。
化層のチタンを省くと、上部および下部白金電極と層間
絶縁膜である酸化珪素膜との密着力が弱いため、酸化珪
素膜に開孔を設ける際に開孔部近傍の酸化珪素膜が白金
電極から剥離しやすく、製造歩留まりが悪化するという
新たな課題を引き起こした。
【００１１】さらに、従来の製造方法では酸化珪素膜が
シランガスを原材料としてＣＶＤ法で堆積される際に、
強誘電体膜がシランガスおよびその副生成物である水素
の雰囲気中にさらされるが、シラン、水素にはいずれも
強い還元性があるため、強誘電体膜が部分的に還元反応
を受けて酸素を失い、その結果、強誘電体膜に酸素欠陥
が発生し、キャパシタ特性が劣化するという課題を有し
ていた。
シランガスを原材料としてＣＶＤ法で堆積される際に、
強誘電体膜がシランガスおよびその副生成物である水素
の雰囲気中にさらされるが、シラン、水素にはいずれも
強い還元性があるため、強誘電体膜が部分的に還元反応
を受けて酸素を失い、その結果、強誘電体膜に酸素欠陥
が発生し、キャパシタ特性が劣化するという課題を有し
ていた。
【００１２】本発明は上記課題を解決するもので、密着
強化層のチタンを用いることなく下地酸化珪素膜と下部
白金電極との密着力を向上させ、金属酸化物誘電体膜中
の酸素欠陥発生を防止してキャパシタ特性の劣化を抑制
するとともに、白金電極とその保護絶縁膜となる酸化珪
素膜との密着力を向上させ保護絶縁膜の剥離による歩留
まりおよび信頼性の低下を防止し、さらに保護絶縁膜と
なる酸化珪素膜を金属酸化物誘電体膜が還元反応を受け
にくい製造工程とすることでキャパシタ特性の劣化を抑
制することのできるキャパシタを内蔵した半導体装置お
よびその製造方法を提供することを目的とする。
強化層のチタンを用いることなく下地酸化珪素膜と下部
白金電極との密着力を向上させ、金属酸化物誘電体膜中
の酸素欠陥発生を防止してキャパシタ特性の劣化を抑制
するとともに、白金電極とその保護絶縁膜となる酸化珪
素膜との密着力を向上させ保護絶縁膜の剥離による歩留
まりおよび信頼性の低下を防止し、さらに保護絶縁膜と
なる酸化珪素膜を金属酸化物誘電体膜が還元反応を受け
にくい製造工程とすることでキャパシタ特性の劣化を抑
制することのできるキャパシタを内蔵した半導体装置お
よびその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に本発明の半導体装置は、キャパシタの下地および／ま
たはキャパシタを覆う層間絶縁膜として燐を含有する酸
化珪素膜、たとえば燐珪酸ガラス（以下ＰＳＧと称す
る）を用いた金属酸化物誘電体キャパシタを内蔵した構
成を有し、また本発明の半導体装置の製造方法は、金属
酸化物誘電体キャパシタの上部白金電極を覆う燐を含有
する酸化珪素膜をテトラメトキシシランガスを用いて堆
積するものである。
に本発明の半導体装置は、キャパシタの下地および／ま
たはキャパシタを覆う層間絶縁膜として燐を含有する酸
化珪素膜、たとえば燐珪酸ガラス（以下ＰＳＧと称す
る）を用いた金属酸化物誘電体キャパシタを内蔵した構
成を有し、また本発明の半導体装置の製造方法は、金属
酸化物誘電体キャパシタの上部白金電極を覆う燐を含有
する酸化珪素膜をテトラメトキシシランガスを用いて堆
積するものである。
【００１４】
【作用】以上の構成により、金属酸化物誘電体キャパシ
タの下部白金電極と燐との化学結合力が大きいため密着
強化層のチタンを用いる必要がなく、白金電極のみで下
地電極が形成できるので従来のチタンの酸素ゲッタ効果
による金属酸化物誘電体膜中の酸素欠陥発生を防止で
き、酸素欠陥に起因する問題を解消することができる。
タの下部白金電極と燐との化学結合力が大きいため密着
強化層のチタンを用いる必要がなく、白金電極のみで下
地電極が形成できるので従来のチタンの酸素ゲッタ効果
による金属酸化物誘電体膜中の酸素欠陥発生を防止で
き、酸素欠陥に起因する問題を解消することができる。
【００１５】また、ＰＳＧ膜と白金膜の付着強度は２５
０℃以上で増加することを確認しており、チタンを使用
しない本発明の構造では下部白金電極形成後に高温処理
を施すことが可能で、さらに密着力を向上させることが
可能である。
０℃以上で増加することを確認しており、チタンを使用
しない本発明の構造では下部白金電極形成後に高温処理
を施すことが可能で、さらに密着力を向上させることが
可能である。
【００１６】さらに、金属酸化物誘電体キャパシタの上
にＰＳＧ膜を形成する工程でテトラエトキシシランの熱
分解法を用いており、シランのように還元性の強い水素
成分を含まないため、金属酸化物誘電体膜が還元される
ことがない。なおこのとき、金属酸化物誘電体膜はテト
ラエトキシシランおよび副生成物であるエタノール、ジ
エチルエーテルの雰囲気中にさらされるが、これらの物
質には還元性がほとんどないので、膜が還元反応を受け
ることはなく、キャパシタ特性の劣化を防止することが
できる。
にＰＳＧ膜を形成する工程でテトラエトキシシランの熱
分解法を用いており、シランのように還元性の強い水素
成分を含まないため、金属酸化物誘電体膜が還元される
ことがない。なおこのとき、金属酸化物誘電体膜はテト
ラエトキシシランおよび副生成物であるエタノール、ジ
エチルエーテルの雰囲気中にさらされるが、これらの物
質には還元性がほとんどないので、膜が還元反応を受け
ることはなく、キャパシタ特性の劣化を防止することが
できる。
【００１７】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１８】図１（ａ）〜（ｆ）は本発明の一実施例に
おける半導体装置の製造工程図であり、回路素子が形成
されたＧａＡｓ基板の上に、金属酸化物誘電体膜を容量
絶縁膜とするキャパシタ（以下単にキャパシタと称す）
を形成する場合を例として説明する。
おける半導体装置の製造工程図であり、回路素子が形成
されたＧａＡｓ基板の上に、金属酸化物誘電体膜を容量
絶縁膜とするキャパシタ（以下単にキャパシタと称す）
を形成する場合を例として説明する。
【００１９】まず、図１（ａ）に示すようにトランジス
タや抵抗等の回路素子が形成された半絶縁性のＧａＡｓ
基板１上に、ＣＶＤ法で燐濃度４％のＰＳＧ膜２を形成
する。なお、ＧａＡｓ基板１に回路素子を形成した後、
その上に形成する絶縁膜については図示を省略した。次
に、図１（ｂ）に示すように、スパッタ法により白金膜
３を形成した後、バリウム、ストロンチウムおよびチタ
ンの有機金属を有機溶媒で希釈した溶液をスピンコート
し、７００℃の高温処理により強誘電体膜となるチタン
酸バリウムストロンチウム膜（以下ＢＳＴ膜という）４
を形成し、さらにその上に白金膜５を形成する。次に、
図１（ｃ）に示すように、イオンミリング法で白金膜
５、およびＢＳＴ膜４をエッチングして、上部白金電極
５ａ、および容量絶縁膜４ａを形成する。次に、図１
（ｄ）に示すように、白金膜３をイオンミリング法でエ
ッチングして、下部白金電極３ａを形成する。その後、
ＰＳＧ膜６を堆積する。次に、図１（ｅ）に示すよう
に、ＰＳＧ膜６の必要領域に開孔部を設け、電極配線７
を形成する。その後、必要であれば保護膜として窒化珪
素膜を形成し、ボンディングパッド部を開口して、強誘
電体キャパシタを内蔵した半導体集積回路装置を完成す
る。なお、ＰＳＧ膜６の堆積には、テトラエトキシシラ
ンの熱分解法を用いるのがよい。
タや抵抗等の回路素子が形成された半絶縁性のＧａＡｓ
基板１上に、ＣＶＤ法で燐濃度４％のＰＳＧ膜２を形成
する。なお、ＧａＡｓ基板１に回路素子を形成した後、
その上に形成する絶縁膜については図示を省略した。次
に、図１（ｂ）に示すように、スパッタ法により白金膜
３を形成した後、バリウム、ストロンチウムおよびチタ
ンの有機金属を有機溶媒で希釈した溶液をスピンコート
し、７００℃の高温処理により強誘電体膜となるチタン
酸バリウムストロンチウム膜（以下ＢＳＴ膜という）４
を形成し、さらにその上に白金膜５を形成する。次に、
図１（ｃ）に示すように、イオンミリング法で白金膜
５、およびＢＳＴ膜４をエッチングして、上部白金電極
５ａ、および容量絶縁膜４ａを形成する。次に、図１
（ｄ）に示すように、白金膜３をイオンミリング法でエ
ッチングして、下部白金電極３ａを形成する。その後、
ＰＳＧ膜６を堆積する。次に、図１（ｅ）に示すよう
に、ＰＳＧ膜６の必要領域に開孔部を設け、電極配線７
を形成する。その後、必要であれば保護膜として窒化珪
素膜を形成し、ボンディングパッド部を開口して、強誘
電体キャパシタを内蔵した半導体集積回路装置を完成す
る。なお、ＰＳＧ膜６の堆積には、テトラエトキシシラ
ンの熱分解法を用いるのがよい。
【００２０】また、本実施例の半導体装置では、ＰＳＧ
膜２の上の強誘電体キャパシタの剥離は認められず、Ｐ
ＳＧ膜と下部白金電極３ａとの密着力が実用上十分に大
きいことを確認できた。図２はキャパシタの電極材料と
酸化珪素膜との密着性の関係を示す図であり、酸化珪素
膜と白金膜との密着力を表している。すなわち、ノンド
ープの酸化珪素膜（以下ＮＳＧ膜という）の上にチタン
膜を介して白金膜を形成した場合、白金膜の密着力は約
４８０ｋｇ／ｃｍ2（ａ）であるのに対して、ＮＳＧ膜
の上に直接白金膜を形成した場合には、白金膜の密着力
が約１００ｋｇ／ｃｍ2（ｂ）と１／５程度になる。一
方、本実施例のように、燐濃度４％のＰＳＧ膜の上に形
成した白金膜ではその密着力は約４２０ｋｇ／ｃｍ
2（ｃ）と、ＮＳＧ膜上にチタンを介して形成した白金
膜（ａ）に比べて遜色がない。
膜２の上の強誘電体キャパシタの剥離は認められず、Ｐ
ＳＧ膜と下部白金電極３ａとの密着力が実用上十分に大
きいことを確認できた。図２はキャパシタの電極材料と
酸化珪素膜との密着性の関係を示す図であり、酸化珪素
膜と白金膜との密着力を表している。すなわち、ノンド
ープの酸化珪素膜（以下ＮＳＧ膜という）の上にチタン
膜を介して白金膜を形成した場合、白金膜の密着力は約
４８０ｋｇ／ｃｍ2（ａ）であるのに対して、ＮＳＧ膜
の上に直接白金膜を形成した場合には、白金膜の密着力
が約１００ｋｇ／ｃｍ2（ｂ）と１／５程度になる。一
方、本実施例のように、燐濃度４％のＰＳＧ膜の上に形
成した白金膜ではその密着力は約４２０ｋｇ／ｃｍ
2（ｃ）と、ＮＳＧ膜上にチタンを介して形成した白金
膜（ａ）に比べて遜色がない。
【００２１】また、本発明の製造方法で形成したキャパ
シタと従来の製造方法で形成したキャパシタの断面での
酸素とチタンの分布を、オージェ電子分光法により測定
した結果を、図３（ａ）、（ｂ）に示す。これらの図に
おいて、横軸は上部白金電極からの深さ、縦軸はオージ
ェ電子の強度を示している。まず、図３（ａ）は従来の
製造方法により形成されたキャパシタについて測定した
ものであるが、下地のＮＳＧ膜の上にチタン層、下部白
金電極層、ＢＳＴ膜、および上部白金電極層が順次形成
されている。なお、実線は酸素を、点線はチタンをそれ
ぞれ示している。実線で示す酸素原子からのオージェ電
子強度に注目すると、その強度はＢＳＴ膜の右側すなわ
ちチタン層側で減少している。一方、図３（ｂ）に示す
本発明の製造方法によって形成されたキャパシタでは、
酸素原子からのオージェ電子の強度はＢＳＴ膜内で一定
である。このことは、従来のキャパシタの構成のよう
に、下部白金電極の下にチタン層が存在するとき、ＢＳ
Ｔ膜の酸素が下部白金電極を通してチタン層に奪われる
が、本発明の構造では、ＢＳＴ膜内で酸素が奪われない
ため、その分布が均一であることを意味している。
シタと従来の製造方法で形成したキャパシタの断面での
酸素とチタンの分布を、オージェ電子分光法により測定
した結果を、図３（ａ）、（ｂ）に示す。これらの図に
おいて、横軸は上部白金電極からの深さ、縦軸はオージ
ェ電子の強度を示している。まず、図３（ａ）は従来の
製造方法により形成されたキャパシタについて測定した
ものであるが、下地のＮＳＧ膜の上にチタン層、下部白
金電極層、ＢＳＴ膜、および上部白金電極層が順次形成
されている。なお、実線は酸素を、点線はチタンをそれ
ぞれ示している。実線で示す酸素原子からのオージェ電
子強度に注目すると、その強度はＢＳＴ膜の右側すなわ
ちチタン層側で減少している。一方、図３（ｂ）に示す
本発明の製造方法によって形成されたキャパシタでは、
酸素原子からのオージェ電子の強度はＢＳＴ膜内で一定
である。このことは、従来のキャパシタの構成のよう
に、下部白金電極の下にチタン層が存在するとき、ＢＳ
Ｔ膜の酸素が下部白金電極を通してチタン層に奪われる
が、本発明の構造では、ＢＳＴ膜内で酸素が奪われない
ため、その分布が均一であることを意味している。
【００２２】なお、従来の製造方法により形成されたキ
ャパシタでは、その容量絶縁膜を構成するＢＳＴ膜の誘
電率は膜厚２００ｎｍの場合に２５０であり、キャパシ
タのリーク電流密度は印加電圧３Ｖにおいて約１０-6Ａ
／ｃｍ2であった。これに対して、本実施例の製造方法
により形成されたキャパシタでは同じ膜厚で誘電率は２
倍の５００で、リーク電流密度は印加電圧３Ｖにおいて
約１０-8Ａ／ｃｍ2となり百分の一に低減された。
ャパシタでは、その容量絶縁膜を構成するＢＳＴ膜の誘
電率は膜厚２００ｎｍの場合に２５０であり、キャパシ
タのリーク電流密度は印加電圧３Ｖにおいて約１０-6Ａ
／ｃｍ2であった。これに対して、本実施例の製造方法
により形成されたキャパシタでは同じ膜厚で誘電率は２
倍の５００で、リーク電流密度は印加電圧３Ｖにおいて
約１０-8Ａ／ｃｍ2となり百分の一に低減された。
【００２３】このように、ＰＳＧ膜の上に下部白金電極
を形成し従来密着強化層として用いていたチタンを削除
することにより強誘電体キャパシタの特性を大幅に改善
できることを確認した。
を形成し従来密着強化層として用いていたチタンを削除
することにより強誘電体キャパシタの特性を大幅に改善
できることを確認した。
【００２４】なお、本実施例では下部白金電極の形成に
スパッタ法を用いたが、電子ビーム蒸着を用いた場合に
は、付着白金膜の成膜のエネルギーが小さいため、蒸着
後の密着力が不足しがちとなる。このような場合には、
蒸着後に３００℃以上の高温処理を追加することが効果
的である。
スパッタ法を用いたが、電子ビーム蒸着を用いた場合に
は、付着白金膜の成膜のエネルギーが小さいため、蒸着
後の密着力が不足しがちとなる。このような場合には、
蒸着後に３００℃以上の高温処理を追加することが効果
的である。
【００２５】図４にキャパシタの下部電極と酸化珪素膜
の密着性の処理温度依存性を示した。ほぼ３００℃以上
の高温処理により密着力が十分に向上する。また、この
高温処理に関しては、雰囲気に水分が含まれていては逆
に密着強度が低下する。このようなガスは、液体窒素や
液体アルゴン等をソースとするガスであれば、ガス内に
含まれる水分の露点はその液化温度以下となることか
ら、露点を−２００℃以下にすることは容易である。こ
のようにして得られたガスを用いることにより、水分に
よる付着強度の劣化の問題が解決される。
の密着性の処理温度依存性を示した。ほぼ３００℃以上
の高温処理により密着力が十分に向上する。また、この
高温処理に関しては、雰囲気に水分が含まれていては逆
に密着強度が低下する。このようなガスは、液体窒素や
液体アルゴン等をソースとするガスであれば、ガス内に
含まれる水分の露点はその液化温度以下となることか
ら、露点を−２００℃以下にすることは容易である。こ
のようにして得られたガスを用いることにより、水分に
よる付着強度の劣化の問題が解決される。
【００２６】また、ＰＳＧ膜の形成にテトラエトキシシ
ラン（通称ＴＥＯＳ）を用いたプラズマＣＶＤ法により
基板温度３００℃、流量３０ｓｃｃｍ、で電力１００Ｗ
／ｃｍ2、１３.５６ＭＨｚの高周波放電により膜厚３０
００Åで堆積したＰＳＧ膜のリーク電流の大きさは、図
５に示すように、ＳｉＨ4（シラン）と酸素を用いて同
じ電力、同じ膜厚の堆積膜で得られたものと比べて約一
桁以上の低減効果が得られた。この結果、総合的なキャ
パシタ特性が改善されることが確認された。
ラン（通称ＴＥＯＳ）を用いたプラズマＣＶＤ法により
基板温度３００℃、流量３０ｓｃｃｍ、で電力１００Ｗ
／ｃｍ2、１３.５６ＭＨｚの高周波放電により膜厚３０
００Åで堆積したＰＳＧ膜のリーク電流の大きさは、図
５に示すように、ＳｉＨ4（シラン）と酸素を用いて同
じ電力、同じ膜厚の堆積膜で得られたものと比べて約一
桁以上の低減効果が得られた。この結果、総合的なキャ
パシタ特性が改善されることが確認された。
【００２７】また、本実施例では半導体基板として半絶
縁性のＧａＡｓ基板を用いたが、シリコン基板を用いて
半導体メモリ装置を形成した場合にも全く同様の効果が
得られる。
縁性のＧａＡｓ基板を用いたが、シリコン基板を用いて
半導体メモリ装置を形成した場合にも全く同様の効果が
得られる。
【００２８】また本実施例では、キャパシタの容量絶縁
膜として金属酸化物強誘電体膜としてＢＳＴ膜を例とし
て説明したが、本発明の半導体装置およびその製造方法
は金属酸化物誘電体材料であれば同様の効果が得られる
ものであり、強誘電体材料の特長である自発分極の有無
には無関係である。すなわち、誘電率は高いが、自発分
極のないチタン酸ストロンチウムやその他一般的なペロ
ブスカイト構造を有する金属酸化物誘電体材料において
も、そのリーク電流が酸素欠陥に起因すること、また還
元性雰囲気で同じ問題を生じることから考えて、本発明
の構造および製造方法が適用できることは言うまでもな
い。
膜として金属酸化物強誘電体膜としてＢＳＴ膜を例とし
て説明したが、本発明の半導体装置およびその製造方法
は金属酸化物誘電体材料であれば同様の効果が得られる
ものであり、強誘電体材料の特長である自発分極の有無
には無関係である。すなわち、誘電率は高いが、自発分
極のないチタン酸ストロンチウムやその他一般的なペロ
ブスカイト構造を有する金属酸化物誘電体材料において
も、そのリーク電流が酸素欠陥に起因すること、また還
元性雰囲気で同じ問題を生じることから考えて、本発明
の構造および製造方法が適用できることは言うまでもな
い。
【００２９】なお、ＰＳＧ膜を使用することによって白
金膜の密着力を向上できるとは言うものの、ＰＳＧ膜中
の燐濃度を高めると酸化燐による吸湿性が増加し、ＰＳ
Ｇ膜の含水化により密着力を逆に低下させてしまうこと
になる。図６に酸化珪素膜中の燐の濃度と白金膜と酸化
珪素膜との密着性の関係を示したが、燐濃度を０.２％
以上４％以下とすることにより、吸湿性を増加させるこ
となくＰＳＧ膜と白金膜との密着力を向上させることが
できる。
金膜の密着力を向上できるとは言うものの、ＰＳＧ膜中
の燐濃度を高めると酸化燐による吸湿性が増加し、ＰＳ
Ｇ膜の含水化により密着力を逆に低下させてしまうこと
になる。図６に酸化珪素膜中の燐の濃度と白金膜と酸化
珪素膜との密着性の関係を示したが、燐濃度を０.２％
以上４％以下とすることにより、吸湿性を増加させるこ
となくＰＳＧ膜と白金膜との密着力を向上させることが
できる。
【００３０】また、キャパシタを覆う上部に用いる層間
絶縁膜としてＰＳＧ膜を用いることにより、同じ理由で
ＰＳＧ膜とキャパシタの上部白金電極との密着力も十分
大きくなり、層間絶縁膜に開孔部を設ける際の層間絶縁
膜の剥離を抑制して、製造歩留まりを大幅に向上するこ
とができる。
絶縁膜としてＰＳＧ膜を用いることにより、同じ理由で
ＰＳＧ膜とキャパシタの上部白金電極との密着力も十分
大きくなり、層間絶縁膜に開孔部を設ける際の層間絶縁
膜の剥離を抑制して、製造歩留まりを大幅に向上するこ
とができる。
【００３１】
【発明の効果】本発明は、金属酸化物誘電体を容量絶縁
膜とするキャパシタの下部白金電極の下地および上部白
金電極の上の層間絶縁膜として燐を含有する酸化珪素膜
を用いた構成とすることにより、容量絶縁膜の特性劣化
の原因となるチタン膜を用いることなく、下部白金電極
と燐を含有する酸化珪素膜との密着力を実用的に充分な
値に確保することができ、かつ還元性のない反応ガス雰
囲気で形成することでキャパシタ劣化を抑えることがで
き、金属酸化物誘電体を容量絶縁膜とするキャパシタを
内蔵する優れた半導体装置およびその製造方法を実現で
きるものである。
膜とするキャパシタの下部白金電極の下地および上部白
金電極の上の層間絶縁膜として燐を含有する酸化珪素膜
を用いた構成とすることにより、容量絶縁膜の特性劣化
の原因となるチタン膜を用いることなく、下部白金電極
と燐を含有する酸化珪素膜との密着力を実用的に充分な
値に確保することができ、かつ還元性のない反応ガス雰
囲気で形成することでキャパシタ劣化を抑えることがで
き、金属酸化物誘電体を容量絶縁膜とするキャパシタを
内蔵する優れた半導体装置およびその製造方法を実現で
きるものである。
【図１】（ａ）〜（ｆ）は本発明の一実施例における半
導体装置の製造方法を示す工程順断面図
導体装置の製造方法を示す工程順断面図
【図２】キャパシタの電極材料と酸化珪素膜との密着性
の関係を示す図
の関係を示す図
【図３】（ａ）は従来の製造方法により形成されたキャ
パシタのオージェ電子分光法による分析結果を示す図 （ｂ）は本発明の製造方法により形成されたキャパシタ
のオージェ電子分光法による分析結果を示す図
パシタのオージェ電子分光法による分析結果を示す図 （ｂ）は本発明の製造方法により形成されたキャパシタ
のオージェ電子分光法による分析結果を示す図
【図４】キャパシタの下部電極と酸化珪素膜の密着性の
処理温度依存性を示す図
処理温度依存性を示す図
【図５】絶縁膜の製造工程において使用するガス種によ
るリーク電流量を示す図
るリーク電流量を示す図
【図６】酸化珪素膜中の燐の濃度とキャパシタの電極材
料と酸化珪素膜との密着性の関係を示す図
料と酸化珪素膜との密着性の関係を示す図
【図７】（ａ）〜（ｆ）は従来の半導体装置の製造方法
を示す工程順断面図
を示す工程順断面図
１ ＧａＡｓ基板（半導体基板） ２ ＰＳＧ膜（第１の酸化珪素膜） ３ａ 下部白金電極（第１の白金層） ４ａ 容量絶縁膜（金属酸化物誘電体層） ５ａ 上部白金電極（第２の白金層） ６ ＰＳＧ膜（第２の酸化珪素膜）
Claims (8)
- 【請求項１】 回路素子が形成された半導体基板の上
に、燐を含有する第１の酸化珪素膜が形成されており、
前記第１の酸化珪素膜の上に第１の白金層、金属酸化物
誘電体層および第２の白金層からなるキャパシタが形成
されており、かつ少なくとも前記キャパシタを覆って燐
を含有する第２の酸化珪素膜が形成されており、前記第
２の酸化珪素膜に設けた開孔部を含んで電極配線が形成
されてなる半導体装置。 - 【請求項２】 第１および第２の酸化珪素膜の珪素に対
する燐のモル濃度比が０.２％〜４％の範囲内である請
求項１記載の半導体装置。 - 【請求項３】 第１および第２の白金層に代えてパラジ
ウム層を用いた請求項１記載の半導体装置。 - 【請求項４】 回路素子が形成された半導体基板の上に
燐を含有する第１の酸化珪素膜を堆積する工程と、前記
第１の酸化珪素膜の上に第１の白金層、金属酸化物誘電
体層および第２の白金層を順次堆積する工程と、前記第
２の白金層、金属酸化物誘電体層および第１の白金層を
順次エッチングしキャパシタを形成する工程と、少なく
とも前記キャパシタを覆って燐を含有する第２の酸化珪
素膜を堆積する工程とを有する半導体装置の製造方法。 - 【請求項５】 燐を含有する第１および第２の酸化珪素
膜の珪素に対する燐のモル濃度比が０.２％〜４％の範
囲内である請求項４記載の半導体装置の製造方法。 - 【請求項６】 第１の白金層を形成した後であって金属
酸化物誘電体層を形成する前に、露点が−２００℃以下
の不活性ガス雰囲気中で半導体基板を３００℃以上で熱
処理する工程を付加した請求項４記載の半導体装置の製
造方法。 - 【請求項７】 燐を含有する第２の酸化珪素膜を形成す
る工程を、テトラエトキシシランの熱分解法により行う
請求項４記載の半導体装置の製造方法。 - 【請求項８】 第１および第２の白金層に代えてパラジ
ウム層を用いる請求項４記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6086688A JP3007789B2 (ja) | 1994-04-25 | 1994-04-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6086688A JP3007789B2 (ja) | 1994-04-25 | 1994-04-25 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07297364A true JPH07297364A (ja) | 1995-11-10 |
| JP3007789B2 JP3007789B2 (ja) | 2000-02-07 |
Family
ID=13893931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6086688A Expired - Fee Related JP3007789B2 (ja) | 1994-04-25 | 1994-04-25 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3007789B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6348099B1 (en) | 1996-11-13 | 2002-02-19 | Applied Materials, Inc. | Methods and apparatus for depositing premetal dielectric layer at sub-atmospheric and high temperature conditions |
| KR100329784B1 (ko) * | 1999-06-30 | 2002-03-25 | 박종섭 | 폴리머를 이용하여 금속배선 형성 공정 중의 강유전체 캐패시터 특성 열화를 방지하는 방법 |
| KR100333641B1 (ko) * | 1999-06-30 | 2002-04-24 | 박종섭 | 하부전극 손상을 방지할 수 있는 강유전체 메모리 소자의 캐패시터 형성 방법 |
| US6541813B1 (en) | 1999-08-31 | 2003-04-01 | Kabushiki Kaisha Toshiba | Capacitor and method for manufacturing the same |
| US6576510B2 (en) * | 1999-06-17 | 2003-06-10 | Hitachi Ltd | Method of producing a semiconductor memory device using a self-alignment process |
| US6873002B2 (en) | 2002-07-08 | 2005-03-29 | Fujitsu Limited | Semiconductor memory device having cylinder-type stacked capacitor and method for fabricating such a semiconductor memory device |
| US7102189B2 (en) | 2003-01-17 | 2006-09-05 | Fujitsu Limited | Semiconductor device suitable for forming conductive film such as platinum with good coverage, and its manufacture |
-
1994
- 1994-04-25 JP JP6086688A patent/JP3007789B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6348099B1 (en) | 1996-11-13 | 2002-02-19 | Applied Materials, Inc. | Methods and apparatus for depositing premetal dielectric layer at sub-atmospheric and high temperature conditions |
| US6576510B2 (en) * | 1999-06-17 | 2003-06-10 | Hitachi Ltd | Method of producing a semiconductor memory device using a self-alignment process |
| KR100329784B1 (ko) * | 1999-06-30 | 2002-03-25 | 박종섭 | 폴리머를 이용하여 금속배선 형성 공정 중의 강유전체 캐패시터 특성 열화를 방지하는 방법 |
| KR100333641B1 (ko) * | 1999-06-30 | 2002-04-24 | 박종섭 | 하부전극 손상을 방지할 수 있는 강유전체 메모리 소자의 캐패시터 형성 방법 |
| US6541813B1 (en) | 1999-08-31 | 2003-04-01 | Kabushiki Kaisha Toshiba | Capacitor and method for manufacturing the same |
| US6873002B2 (en) | 2002-07-08 | 2005-03-29 | Fujitsu Limited | Semiconductor memory device having cylinder-type stacked capacitor and method for fabricating such a semiconductor memory device |
| US7381614B2 (en) | 2002-07-08 | 2008-06-03 | Fujitsu Limited | Method for fabricating a semiconductor memory device that includes silicidizing a portion of a platinum group layer to form a silicide region and selectively removing the silicide region to define a bottom electrode of a capacitor |
| US7102189B2 (en) | 2003-01-17 | 2006-09-05 | Fujitsu Limited | Semiconductor device suitable for forming conductive film such as platinum with good coverage, and its manufacture |
| US7470595B2 (en) | 2003-01-17 | 2008-12-30 | Fujitsu Limited | Oxidizing a metal layer for a dielectric having a platinum electrode |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3007789B2 (ja) | 2000-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3027941B2 (ja) | 誘電体容量素子を用いた記憶装置及び製造方法 | |
| US5554559A (en) | Method of manufacturing a semiconductor device having a capacitor with a ferroelectric, dielectric | |
| JP3076507B2 (ja) | 半導体装置、半導体集積回路装置及びその製造方法 | |
| KR100395468B1 (ko) | 수소 배리어 층을 갖는 반도체 장치 | |
| EP0887864B1 (en) | Semiconductor device with capacitor and method for fabricating the same | |
| JP2001015698A (ja) | 半導体装置およびその製造方法 | |
| JP3212930B2 (ja) | 容量及びその製造方法 | |
| JP3698885B2 (ja) | 強誘電体膜を用いた装置の製造方法 | |
| JP3257587B2 (ja) | 誘電体膜を用いた半導体装置の製造方法 | |
| JPH08167599A (ja) | 半導体装置及びその製造方法 | |
| JPH07297364A (ja) | 半導体装置およびその製造方法 | |
| TW508756B (en) | Method to produce a micro-electronic element and micro-electronic element | |
| JP3466174B2 (ja) | 半導体装置およびその製造方法 | |
| JPWO2004107446A1 (ja) | 半導体装置の製造方法 | |
| JPH06163521A (ja) | 半導体装置の製造方法 | |
| JP2005116546A (ja) | 半導体装置およびその製造方法 | |
| JPS6211781B2 (ja) | ||
| JPH1140761A (ja) | 半導体装置及びその製造方法 | |
| JP2002164506A (ja) | 半導体装置及びその製造方法 | |
| JPH10335325A (ja) | 酸化硅素膜形成方法 | |
| JP3869537B2 (ja) | 半導体装置の製造方法及び多層配線の作製方法 | |
| JPH06196573A (ja) | 半導体装置の製造方法 | |
| JPH1022464A (ja) | 半導体装置およびその製造方法 | |
| JP3149169B2 (ja) | 半導体装置の製造方法 | |
| JPH05198690A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |