JPH07297346A - バスバー付リードフレームおよび半導体装置 - Google Patents

バスバー付リードフレームおよび半導体装置

Info

Publication number
JPH07297346A
JPH07297346A JP6091138A JP9113894A JPH07297346A JP H07297346 A JPH07297346 A JP H07297346A JP 6091138 A JP6091138 A JP 6091138A JP 9113894 A JP9113894 A JP 9113894A JP H07297346 A JPH07297346 A JP H07297346A
Authority
JP
Japan
Prior art keywords
bus bar
inner lead
burr
lead
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6091138A
Other languages
English (en)
Other versions
JP2830737B2 (ja
Inventor
Atsushi Otaka
篤 大高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP6091138A priority Critical patent/JP2830737B2/ja
Publication of JPH07297346A publication Critical patent/JPH07297346A/ja
Application granted granted Critical
Publication of JP2830737B2 publication Critical patent/JP2830737B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】ワイヤボンディング時、バスバーとボンディン
グワイヤとの接触による短絡事故をなくすと共に、イン
ナリードにコイニング加工を施さなくても済むようにす
る。 【構成】リードのプレス打抜き方向を一部逆にして、リ
ードフレームのインナリード２のバリ７の出る方向と、
バスバー１のバリ７の出る方向とを逆にする。このリー
ドフレームを、インナリード２はバリ面を上にし、バス
バー１はバリ面を下にして、絶縁フィルム３を介して半
導体チップ４上に接着する。半導体チップ４のボンディ
ングパッドとインナリード２とをバスバー１を越えてボ
ンディングワイヤ５でボンディングする。すると、ボン
ディングワイヤ５が越えるバスバー１のエッジはだれて
いるので、離間距離が大きく取れる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はバスバー付リードフレー
ムおよび半導体装置に係り、特にボンディングワイヤの
バスバーとの接触事故をなくすようにしたものに関す
る。
【０００２】
【従来の技術】リードフレームのなかには、インナリー
ドの内側に電源及び接地用のバスバーを設けているバス
バー付リードフレームがある。
【０００３】通常、このバスバー付リードフレームをプ
レスで打ち抜き加工する場合、切口面はパンチ側がだれ
込み、ダイ側にバリが生じる。そこで、ボンディングエ
リアの平坦度を確保するために、図３に示すように、イ
ンナリード２のボンディングエリア面２ａをだれ込み６
のないバリ側に取ることが多い。その場合、当然プレス
の打抜き方向がインナリード２およびバスバー１で一定
なので、バスバー１もインナリード２と同じ側にバリ
７、だれ込み６の生じる断面形状となる。
【０００４】このようにインナリード２のボンディング
エリア面２ａの平坦度を優先して抜き方向を決定する
と、インナリード２の上側にバリ７が来るが、バスバー
１の抜き方向も同様であるためバスバー１の上側にもバ
リ７が来る。
【０００５】しかし、半導体チップ４の上に絶縁フィル
ム３を介してリードフレームを接着するＬＯＣ（Ｌｅａ
ｄ Ｏｎ Ｃｈｉｐ）タイプでは、インナリード２から
バスバー１を越えて半導体チップ４にボンディングワイ
ヤ５をループ状に張るので、バスバー１のバリ７が少し
でもボンディングワイヤ５と接触しただけで短絡してし
まうという不都合がある。バリを一定に管理することは
難しく、またチップ上のレジンの厚さは非常に薄く、こ
の寸法内でワイヤボンディングを行なわなれけばなら
ず、大きなループを描けないので、常に不良の要因がつ
きまとうことになる。
【０００６】そこで、抜き方向をすべて反対にし、図４
に示すように、インナリード２の上側、及びバスバー１
の上側にだれ面が来るようにして、バスバー１のボンデ
ィングワイヤが接触し得る部分をだらすようにする。す
ると、インナリード２のボンディングエリア面にだれ込
み６がかかってしまい、この抜きだれを解消して平坦度
を出すためにインナリード２に深くコイニング部２ｂを
入れなければならない。
【０００７】しかし仕様上、リードに絶縁フィルムを貼
る製品であるため、リードにコイニングの段差が出来る
ことはフィルムの貼付け上好ましくなく、工程が増える
ことからも良策とは言えない。
【０００８】なお、バスバー上に絶縁材を被覆するバス
バーコート法もあるが、この方法も被覆工程が増加する
ため好ましくない。
【０００９】
【発明が解決しようとする課題】上述したように従来の
バスバー付リードフレームにあっては、リードの抜き方
向が一定の場合、抜き方向が正方向だとバスバーとボン
ディングワイヤとの接触による短絡事故が懸念される。
これに対して逆方向だとコイニング工程が必要となる
上、コイニングにより形成される段差はフィルム貼付け
上好ましくなかった。
【００１０】本発明の目的は、前記した従来技術の欠点
を解消し、ワイヤボンディング時に短絡事故のないバス
バー付リードフレームおよび半導体装置を提供すること
にある。
【００１１】
【課題を解決するための手段】本発明のバスバー付リー
ドフレームは、インナリードのバリの出る方向と、バス
バーのバリの出る方向とが逆になるようにプレス加工さ
れたものである。
【００１２】また、本発明の半導体装置は、インナリー
ドのバリの出る方向と、バスバーのバリの出る方向とが
逆になるようにプレス加工されたバスバー付リードフレ
ームと、上記バスバー付リードフレームに、そのインナ
リードのバリの出る面を上にし、バスバーのバリの出る
面を下にして、絶縁フィルムを介して接着された半導体
チップと、該半導体チップとインナリードとをバスバー
を越えてワイヤボンドするボンディングワイヤとを備え
たものである。
【００１３】
【作用】打抜き方向を一部異にして、インナリードのバ
リの出る方向と、バスバーのバリの出る方向とが逆にな
るようにリードフレームがプレス加工されていると、バ
スバーを越えてインナリードと半導体チップとをワイヤ
ボンディングする場合、インナリードのバリの出る面を
上にし、バスバーのバリの出る面を下にすれば、ボンデ
ィングワイヤが接近するバスバーの上面がだれ面となっ
ているので、ボンディングワイヤがバスバーに接触して
短絡することが大幅に減少する。また、インナリードの
バリの出る面が上になっているので、コイニング加工を
しなくてもボンディングエリア面に平坦面が得られる。
【００１４】
【実施例】以下、本発明の実施例を説明する。図１は半
導体チップ上に搭載されたバスバー付リードフレームの
要部断面図を示す。このバスバー付リードフレームは、
信号用リードを構成するインナリード２の内側に、さら
に電源及び接地用のバスバーを１設けている。その形成
に当ってはプレス加工法が採用されるが、バスバー１
と、インナリード２を含むその他のリードとは、そのプ
レス打抜き方向を変えてある。
【００１５】インナリード２を抜くときは通常の正方向
打ち抜きで行い、バスバー１を形成する抜きのみ逆抜き
方向でプレスする。すると、図１のように、バスバー付
リードフレームとして、インナリード２のバリ７の出る
方向と、バスバー１のバリ７の出る方向とが逆になる断
面形状が得られる。
【００１６】逆抜きを行なうためには、金型を構成する
下型にパンチを立て、上型のストッパにダイを組み込ん
で一部金型を逆構造にする。その他は通常通りの型構造
とする。
【００１７】そして、図２に示すように、リードフレー
ム材をプレス打抜きする際、抜きの板取りとしては、ま
ずバスバー１を除くインナリード２等の周りの打抜き形
状部分８を正抜きして、インナリード２等を形成する
（図２（ａ））。このときインナリード２等は側面のみ
ならず先端面も抜くが、バスバー１となるべき部分につ
いてはバスバーより広めに残しておく。次いでバスバー
１の両脇の打抜き形状部分９を逆抜する（図２
（ｂ））。なお、リードとバスバーとを逆の順序で抜い
てもよい。このように順次抜きを入れると、最終的に図
２（ｃ）に示すバスバー付リードフレーム製品が得られ
る。
【００１８】本実施例では、バスバー１についてパンチ
を下から入れているため、バスバーは図１に示すように
逆の断面形状となる。リードフレームは製品の使い勝手
上、どちらを上に向けることもできるが、逆抜きとした
バスバー１を、上側にだれ込み６をもつダレ面が、下側
にバリ７をもつバリ面が来るように向ける。すると、正
抜きとしたインナリード２は、バリ７の出る方向が上側
となり、だれ込み６が来るだれ面が下側になる。
【００１９】この状態のリードフレームを、絶縁フィル
ム３を介して半導体チップ４に接着する。そして、半導
体チップ４のボンディングパッドとインナリード２とを
バスバー１を越えてワイヤボンディングすると、ボンデ
ィングワイヤ５が最も接近するバスバー１の上面のエッ
ジにバリが来ないようにしてあるので、ボンディングワ
イヤ５とバスバー１との距離を大きく取ることができ、
ボンディングワイヤ５がバスバー１に接触して短絡する
ことが大幅に減少する。また、インナリード２のボンデ
ィングエリア面は平坦なバリ面となっているので、ボン
ディングエリア面の平坦度をコイニングを深く入れなく
ても確保できる。コイニング工程もバスバーコーティン
グも必要なくなるので作業性が向上する。
【００２０】
【発明の効果】本発明によれば、インナリードのバリの
出る方向と、バスバーのバリの出る方向とが逆になるよ
うにプレスしてあるので、インナリードのバリ面を上
に、バスバーのだれ面を下にすれば、コイニングをいれ
なくてもインナリードのボンディングエリア面の平坦度
が確保でき、かつバスバーのエッジがだれることによっ
てボンディングワイヤとバスバーとの短絡の危険を有効
に回避できる。
【図面の簡単な説明】
【図１】本発明のバスバー付リードフレームおよび半導
体装置の実施例を説明するためのインナリードとバスバ
ーの断面図である。
【図２】本実施例に係るリードおよびバスバーを形成す
る抜き形状の板取り図である。
【図３】従来例のバリ面が共に上側にあるインナリード
とバスバーの断面図である。
【図４】従来例のだれ面が共に上側にあるインナリード
とバスバーの断面図である。
【符号の説明】
１ バスバー ２ インナリード ３ 絶縁フィルム ４ 半導体チップ ５ ボンディングワイヤ ６ だれ込み ７ バリ ８ 正方向の打抜き形状部分 ９ 逆方向の打抜き形状部分

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】インナリードのバリの出る方向と、バスバ
    ーのバリの出る方向とが逆になるようにプレス加工され
    たことを特徴とするバスバー付リードフレーム。
  2. 【請求項２】インナリードのバリの出る方向と、バスバ
    ーのバリの出る方向とが逆になるようにプレス加工され
    たバスバー付リードフレームと、上記バスバー付リード
    フレームに、そのインナリードのバリの出る面を上に
    し、バスバーのバリの出る面を下にして、絶縁フィルム
    を介して接着された半導体チップと、該半導体チップと
    インナリードとをバスバーを越えてワイヤボンディング
    するボンディングワイヤとを備えたことを特徴とする半
    導体装置。
JP6091138A 1994-04-28 1994-04-28 バスバー付リードフレームおよび半導体装置 Expired - Fee Related JP2830737B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6091138A JP2830737B2 (ja) 1994-04-28 1994-04-28 バスバー付リードフレームおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6091138A JP2830737B2 (ja) 1994-04-28 1994-04-28 バスバー付リードフレームおよび半導体装置

Publications (2)

Publication Number Publication Date
JPH07297346A true JPH07297346A (ja) 1995-11-10
JP2830737B2 JP2830737B2 (ja) 1998-12-02

Family

ID=14018176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6091138A Expired - Fee Related JP2830737B2 (ja) 1994-04-28 1994-04-28 バスバー付リードフレームおよび半導体装置

Country Status (1)

Country Link
JP (1) JP2830737B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017037919A (ja) * 2015-08-07 2017-02-16 日亜化学工業株式会社 リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
JP2017183620A (ja) * 2016-03-31 2017-10-05 日亜化学工業株式会社 リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017037919A (ja) * 2015-08-07 2017-02-16 日亜化学工業株式会社 リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
US10032972B2 (en) 2015-08-07 2018-07-24 Nichia Corporation Lead frame, package, light emitting device, and method for producing the same
US10600944B2 (en) 2015-08-07 2020-03-24 Nichia Corporation Lead frame, package and light emitting device
US10886448B2 (en) 2015-08-07 2021-01-05 Nichia Corporation Method for producing lead frame, method for producing package and method for producing light emitting device
JP2017183620A (ja) * 2016-03-31 2017-10-05 日亜化学工業株式会社 リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
CN107275466A (zh) * 2016-03-31 2017-10-20 日亚化学工业株式会社 引线架、封装及发光装置、以及其制造方法
US10367127B2 (en) 2016-03-31 2019-07-30 Nichia Corporation Lead frame including hanger lead, package, and light-emitting device
US10937666B2 (en) 2016-03-31 2021-03-02 Nichia Corporation Method for manufacturing lead frame including electrode and hanger lead, method for manufacturing package having lead frame, and method for manufacturing light-emitting device having package
CN107275466B (zh) * 2016-03-31 2021-06-15 日亚化学工业株式会社 引线架、封装及发光装置、以及其制造方法

Also Published As

Publication number Publication date
JP2830737B2 (ja) 1998-12-02

Similar Documents

Publication Publication Date Title
JPH07297346A (ja) バスバー付リードフレームおよび半導体装置
US4592131A (en) Method for manufacturing resin-sealed semiconductor device
JP2580740B2 (ja) リードフレーム
US20220270957A1 (en) Quad flat no-lead (qfn) manufacturing process
JPH10154784A (ja) リードフレームの製造方法
JP3077505B2 (ja) リードフレームの製造方法
JPS61237458A (ja) 樹脂封止型半導体装置
JPS60136248A (ja) リ−ドフレ−ムの製造方法
JP2851791B2 (ja) リードフレーム及びそれを用いた半導体装置の製造方法
JPS6050346B2 (ja) 半導体装置の製造方法
JP2938038B1 (ja) タイバー切断金型
JP2700902B2 (ja) リードフレームの製造方法
JPS58124256A (ja) 半導体装置の製造方法
JPH0525236Y2 (ja)
JPH03230556A (ja) 半導体装置用リードフレーム
JP2714526B2 (ja) ワイヤーボンディング方法
JPS63308358A (ja) リ−ドフレ−ム
JPS62235763A (ja) 半導体装置用リ−ドフレ−ム
JP2535358B2 (ja) 電子部品におけるモ―ルド部の製造方法
JP2003124417A (ja) 半導体パッケージの製造装置及び製造方法
JPH0750384A (ja) マルチチップ半導体装置およびその製造方法
JPH02159752A (ja) リードフレーム
JPH0997866A (ja) リード成形方法及びリード成形用金型
JP2587540B2 (ja) リードフレームより樹脂封止体の切離し法
JPS63308359A (ja) リ−ドフレ−ムの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees