JPH0728282B2 - 信号検出回路 - Google Patents
信号検出回路Info
- Publication number
- JPH0728282B2 JPH0728282B2 JP60263754A JP26375485A JPH0728282B2 JP H0728282 B2 JPH0728282 B2 JP H0728282B2 JP 60263754 A JP60263754 A JP 60263754A JP 26375485 A JP26375485 A JP 26375485A JP H0728282 B2 JPH0728282 B2 JP H0728282B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- frame
- data
- signal
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Mobile Radio Communication Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は1つの制御局の下に、複数の無線基地局を配置
し、その制御局からの制御チヤンネルの情報を任意の無
線基地局へ伝送する移動通信システムにおいて、情報を
受信し信号を検出する信号検出回路に係り、特に、同期
がとれている2つ以上の情報間で、信号のスタートを示
すフレーム検出ならびにフレーム識別を情報部と異なる
信号形式にすることにより検出しようとする信号検出回
路に関するものである。
し、その制御局からの制御チヤンネルの情報を任意の無
線基地局へ伝送する移動通信システムにおいて、情報を
受信し信号を検出する信号検出回路に係り、特に、同期
がとれている2つ以上の情報間で、信号のスタートを示
すフレーム検出ならびにフレーム識別を情報部と異なる
信号形式にすることにより検出しようとする信号検出回
路に関するものである。
従来のこの種の移動通信システムにおいて、情報を受信
し信号を検出する場合、一般には、情報部に先行した特
定のパターンを検出し、そのタイミング以降の信号を情
報にするという方法が採られている。
し信号を検出する場合、一般には、情報部に先行した特
定のパターンを検出し、そのタイミング以降の信号を情
報にするという方法が採られている。
上述した従来の信号検出方法では、情報部に先行した特
定のパターンを検出し、そのタイミング以降の信号を情
報とするようになつているので、本来の信号を検出用パ
ターンと誤検出する可能性があり、この誤検出を少なく
するためには、信号として現われにくい特別な長いパタ
ーンが必要となるのでパターン検出回路の構成が複雑と
なりかつ大きくなると同時に、パターン検出までの時間
が長くなるという欠点がある。
定のパターンを検出し、そのタイミング以降の信号を情
報とするようになつているので、本来の信号を検出用パ
ターンと誤検出する可能性があり、この誤検出を少なく
するためには、信号として現われにくい特別な長いパタ
ーンが必要となるのでパターン検出回路の構成が複雑と
なりかつ大きくなると同時に、パターン検出までの時間
が長くなるという欠点がある。
本発明の信号検出回路は、情報伝送速度の変化が許され
ない表情報と、この表情報に同期し情報部がSPLデータ
でフレーム部及びフレーム識別部が前記データの規則性
に反する特定のNRZデータである裏情報とが多重化され
たデータ信号を受信し、この信号を表情報と裏情報に分
離する分離手段と、この分離手段から出力された裏情報
のNRZデータに基づいて上記フレーム部を検出し、この
検出のタイミングから上記フレーム識別部を検出してフ
レームの始まり及びフレーム識別を検出したことを知ら
せる信号を出力する検出手段とを備え、この検出手段か
ら出力された信号のタイミングにより上記表情報および
裏情報の受信を行い得るようにしたものである。
ない表情報と、この表情報に同期し情報部がSPLデータ
でフレーム部及びフレーム識別部が前記データの規則性
に反する特定のNRZデータである裏情報とが多重化され
たデータ信号を受信し、この信号を表情報と裏情報に分
離する分離手段と、この分離手段から出力された裏情報
のNRZデータに基づいて上記フレーム部を検出し、この
検出のタイミングから上記フレーム識別部を検出してフ
レームの始まり及びフレーム識別を検出したことを知ら
せる信号を出力する検出手段とを備え、この検出手段か
ら出力された信号のタイミングにより上記表情報および
裏情報の受信を行い得るようにしたものである。
本発明においては、情報を表情報と裏情報に分割し、裏
情報の情報部をSPLデータ,フレームの始めおよび識別
を示す部分をNRZデータとし、表情報と裏情報の同期を
とり伝送することにより、受信側ではデータ“1"のとき
は“01"データ、データ“0"のとき“10"データとなるSP
Lデータの規則性に反するNRZデータ部を検出する。
情報の情報部をSPLデータ,フレームの始めおよび識別
を示す部分をNRZデータとし、表情報と裏情報の同期を
とり伝送することにより、受信側ではデータ“1"のとき
は“01"データ、データ“0"のとき“10"データとなるSP
Lデータの規則性に反するNRZデータ部を検出する。
以下、図面に基づき本発明の実施例を詳細に説明する。
第1図は本発明の一実施例を示すブロツク図である。
図において、1は表情報(P1)と裏情報(P2)が多重化
されたデータ信号である受信シリアル信号l11を受信
し、表情報(P1)と裏情報(P2)に分離し中継する分離
手段となる受信情報分離中継回路である。ここで、裏情
報(P2)のデータ部はSPL形式とし、フレームおよびフ
レーム識別部はNRZデータとする。そして、裏情報
(P2)のフレーム部は(0,0,0,1,1,1)のNRZデータで、
フレームに続くフレーム識別部のデータからフレームの
種類を判別することができる。ここで、情報はSPL形式
とし、“0"および“1"が3つ以上連続することがない。
されたデータ信号である受信シリアル信号l11を受信
し、表情報(P1)と裏情報(P2)に分離し中継する分離
手段となる受信情報分離中継回路である。ここで、裏情
報(P2)のデータ部はSPL形式とし、フレームおよびフ
レーム識別部はNRZデータとする。そして、裏情報
(P2)のフレーム部は(0,0,0,1,1,1)のNRZデータで、
フレームに続くフレーム識別部のデータからフレームの
種類を判別することができる。ここで、情報はSPL形式
とし、“0"および“1"が3つ以上連続することがない。
2は受信情報分離中継回路1の裏情報(P2)を入力端IN
に入力としクロツクCLKによりラツチするシフトレジス
タ回路で、出力端QAからQFまでにフレーム部のデータが
ラツチされ、出力端QG,QHにはフレーム識別部のデータ
がラツチされた場合に、ゲート回路3の入力がすべて
“1"で、フレーム検出を意味する“0"が出力されるよう
に構成されている。
に入力としクロツクCLKによりラツチするシフトレジス
タ回路で、出力端QAからQFまでにフレーム部のデータが
ラツチされ、出力端QG,QHにはフレーム識別部のデータ
がラツチされた場合に、ゲート回路3の入力がすべて
“1"で、フレーム検出を意味する“0"が出力されるよう
に構成されている。
4はシフトレジスタ回路2の出力端QG,QHを入力端B,Aに
それぞれ入力とし、ゲート回路3の出力が端子Sに供給
され、フレーム検出時にフレーム識別部のデータの分類
をするデコーダ回路、5はこのデコーダ回路4の出力端
1,2・・・・4からの出力を入力とするゲート回路で、
フレーム識別部のデータの何れかを検出した場合、また
は特定のデータを検出した場合に出力“1"を出力するよ
うに構成されている。
それぞれ入力とし、ゲート回路3の出力が端子Sに供給
され、フレーム検出時にフレーム識別部のデータの分類
をするデコーダ回路、5はこのデコーダ回路4の出力端
1,2・・・・4からの出力を入力とするゲート回路で、
フレーム識別部のデータの何れかを検出した場合、また
は特定のデータを検出した場合に出力“1"を出力するよ
うに構成されている。
6はこのゲート回路5の出力をクロツク入力端CKに入力
としフレーム検出およびフレーム識別を検出したことを
ラツチすると同時に、その状態を割込み信号l9として出
力するフリツプフロツプ回路、7はこのフリツプフロツ
プ回路6からの検出信号(割込信号)l9を受信した場合
に、フレームの識別をすると同時に表情報(l1)と裏情
報(l2)からのデータを抽出し、また、このデータ抽出
終了時はフリツプフロツプ回路6の割込信号l9をリセツ
トするなどの制御をする制御回路である。そして、シフ
トレジスタ回路2、ゲート回路3、デコーダ回路4、ゲ
ート回路5、及びフリツプフロツプ回路6が検出手段を
構成している。
としフレーム検出およびフレーム識別を検出したことを
ラツチすると同時に、その状態を割込み信号l9として出
力するフリツプフロツプ回路、7はこのフリツプフロツ
プ回路6からの検出信号(割込信号)l9を受信した場合
に、フレームの識別をすると同時に表情報(l1)と裏情
報(l2)からのデータを抽出し、また、このデータ抽出
終了時はフリツプフロツプ回路6の割込信号l9をリセツ
トするなどの制御をする制御回路である。そして、シフ
トレジスタ回路2、ゲート回路3、デコーダ回路4、ゲ
ート回路5、及びフリツプフロツプ回路6が検出手段を
構成している。
そして、l1は受信シリアル信号l11が受信情報分離中継
回路1によつて分割された情報の一方である表情報であ
り、この表情報l1は伝送速度が一定のまま制御回路7を
通過するもので、処理には必須の情報で、表情報(P1)
とする。l2は他方の分割情報である裏情報で、この裏情
報l2は表情報(P1)の補足およびフレーム検出データを
含むものである。そして、裏情報(P2)の信号形式は、
情報部をSPLデータとし、フレーム部およびフレーム識
別部をNRZデータとする。ここで、このNRZデータのパタ
ーン(0,0,0,1,1,1)はデータ“1"のときは“01"デー
タ、データ“0"のときは“10"となるSPLデータの規則性
からは発生しないものである。
回路1によつて分割された情報の一方である表情報であ
り、この表情報l1は伝送速度が一定のまま制御回路7を
通過するもので、処理には必須の情報で、表情報(P1)
とする。l2は他方の分割情報である裏情報で、この裏情
報l2は表情報(P1)の補足およびフレーム検出データを
含むものである。そして、裏情報(P2)の信号形式は、
情報部をSPLデータとし、フレーム部およびフレーム識
別部をNRZデータとする。ここで、このNRZデータのパタ
ーン(0,0,0,1,1,1)はデータ“1"のときは“01"デー
タ、データ“0"のときは“10"となるSPLデータの規則性
からは発生しないものである。
l3は情報ラツチおよび検出のタイミングを作成するクロ
ツク、l4はフレーム検出をするためのフレーム検出用デ
ータで、すべてが“1"のときフレーム検出である。l5は
フレームの識別を示すフレーム識別用データ、l6は裏情
報のNRZデータ部のパターン(0,0,0,1,1,1)を検出した
ことを示すフレーム検出データ、l7はフレームの識別を
デコードし、フレームの種類に応じて制御回路7が制御
できるためのフレーム識別データ、l8はフレーム識別の
いずれか、または特定のフレーム識別を実施した場合
に、識別データを検出したことを示す識別データ検出信
号、l9はフレーム検出およびフレーム識別をしたことを
制御回路7へ知らせる割込信号、l10は上記割込信号l9
をリセツトするもので、フレーム検出から任意のデータ
を受信し、終了時点で次のフレーム検出を待つために実
施する割込リセツト信号である。そして、l11は受信シ
リアル信号である。
ツク、l4はフレーム検出をするためのフレーム検出用デ
ータで、すべてが“1"のときフレーム検出である。l5は
フレームの識別を示すフレーム識別用データ、l6は裏情
報のNRZデータ部のパターン(0,0,0,1,1,1)を検出した
ことを示すフレーム検出データ、l7はフレームの識別を
デコードし、フレームの種類に応じて制御回路7が制御
できるためのフレーム識別データ、l8はフレーム識別の
いずれか、または特定のフレーム識別を実施した場合
に、識別データを検出したことを示す識別データ検出信
号、l9はフレーム検出およびフレーム識別をしたことを
制御回路7へ知らせる割込信号、l10は上記割込信号l9
をリセツトするもので、フレーム検出から任意のデータ
を受信し、終了時点で次のフレーム検出を待つために実
施する割込リセツト信号である。そして、l11は受信シ
リアル信号である。
つぎにこの第1図に示す実施例の動作を第2図のタイム
チヤートを参照して説明する。
チヤートを参照して説明する。
この第2図において、(a)はクロツクを示したもので
あり、(b)はP2信号(裏情報)、(c)は (d)はフレーム識別データ、(e)はP1信号(表情
報)を示したものである。そして、イはフレーム部を示
し、ロはフレーム識別部、ハは情報を示す。
あり、(b)はP2信号(裏情報)、(c)は (d)はフレーム識別データ、(e)はP1信号(表情
報)を示したものである。そして、イはフレーム部を示
し、ロはフレーム識別部、ハは情報を示す。
まず、表情報(P1)と裏情報(P2)が多重化された受信
シリアル信号l11は受信情報分離中継回路1によつて表
情報(P1)と裏情報(P2)に分離される。そして、この
表情報のP1信号(第2図(e)参照)と裏情報のP2信号
(第2図(b)参照)の情報部の位相は完全に一致して
いるが、第2図(b)に示すような波形のP2信号はフレ
ーム部およびフレーム識別部のビツト数だけ先行した形
式である。このP2信号の情報部はSPLデータで、フレー
ム部およびフレーム識別部はNRZデータであるため、P2
信号のNRZデータ(0,0,0,1,1,1)によつてフレーム部で
あることが検出できる。そのときの検出信号が第2図
(c)に示す である。
シリアル信号l11は受信情報分離中継回路1によつて表
情報(P1)と裏情報(P2)に分離される。そして、この
表情報のP1信号(第2図(e)参照)と裏情報のP2信号
(第2図(b)参照)の情報部の位相は完全に一致して
いるが、第2図(b)に示すような波形のP2信号はフレ
ーム部およびフレーム識別部のビツト数だけ先行した形
式である。このP2信号の情報部はSPLデータで、フレー
ム部およびフレーム識別部はNRZデータであるため、P2
信号のNRZデータ(0,0,0,1,1,1)によつてフレーム部で
あることが検出できる。そのときの検出信号が第2図
(c)に示す である。
また、フレーム部に続くフレーム識別部によつてフレー
ムの種類が理解できる。それが、第2図(d)に示すフ
レーム識別データである。
ムの種類が理解できる。それが、第2図(d)に示すフ
レーム識別データである。
そして、このフレームおよびフレーム識別を検出すれ
ば、次のタイミングによりP1信号およびP2信号の情報を
抽出することができる。
ば、次のタイミングによりP1信号およびP2信号の情報を
抽出することができる。
以上説明したように、本発明によれば、情報を表情報と
裏情報に分割し、裏情報の情報部をSPLデータフレーム
の始めおよび識別を示す部分をNRZデータとし、表情報
と裏情報の同期をとり伝送することにより、受信側では
裏情報のSPLデータの規則性に反するNRZデータ部を検出
することで、正確にしてかつ迅速にフレームの始めおよ
びフレームの識別ができるので、実用上の効果は極めて
大である。
裏情報に分割し、裏情報の情報部をSPLデータフレーム
の始めおよび識別を示す部分をNRZデータとし、表情報
と裏情報の同期をとり伝送することにより、受信側では
裏情報のSPLデータの規則性に反するNRZデータ部を検出
することで、正確にしてかつ迅速にフレームの始めおよ
びフレームの識別ができるので、実用上の効果は極めて
大である。
また、表情報に余分なフレーム検出用データを付加する
必要がなく、フレーム検出のタイミングから表情報のデ
ータ抽出および裏情報からのデータ抽出ができるため、
表情報の伝送速度に影響を与えないという点において極
めて有効である。
必要がなく、フレーム検出のタイミングから表情報のデ
ータ抽出および裏情報からのデータ抽出ができるため、
表情報の伝送速度に影響を与えないという点において極
めて有効である。
第1図は本発明の一実施例を示すブロツク図、第2図は
第1図の動作説明に供するタイムチヤートである。 1……受信情報分離中継回路、2……シフトレジスタ回
路、3,5……ゲート回路、4……デコーダ回路、6……
フリツプフロツプ回路、7……制御回路。
第1図の動作説明に供するタイムチヤートである。 1……受信情報分離中継回路、2……シフトレジスタ回
路、3,5……ゲート回路、4……デコーダ回路、6……
フリツプフロツプ回路、7……制御回路。
Claims (1)
- 【請求項1】1つの制御局の下に複数の無線基地局を配
置し、該制御局からの制御チヤンネルの情報を任意の無
線基地局へ伝送する移動通信システムに用いられる、伝
送された情報を受信し検出するための信号検出回路にお
いて、 情報伝送速度の変化が許されない表情報と、この表情報
に同期し情報部がSPLデータでフレーム部及びフレーム
識別部が前記データの規則性に反する特定のNRZデータ
である裏情報とが多重化されたデータ信号を受信し、こ
の信号を表情報と裏情報に分離する分離手段と、 この分離手段から出力された裏情報のNRZデータに基づ
いて前記フレーム部を検出し、この検出のタイミングか
ら前記フレーム識別部を検出してフレームの始まり及び
フレーム識別を検出したことを知らせる信号を出力する
検出手段とを備え、この検出手段から出力された信号の
タイミングにより前記表情報および裏情報の受信を行い
得るようにしたことを特徴とする信号検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60263754A JPH0728282B2 (ja) | 1985-11-26 | 1985-11-26 | 信号検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60263754A JPH0728282B2 (ja) | 1985-11-26 | 1985-11-26 | 信号検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62125730A JPS62125730A (ja) | 1987-06-08 |
JPH0728282B2 true JPH0728282B2 (ja) | 1995-03-29 |
Family
ID=17393822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60263754A Expired - Lifetime JPH0728282B2 (ja) | 1985-11-26 | 1985-11-26 | 信号検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0728282B2 (ja) |
-
1985
- 1985-11-26 JP JP60263754A patent/JPH0728282B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS62125730A (ja) | 1987-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0160279B1 (ko) | 무선 통신 장치 | |
US3879582A (en) | Data loop communication system | |
CN107317644A (zh) | 一种兼容突发和连续数据的帧同步装置 | |
EP0187342A2 (en) | Decoding circuit | |
JP2947074B2 (ja) | フレーム同期検出回路 | |
JPH0728282B2 (ja) | 信号検出回路 | |
AU564314B2 (en) | Apparatus for receiving high-spedd data in packet form | |
GB1525611A (en) | Data processing system in a receiving terminal of a pcm-tdma communications system | |
JPS58182342A (ja) | ル−プ回線制御処理装置 | |
JPH08256164A (ja) | 通信システム | |
JP2967649B2 (ja) | 受信同期回路 | |
JPH05336091A (ja) | バス通信システム | |
EP0479607A2 (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
JP2658927B2 (ja) | 多重伝送方法およびその装置 | |
JP2848229B2 (ja) | 受信回路 | |
JPH0595566A (ja) | デイジタル信号伝送装置 | |
JPH098858A (ja) | タイミング再生回路 | |
JPS5911222B2 (ja) | マルチフレ−ム同期方式 | |
JPH0456545A (ja) | 時刻同期制御方式 | |
JPH033437A (ja) | 制御信号伝送回路 | |
JPS58142654A (ja) | 伝送システム | |
JPH05226938A (ja) | 周波数変調符号化データ復調方法及び復調装置 | |
JPS6229337A (ja) | デ−タ受信回路 | |
JPH04302529A (ja) | ディジタル伝送用復号器 | |
JPH02276338A (ja) | サイクリックディジタル情報伝送受信装置 |