JPH0728187B2 - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPH0728187B2 JPH0728187B2 JP1283341A JP28334189A JPH0728187B2 JP H0728187 B2 JPH0728187 B2 JP H0728187B2 JP 1283341 A JP1283341 A JP 1283341A JP 28334189 A JP28334189 A JP 28334189A JP H0728187 B2 JPH0728187 B2 JP H0728187B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- electrode
- capacitor
- input terminal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は差動増幅回路に関し、例えばADコンバータの
出力段に設けられている差動増幅回路に関する。
出力段に設けられている差動増幅回路に関する。
第３図はADコンバータの出力段に設けられてバッファア
ンプの役目をする従来の差動増幅回路を示す回路図であ
る。図においてQ1は入力段のPNPトランジスタであり、
ベースが入力端子１に接続され、エミッタがトランジス
タQ2のベースに接続されるとともに定電流源I1を介し電
源VCCに接続され、コレクタがGNDに接続されている。D1
はダイオードであり、カソードがトランジスタQ1のエミ
ッタに、アノードがトランジスタQ1のベースに各々接続
されている。入力端子１にはADコンバータの出力が与え
られている。
ンプの役目をする従来の差動増幅回路を示す回路図であ
る。図においてQ1は入力段のPNPトランジスタであり、
ベースが入力端子１に接続され、エミッタがトランジス
タQ2のベースに接続されるとともに定電流源I1を介し電
源VCCに接続され、コレクタがGNDに接続されている。D1
はダイオードであり、カソードがトランジスタQ1のエミ
ッタに、アノードがトランジスタQ1のベースに各々接続
されている。入力端子１にはADコンバータの出力が与え
られている。
Q2,Q3は差動対を構成するPNPトランジスタである。トラ
ンジスタQ2,Q3のエミッタは共通接続され、この共通接
続点は定電流源I2を介し電源VCCに接続されている。Q4
は入力段のPNPトランジスタであり、ベースが入力端子
２に接続され、エミッタがトランジスタQ3のベースに接
続されるとともに定電流源I3を介し電源VCCに接続さ
れ、コレクタがGNDに接続されている。D2はダイオード
であり、カソードがトランジスタQ4のエミッタに、アノ
ードが入力端子２に各々接続されている。
ンジスタQ2,Q3のエミッタは共通接続され、この共通接
続点は定電流源I2を介し電源VCCに接続されている。Q4
は入力段のPNPトランジスタであり、ベースが入力端子
２に接続され、エミッタがトランジスタQ3のベースに接
続されるとともに定電流源I3を介し電源VCCに接続さ
れ、コレクタがGNDに接続されている。D2はダイオード
であり、カソードがトランジスタQ4のエミッタに、アノ
ードが入力端子２に各々接続されている。
Q5,Q6はカレントミラー回路を構成するNPNトランジスタ
である。トランジスタQ5,Q6のベースは共通接続されて
いる。トランジスタQ5のコレクタはトランジスタQ2のコ
レクタに、エミッタがGNDに各々接続されている。トラ
ンジスタQ6は、コレクタがトランジスタQ3のコレクタ
に、エミッタがGNDに各々接続されるとともに、ベース
とコレクタが共通接続されている。
である。トランジスタQ5,Q6のベースは共通接続されて
いる。トランジスタQ5のコレクタはトランジスタQ2のコ
レクタに、エミッタがGNDに各々接続されている。トラ
ンジスタQ6は、コレクタがトランジスタQ3のコレクタ
に、エミッタがGNDに各々接続されるとともに、ベース
とコレクタが共通接続されている。
３は出力バッファ回路、C1は発振防止用のコンデンサで
ある。出力バッファ回路３は、NPNトランジスタQ7,Q8,Q
9、PNPトランジスタQ10,抵抗R1、レベルシフト用のダイ
オードD3,D4及び定電流源I4より成る。トランジスタQ7
は、ベースがトランジスタQ2のコレクタに、コレクタが
電源VCCに、エミッタが抵抗R1を介しGNDに各々接続され
ている。トランジスタQ8は、ベースがトランジスタQ7の
エミッタに、エミッタがGNDに、コレクタがダイオードD
3,D4の直列回路体と定電流源I4を介し電源VCCに各々接
続されている。発振防止用のコンデンサC1は、トランジ
スタQ7のベースとトランジスタQ8のコレクタとの間に接
続されており、トランジスタQ7のベースを介して与えら
れるトランジスタQ2のコレクタ出力中に含まれる雑音を
除去し、出力端子４の出力が発振するのを防止する。ト
ランジスタQ9は出力段のトランジスタであり、ベースが
ダイオードD3のアノードと定電流源I4との共通接続点
に、コレクタが電源VCCに、エミッタが出力端子４に各
々接続されている。トランジスタQ10も出力段のトラン
ジスタであり、ベースがトランジスタQ8のコレクタに、
エミッタが出力端子４に、コレクタがGNDに各々接続さ
れている。なお、入力端子２と出力端子４とは短絡され
るか、フィードバック回路を介して接続されており、入
力端子２の電圧は出力端子４の電圧に追従するものとす
る。
ある。出力バッファ回路３は、NPNトランジスタQ7,Q8,Q
9、PNPトランジスタQ10,抵抗R1、レベルシフト用のダイ
オードD3,D4及び定電流源I4より成る。トランジスタQ7
は、ベースがトランジスタQ2のコレクタに、コレクタが
電源VCCに、エミッタが抵抗R1を介しGNDに各々接続され
ている。トランジスタQ8は、ベースがトランジスタQ7の
エミッタに、エミッタがGNDに、コレクタがダイオードD
3,D4の直列回路体と定電流源I4を介し電源VCCに各々接
続されている。発振防止用のコンデンサC1は、トランジ
スタQ7のベースとトランジスタQ8のコレクタとの間に接
続されており、トランジスタQ7のベースを介して与えら
れるトランジスタQ2のコレクタ出力中に含まれる雑音を
除去し、出力端子４の出力が発振するのを防止する。ト
ランジスタQ9は出力段のトランジスタであり、ベースが
ダイオードD3のアノードと定電流源I4との共通接続点
に、コレクタが電源VCCに、エミッタが出力端子４に各
々接続されている。トランジスタQ10も出力段のトラン
ジスタであり、ベースがトランジスタQ8のコレクタに、
エミッタが出力端子４に、コレクタがGNDに各々接続さ
れている。なお、入力端子２と出力端子４とは短絡され
るか、フィードバック回路を介して接続されており、入
力端子２の電圧は出力端子４の電圧に追従するものとす
る。
次に動作について説明する。入力端子1,2の入力電圧が
等しく安定状態にある場合、トランジスタQ2のコレクタ
電流IC2とトランジスタQ3のコレクタ電流IC3は等しくな
る。一方、入力端子1,2の入力電圧が等しくなくなる
と、トランジスタQ2のベース・エミッタ間電圧VBE2とト
ランジスタQ3のベース・エミッタ間電圧VBE3との間に電
位差ΔVBE（＝VBE2−VBE3）が発生する。このような状
態になるとトランジスタQ2,Q3のコレクタ電流比IC2/IC3
は次式で決定される。
等しく安定状態にある場合、トランジスタQ2のコレクタ
電流IC2とトランジスタQ3のコレクタ電流IC3は等しくな
る。一方、入力端子1,2の入力電圧が等しくなくなる
と、トランジスタQ2のベース・エミッタ間電圧VBE2とト
ランジスタQ3のベース・エミッタ間電圧VBE3との間に電
位差ΔVBE（＝VBE2−VBE3）が発生する。このような状
態になるとトランジスタQ2,Q3のコレクタ電流比IC2/IC3
は次式で決定される。
VT:トランジスタのサーマルボルージ 今、入力端子１の電圧が入力端子２の電圧よりも低くな
るとVBE2＞VBE3となる。この場合、ΔVBEは正となり、
ΔVBE/VT＞０となる。従って、（１）式よりIC3＜IC2と
なる。トランジスタQ5,Q6はカレントミラー回路を構成
しており、トランジスタQ5のコレクタ電流IC5はトラン
ジスタQ6のコレクタ電流IC6により決定される。また、I
C6＝IC3となるためIC5＝IC3となり、コンデンサC1はIC2
−IC5の差電流、つまりIC2−IC3なる差電流により充電
される。コンデンサC1の充電により、コンデンサC1の充
電電圧がトランジスタQ7のベース・エミッタ間電圧VBE7
とトランジスタQ8のベース・エミッタ間電圧VBE8の和よ
りも大きくなるとトランジスタQ7,Q8がオンし、定電流
源I4の電流はダイオードD3,D4及びトランジスタQ8を通
りGNDに抜ける。すると、トランジスタQ9がオフする一
方、トランジスタQ10はオンする。そのため、出力端子
４の電位は下がり、入力端子２の電位も下がるので入力
端子1,2の電位は等しくなる。
るとVBE2＞VBE3となる。この場合、ΔVBEは正となり、
ΔVBE/VT＞０となる。従って、（１）式よりIC3＜IC2と
なる。トランジスタQ5,Q6はカレントミラー回路を構成
しており、トランジスタQ5のコレクタ電流IC5はトラン
ジスタQ6のコレクタ電流IC6により決定される。また、I
C6＝IC3となるためIC5＝IC3となり、コンデンサC1はIC2
−IC5の差電流、つまりIC2−IC3なる差電流により充電
される。コンデンサC1の充電により、コンデンサC1の充
電電圧がトランジスタQ7のベース・エミッタ間電圧VBE7
とトランジスタQ8のベース・エミッタ間電圧VBE8の和よ
りも大きくなるとトランジスタQ7,Q8がオンし、定電流
源I4の電流はダイオードD3,D4及びトランジスタQ8を通
りGNDに抜ける。すると、トランジスタQ9がオフする一
方、トランジスタQ10はオンする。そのため、出力端子
４の電位は下がり、入力端子２の電位も下がるので入力
端子1,2の電位は等しくなる。
一方、入力端子１の電圧が入力端子２の電圧よりも高く
なるとVBE2＜VBE3となる。この場合、ΔVBEは負とな
り、ΔVBE/VT＜０となる。従って、（１）式よりIC3＞I
C2となり、コンデンサC1はIC3−IC2なる差電流により放
電される。コンデンサC1の放電により、コンデンサC1の
充電電圧がVBE7＋VBE8よりも小さくなるとトランジスタ
Q7,Q8はオフし、定電流源I4の電流はトランジスタQ9,Q
10のベースに流れ込む。すると、トランジスタQ9がオン
する一方、トランジスタQ10はオフする。そのため、出
力端子４の電位は上がり、入力端子２の電位も上がるの
で入力端子1,2の電位は等しくなる。
なるとVBE2＜VBE3となる。この場合、ΔVBEは負とな
り、ΔVBE/VT＜０となる。従って、（１）式よりIC3＞I
C2となり、コンデンサC1はIC3−IC2なる差電流により放
電される。コンデンサC1の放電により、コンデンサC1の
充電電圧がVBE7＋VBE8よりも小さくなるとトランジスタ
Q7,Q8はオフし、定電流源I4の電流はトランジスタQ9,Q
10のベースに流れ込む。すると、トランジスタQ9がオン
する一方、トランジスタQ10はオフする。そのため、出
力端子４の電位は上がり、入力端子２の電位も上がるの
で入力端子1,2の電位は等しくなる。
従来の差動増幅器は発振防止用のコンデンサC1の充放電
をトランジスタQ2のコレクタ電流IC2とトランジスタQ3
のコレクタ電流IC3の差電流でしか行えないため、トラ
ンジスタC1の充放電に時間がかかり、出力の立上り，立
下りが第４図に示すように遅くなるという問題点があ
る。この問題点の解決法として定電流源I2の電流量I2を
多くしてコレクタ電流IC2とIC3の差分を大きくすること
により、コンデンサC1の充放電の時間を短くして出力の
立下り，立上りを早くすることが考えられる。しかし、
定電流源I2の電流量I2を大きくすると回路全体に流れる
電流（回路電流）が大きくなったり、I2/2VTで与えられ
る伝達コンダクタンスが大きくなり、発振が増加すると
いう問題点があった。
をトランジスタQ2のコレクタ電流IC2とトランジスタQ3
のコレクタ電流IC3の差電流でしか行えないため、トラ
ンジスタC1の充放電に時間がかかり、出力の立上り，立
下りが第４図に示すように遅くなるという問題点があ
る。この問題点の解決法として定電流源I2の電流量I2を
多くしてコレクタ電流IC2とIC3の差分を大きくすること
により、コンデンサC1の充放電の時間を短くして出力の
立下り，立上りを早くすることが考えられる。しかし、
定電流源I2の電流量I2を大きくすると回路全体に流れる
電流（回路電流）が大きくなったり、I2/2VTで与えられ
る伝達コンダクタンスが大きくなり、発振が増加すると
いう問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、回路電流を増加させることなく出力の立下
り，立上りが早い差動増幅器を得ることを目的とする。
たもので、回路電流を増加させることなく出力の立下
り，立上りが早い差動増幅器を得ることを目的とする。
この発明に係る差動増幅器は、第１及び第２の入力端子
と、出力端子と、制御電極が第１の入力端子に、一方電
極が第１の電位に各々接続された第１導電型の第１のト
ランジスタと、制御電極が第２の入力端子に、一方電極
が第１のトランジスタの一方電極に接続され、第１のト
ランジスタとともに差動対を構成する第１導電型の第２
のトランジスタと、一方電極が第１のトランジスタの他
方電極に、他方電極が第２の電位に各々接続された第２
導電型の第３のトランジスタと、制御電極が第３のトラ
ンジスタの制御電極に接続され、一方電極が自身の制御
電極に接続されるとともに第２のトランジスタの他方電
極にも接続され、他方電極が第２の電位に接続され、第
３のトランジスタとともにカレントミラー回路を構成す
る第２導電型の第４のトランジスタと、制御電極が第１
のトランジスタの制御電極に、一方電極が第３のトラン
ジスタの一方電極に、他方電極が第２のトランジスタの
制御電極に各々接続された第１導電型の第５のトランジ
スタと、制御電極が第５のトランジスタの他方電極に、
一方電極が第４のトランジスタの一方電極に、他方電極
が第５のトランジスタの制御電極に各々接続された第１
導電型の第６のトランジスタと、第３のトランジスタの
一方電極に接続され、第1,第２の入力端子への入力信号
のレベル差に応じ充放電されるコンデンサと、制御電極
がコンデンサに、一方電極が第１の電位に、他方電極が
出力端子に各々接続され、コンデンサの充電電圧に応じ
てオン／オフする第２導電型の第７のトランジスタと、
制御電極がコンデンサに、一方電極が前記出力端子に、
他方電極が第２の電位に各々接続され、コンデンサの充
電電圧に応じて第７のトランジスタのオン／オフとは逆
極性にオン／オフする第１導電型の第８のトランジスタ
とを備えている。
と、出力端子と、制御電極が第１の入力端子に、一方電
極が第１の電位に各々接続された第１導電型の第１のト
ランジスタと、制御電極が第２の入力端子に、一方電極
が第１のトランジスタの一方電極に接続され、第１のト
ランジスタとともに差動対を構成する第１導電型の第２
のトランジスタと、一方電極が第１のトランジスタの他
方電極に、他方電極が第２の電位に各々接続された第２
導電型の第３のトランジスタと、制御電極が第３のトラ
ンジスタの制御電極に接続され、一方電極が自身の制御
電極に接続されるとともに第２のトランジスタの他方電
極にも接続され、他方電極が第２の電位に接続され、第
３のトランジスタとともにカレントミラー回路を構成す
る第２導電型の第４のトランジスタと、制御電極が第１
のトランジスタの制御電極に、一方電極が第３のトラン
ジスタの一方電極に、他方電極が第２のトランジスタの
制御電極に各々接続された第１導電型の第５のトランジ
スタと、制御電極が第５のトランジスタの他方電極に、
一方電極が第４のトランジスタの一方電極に、他方電極
が第５のトランジスタの制御電極に各々接続された第１
導電型の第６のトランジスタと、第３のトランジスタの
一方電極に接続され、第1,第２の入力端子への入力信号
のレベル差に応じ充放電されるコンデンサと、制御電極
がコンデンサに、一方電極が第１の電位に、他方電極が
出力端子に各々接続され、コンデンサの充電電圧に応じ
てオン／オフする第２導電型の第７のトランジスタと、
制御電極がコンデンサに、一方電極が前記出力端子に、
他方電極が第２の電位に各々接続され、コンデンサの充
電電圧に応じて第７のトランジスタのオン／オフとは逆
極性にオン／オフする第１導電型の第８のトランジスタ
とを備えている。
この発明における第５のトランジスタは、第２の入力端
子の電圧が第１の入力端子の電圧より所定値だけ高くな
るとオンし、第３のトランジスタのコレクタに電流を供
給する。第３のトランジスタのコレクタ電流はこの第３
のトランジスタとともにカレントミラーを構成する第４
のトランジスタのコレクタ電流により規制されているの
で、第５のトランジスタのオンによる電流はコンデンサ
の充電電流となり、それだけコンデンサの充電電流が増
大する。一方、第６のトランジスタは、第１の入力端子
の電圧が第２の入力端子の電圧より所定値だけ高くなる
とオンし、第４のトランジスタのコレクタに電流を供給
する。すると第４のトランジスタとともにカレントミラ
ー回路を構成する第３のトランジスタのコレクタ電流が
増加する。この増加した電流はコンデンサの放電電流と
なり、それだけコンデンサの放電電流が増大する。
子の電圧が第１の入力端子の電圧より所定値だけ高くな
るとオンし、第３のトランジスタのコレクタに電流を供
給する。第３のトランジスタのコレクタ電流はこの第３
のトランジスタとともにカレントミラーを構成する第４
のトランジスタのコレクタ電流により規制されているの
で、第５のトランジスタのオンによる電流はコンデンサ
の充電電流となり、それだけコンデンサの充電電流が増
大する。一方、第６のトランジスタは、第１の入力端子
の電圧が第２の入力端子の電圧より所定値だけ高くなる
とオンし、第４のトランジスタのコレクタに電流を供給
する。すると第４のトランジスタとともにカレントミラ
ー回路を構成する第３のトランジスタのコレクタ電流が
増加する。この増加した電流はコンデンサの放電電流と
なり、それだけコンデンサの放電電流が増大する。
第１図はこの発明に係る差動増幅回路の一実施例を示す
回路図である。図において、第３図に示した従来例との
相違点は、発振防止用のコンデンサC1の充放電回路５を
新たに設けたことである。充放電回路５は、PNPトラン
ジスタQ11,Q12より成る。トランジスタQ11は、ベースが
トランジスタQ2のベースに、コレクタがトランジスタQ5
のコレクタに、エミッタがトランジスタQ3のベースに各
々接続されている。トランジスタQ12は、ベースがトラ
ンジスタQ11のエミッタに、コレクタがトランジスタQ6
のコレクタに、エミッタがトランジスタQ11のベースに
各々接続されている。その他の構成は従来と同様であ
る。
回路図である。図において、第３図に示した従来例との
相違点は、発振防止用のコンデンサC1の充放電回路５を
新たに設けたことである。充放電回路５は、PNPトラン
ジスタQ11,Q12より成る。トランジスタQ11は、ベースが
トランジスタQ2のベースに、コレクタがトランジスタQ5
のコレクタに、エミッタがトランジスタQ3のベースに各
々接続されている。トランジスタQ12は、ベースがトラ
ンジスタQ11のエミッタに、コレクタがトランジスタQ6
のコレクタに、エミッタがトランジスタQ11のベースに
各々接続されている。その他の構成は従来と同様であ
る。
次に動作について説明する。入力端子1,2の電圧が等し
い場合、トランジスタQ11,Q12の各々のベースとエミッ
タとの電位は等しくなり、これらのトランジスタはオフ
する。従って、従来同様IC2＝IC3となり、コンデンサC1
は充放電されず、出力端子４の電位も変化せず、入力端
子1,2の電位も等しく安定状態のままである。
い場合、トランジスタQ11,Q12の各々のベースとエミッ
タとの電位は等しくなり、これらのトランジスタはオフ
する。従って、従来同様IC2＝IC3となり、コンデンサC1
は充放電されず、出力端子４の電位も変化せず、入力端
子1,2の電位も等しく安定状態のままである。
次に、安定状態がくずれ、第２図に示すように入力端子
１の電圧が入力端子２の電圧よりもステップ状に高くな
った場合について説明する。この場合、入力端子１と入
力端子２との電圧差は充放電回路５を構成するトランジ
スタQ12のベース・エミッタ間電圧VBE12よりも大きくな
るのでトランジスタQ12がONする。トランジスタQ12がON
すると、カレントミラー回路を構成するトランジスタQ6
のコレクタ電流IC6が増加する。これにより、トランジ
スタQ5のコレクタ電流IC5が増加する。つまり、コンデ
ンサC1の放電電流は従来よりも増加することになり、コ
ンデンサC1の放電時間が従来よりも短くなる。そのた
め、コンデンサC1の充電電圧は従来よりも早くVBE7＋V
BE8よりも小さくなり、トランジスタQ7,Q8がオフするの
が早くなる。そのため、第２図に示すように出力端子４
の電圧の立上りが早くなる。出力端子４の電圧の上昇に
伴い、入力端子２の電圧も上昇する。そして、入力端子
１と入力端子２の電圧差がトランジスタQ12のベース・
エミッタ間電圧VBE12より小さくなるとトランジスタQ12
はオフし、従来と同様の動作によりコンデンサC1が放電
される。そのため、出力端子４の電圧の立上りの変化は
第２図に示すように傾きに段差がついたものになる。そ
の後、入力端子２の電圧が上昇し、入力端子１の電圧と
等しくなるとコンデンサC1の放電はなくなり、安定状態
になる。
１の電圧が入力端子２の電圧よりもステップ状に高くな
った場合について説明する。この場合、入力端子１と入
力端子２との電圧差は充放電回路５を構成するトランジ
スタQ12のベース・エミッタ間電圧VBE12よりも大きくな
るのでトランジスタQ12がONする。トランジスタQ12がON
すると、カレントミラー回路を構成するトランジスタQ6
のコレクタ電流IC6が増加する。これにより、トランジ
スタQ5のコレクタ電流IC5が増加する。つまり、コンデ
ンサC1の放電電流は従来よりも増加することになり、コ
ンデンサC1の放電時間が従来よりも短くなる。そのた
め、コンデンサC1の充電電圧は従来よりも早くVBE7＋V
BE8よりも小さくなり、トランジスタQ7,Q8がオフするの
が早くなる。そのため、第２図に示すように出力端子４
の電圧の立上りが早くなる。出力端子４の電圧の上昇に
伴い、入力端子２の電圧も上昇する。そして、入力端子
１と入力端子２の電圧差がトランジスタQ12のベース・
エミッタ間電圧VBE12より小さくなるとトランジスタQ12
はオフし、従来と同様の動作によりコンデンサC1が放電
される。そのため、出力端子４の電圧の立上りの変化は
第２図に示すように傾きに段差がついたものになる。そ
の後、入力端子２の電圧が上昇し、入力端子１の電圧と
等しくなるとコンデンサC1の放電はなくなり、安定状態
になる。
次に、安定状態がくずれ、第２図に示すように入力端子
１の電圧が入力端子２の電圧よりもステップ状に低くな
った場合について説明する。この場合入力端子１を入力
端子２の電圧差は、充放電回路５を構成するトランジス
タQ11のベース・エミッタ間電圧VBE11よりも大きくなる
のでトランジスタQ11がONする。トランジスタQ11がONす
ると、カレントミラー回路を構成するトランジスタQ5の
コレクタに供給される電流が増加する。一方、トランジ
スタQ5のコレクタ電流IC5はトランジスタQ6のコレクタ
電流IC6に等しくなるよう規制される。従って、トラン
ジスタQ11がONすることにより増加した電流は、充電電
流としてコンデンサC1に与えられる。その結果、コンデ
ンサC1の充電時間が短くなる。そのため、コンデンサC1
の充電電圧は従来よりも早くVBE7＋VBE8よりも大きくな
り、トランジスタQ7,Q8がオンするのが早くなる。その
ため、第２図に示すように、出力端子４の電圧の立下り
が早くなる。出力端子４の電圧の下降に伴い、入力端子
２の電圧も下降する。そして、入力端子１と入力端子２
の電圧差がトランジスタQ11のベース・エミッタ間電圧V
BE11より小さくなるとトランジスタQ11はオフし、従来
と同様の動作によりコンデンサC1に充電が行われる。そ
のため、出力端子４の電圧の立下りの変化は第２図に示
すように傾きに段差がついたものとなる。その後、入力
端子２の電圧が下降し入力端子１の電圧と等しくなると
コンデンサC1の充電はなくなり、安定状態になる。以上
のように入力端子1,2の差電圧が、トランジスタQ11,Q12
のベース・エミッタ間電圧VBE11あるいはVBE12よりも大
きくなると、トランジスタQ11あるいはQ12がオンし、コ
ンデンサC1の充放電を早くするようにしたので、出力端
子４の立上り，立下りが早くなる。
１の電圧が入力端子２の電圧よりもステップ状に低くな
った場合について説明する。この場合入力端子１を入力
端子２の電圧差は、充放電回路５を構成するトランジス
タQ11のベース・エミッタ間電圧VBE11よりも大きくなる
のでトランジスタQ11がONする。トランジスタQ11がONす
ると、カレントミラー回路を構成するトランジスタQ5の
コレクタに供給される電流が増加する。一方、トランジ
スタQ5のコレクタ電流IC5はトランジスタQ6のコレクタ
電流IC6に等しくなるよう規制される。従って、トラン
ジスタQ11がONすることにより増加した電流は、充電電
流としてコンデンサC1に与えられる。その結果、コンデ
ンサC1の充電時間が短くなる。そのため、コンデンサC1
の充電電圧は従来よりも早くVBE7＋VBE8よりも大きくな
り、トランジスタQ7,Q8がオンするのが早くなる。その
ため、第２図に示すように、出力端子４の電圧の立下り
が早くなる。出力端子４の電圧の下降に伴い、入力端子
２の電圧も下降する。そして、入力端子１と入力端子２
の電圧差がトランジスタQ11のベース・エミッタ間電圧V
BE11より小さくなるとトランジスタQ11はオフし、従来
と同様の動作によりコンデンサC1に充電が行われる。そ
のため、出力端子４の電圧の立下りの変化は第２図に示
すように傾きに段差がついたものとなる。その後、入力
端子２の電圧が下降し入力端子１の電圧と等しくなると
コンデンサC1の充電はなくなり、安定状態になる。以上
のように入力端子1,2の差電圧が、トランジスタQ11,Q12
のベース・エミッタ間電圧VBE11あるいはVBE12よりも大
きくなると、トランジスタQ11あるいはQ12がオンし、コ
ンデンサC1の充放電を早くするようにしたので、出力端
子４の立上り，立下りが早くなる。
なお、上記実施例で示したレベルシフト用のダイオード
D3,D4は必ずしも設ける必要はない。また、上記実施例
で示したトランジスタ，ダイオードを逆の導電型にして
同様の回路を構成することも可能であり、この場合にも
上記実施例と同様の効果が得られる。
D3,D4は必ずしも設ける必要はない。また、上記実施例
で示したトランジスタ，ダイオードを逆の導電型にして
同様の回路を構成することも可能であり、この場合にも
上記実施例と同様の効果が得られる。
以上のように、この発明によれば、制御電極が第１のト
ランジスタの制御電極に、一方電極が第３のトランジス
タの一方電極に、他方電極が第２のトランジスタの制御
電極に各々接続された第１導電型の第５のトランジスタ
と、制御電極が第５のトランジスタの他方電極に、一方
電極が第４のトランジスタの一方電極に、他方電極が第
５のトランジスタの制御電極に各々接続された第１導電
型の第６のトランジスタとを設け、第２の入力端子の電
圧が第１の入力端子の電圧より所定値だけ高くなると第
５のトランジスタがオンし、第１のトランジスタのコレ
クタ電流に加算して第３のトランジスタのコレクタに電
流を供給し、一方、第１の入力端子の電圧が第２の入力
端子の電圧より所定値だけ高くなると第６のトランジス
タがオンし、第２のトランジスタのコレクタ電流に加算
して第４のトランジスタのコレクタに電流を供給するよ
うにしたので、第５のトランジスタがオンした場合に
は、コンデンサの充電電流が増大し、第６のトランジス
タがオンした場合にはコンデンサの放電電流が増大す
る。その結果、コンデンサの充放電時間が早くなり、出
力の立上り，立下りが早くなるという効果がある。
ランジスタの制御電極に、一方電極が第３のトランジス
タの一方電極に、他方電極が第２のトランジスタの制御
電極に各々接続された第１導電型の第５のトランジスタ
と、制御電極が第５のトランジスタの他方電極に、一方
電極が第４のトランジスタの一方電極に、他方電極が第
５のトランジスタの制御電極に各々接続された第１導電
型の第６のトランジスタとを設け、第２の入力端子の電
圧が第１の入力端子の電圧より所定値だけ高くなると第
５のトランジスタがオンし、第１のトランジスタのコレ
クタ電流に加算して第３のトランジスタのコレクタに電
流を供給し、一方、第１の入力端子の電圧が第２の入力
端子の電圧より所定値だけ高くなると第６のトランジス
タがオンし、第２のトランジスタのコレクタ電流に加算
して第４のトランジスタのコレクタに電流を供給するよ
うにしたので、第５のトランジスタがオンした場合に
は、コンデンサの充電電流が増大し、第６のトランジス
タがオンした場合にはコンデンサの放電電流が増大す
る。その結果、コンデンサの充放電時間が早くなり、出
力の立上り，立下りが早くなるという効果がある。
第１図はこの発明に係る差動増幅回路の一実施例を示す
回路図、第２図は第１図に示した回路の動作を説明する
ための図、第３図は従来の差動増幅回路を示す回路図、
第４図は第３図に示した回路の動作を説明するための図
である。 図において、１及び２は入力端子、４は出力端子、Q2,Q
3,Q10,Q11及びQ12はPNPトランジスタ、Q5,Q6及びQ9はNP
Nトランジスタである。 なお、各図中同一符号は同一または相当部分を示す。
回路図、第２図は第１図に示した回路の動作を説明する
ための図、第３図は従来の差動増幅回路を示す回路図、
第４図は第３図に示した回路の動作を説明するための図
である。 図において、１及び２は入力端子、４は出力端子、Q2,Q
3,Q10,Q11及びQ12はPNPトランジスタ、Q5,Q6及びQ9はNP
Nトランジスタである。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】第１及び第２の入力端子と、 出力端子と、 制御電極が前記第１の入力端子に、一方電極が第１の電
位に各々接続された第１導電型の第１のトランジスタ
と、 制御電極が前記第２の入力端子に、一方電極が前記第１
のトランジスタの一方電極に接続され、前記第１のトラ
ンジスタとともに差動対を構成する第１導電型の第２の
トランジスタと、 一方電極が前記第１のトランジスタの他方電極に、他方
電極が第２の電位に各々接続された第２導電型の第３の
トランジスタと、 制御電極が前記第３のトランジスタの制御電極に接続さ
れ、一方電極が自身の制御電極に接続されるとともに前
記第２のトランジスタの他方電極に接続され、他方電極
が前記第２の電位に接続され、前記第３のトランジスタ
とともにカレントミラー回路を構成する第２導電型の第
４のトランジスタと、 制御電極が前記第１のトランジスタの制御電極に、一方
電極が前記第３のトランジスタの一方電極に、他方電極
が前記第２のトランジスタの制御電極に各々接続された
第１導電型の第５のトランジスタと、 制御電極が前記第５のトランジスタの他方電極に、一方
電極が前記第４のトランジスタの一方電極に、他方電極
が前記第５のトランジスタの制御電極に各々接続された
第１導電型の第６のトランジスタと、 前記第３のトランジスタの一方電極に接続され、前記第
1,第２の入力端子への入力信号のレベル差に応じ充放電
されるコンデンサと、 制御電極が前記コンデンサに、一方電極が前記第１の電
位に、他方電極が前記出力端子に各々接続され、前記コ
ンデンサの充電電圧に応じてオン／オフする第２導電型
の第７のトランジスタと、 制御電極が前記コンデンサに、一方電極が前記出力端子
に、他方電極が前記第２の電位に各々接続され、前記コ
ンデンサの充電電圧に応じて前記第７のトランジスタの
オン／オフとは逆極性にオン／オフする第１導電型の第
８のトランジスタとを備えた差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1283341A JPH0728187B2 (ja) | 1989-10-30 | 1989-10-30 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1283341A JPH0728187B2 (ja) | 1989-10-30 | 1989-10-30 | 差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03145217A JPH03145217A (ja) | 1991-06-20 |
| JPH0728187B2 true JPH0728187B2 (ja) | 1995-03-29 |
Family
ID=17664232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1283341A Expired - Lifetime JPH0728187B2 (ja) | 1989-10-30 | 1989-10-30 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728187B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015210193A (ja) * | 2014-04-25 | 2015-11-24 | 株式会社ジェイテクト | トルク検出システム、および、このシステムを備える電動パワーステアリング装置 |
-
1989
- 1989-10-30 JP JP1283341A patent/JPH0728187B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03145217A (ja) | 1991-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0613878A (ja) | レベル変換回路 | |
| EP0435335B1 (en) | Transistor circuit and level converting circuit | |
| US5514984A (en) | Active pull down type ECL apparatus capable of stable operation | |
| JPH0728187B2 (ja) | 差動増幅回路 | |
| JP3183187B2 (ja) | ヒステリシスコンパレータ | |
| JPH09105763A (ja) | コンパレータ回路 | |
| JP3036756B2 (ja) | 発振回路 | |
| JP2900521B2 (ja) | 基準電圧発生回路 | |
| EP0930707A1 (en) | Voltage controlled oscillation ciruit | |
| JP2903213B2 (ja) | レベル変換回路 | |
| JP2821612B2 (ja) | 出力回路 | |
| JP3461879B2 (ja) | 半導体集積回路 | |
| JPH03220913A (ja) | 電子コンパレータデバイス | |
| JP2574200Y2 (ja) | 電圧比較回路 | |
| JPH1011992A (ja) | サンプルホールド回路 | |
| JPS6133710Y2 (ja) | ||
| JP2581163B2 (ja) | 直結型アンプ | |
| JP2723703B2 (ja) | 演算回路 | |
| JP2827743B2 (ja) | 半導体集積回路装置 | |
| JPH08204521A (ja) | コンパレータ回路 | |
| JPH0786915A (ja) | 論理回路 | |
| JPH0787347B2 (ja) | モノステ−ブルマルチバイブレ−タ | |
| JP2002196832A (ja) | 基準電圧発生回路及びこれを用いた定電流回路 | |
| JPH0537350A (ja) | Ｅｃｌ回路 | |
| JPH0779245B2 (ja) | Ｄ／ａコンバータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080329 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090329 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100329 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100329 Year of fee payment: 15 |