JPH07266617A - Ｌｅｄアレイプリントヘッドに使用するｌｅｄアレイ半導体チップの構造 - Google Patents

Ｌｅｄアレイプリントヘッドに使用するｌｅｄアレイ半導体チップの構造

Info

Publication number
JPH07266617A
JPH07266617A JP6070594A JP6070594A JPH07266617A JP H07266617 A JPH07266617 A JP H07266617A JP 6070594 A JP6070594 A JP 6070594A JP 6070594 A JP6070594 A JP 6070594A JP H07266617 A JPH07266617 A JP H07266617A
Authority
JP
Japan
Prior art keywords
led array
semiconductor chip
array semiconductor
light emitting
dummy patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6070594A
Other languages
English (en)
Other versions
JP3075912B2 (ja
Inventor
Masaya Imamura
将也 今村
Hiromi Ogata
弘美 緒方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP6070594A priority Critical patent/JP3075912B2/ja
Publication of JPH07266617A publication Critical patent/JPH07266617A/ja
Application granted granted Critical
Publication of JP3075912B2 publication Critical patent/JP3075912B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)

Abstract

(57)【要約】 【目的】 絶縁基板１の上面に、上面に複数個の発光部
２ａを一定ピッチの間隔で一列状に形成すると共にこの
各発光部の各々に対する電極部２ｂを形成したＬＥＤア
レイ半導体チップ２の複数個を、一列状に並べてダイボ
ンディングして成るＬＥＤアレイプリントヘッドにおい
て、前記電極部２ｂにワイヤボンディングに際して、ワ
イヤボンディングミスが発生することを低減する。 【構成】 前記各ＬＥＤアレイ半導体チップ２の上面
に、一対の第１ダミーパターン２Ｒ，２Ｌを、前記各発
光部２ａの形成と同時に形成することに加えて、第２ダ
ミーパターン２Ｒ′，２Ｌ′を、前記各電極部２ｂの形
成と同時に形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電子写真式プリンタ等
におけるライン状光源としてのＬＥＤアレイプリントヘ
ッドにおいて、このＬＥＤアレイプリントヘッドに使用
するＬＥＤアレイ半導体チップの構造に関するものであ
る。
【０００２】
【従来の技術】一般に、この種のＬＥＤアレイプリント
ヘッドは、例えば、特開平２−１８４４６６号公報等に
記載され、且つ、図１及び図２に示すように、絶縁基板
１の上面に、上面に複数個の発光部２ａを一定ピッチＰ
の間隔で一列状に形成したＬＥＤアレイ半導体チップ２
の複数個を、一列状に並べてダイボンディングすると共
に、この各ＬＥＤアレイ半導体チップ２の各々に対する
複数個の駆動用半導体チップ３を、前記各ＬＥＤアレイ
半導体チップ２の列と平行の一列状に並べてダイボンデ
ィングする一方、前記各ＬＥＤアレイ半導体チップ２の
上面における各発光部２ａの各々に対する電極部２ａ
と、前記各駆動用半導体チップ３の上面における出力側
電極部３ａとの間を、細い金属線４にてワイヤボンディ
ングし、更に、前記各駆動用半導体チップ３の上面にお
ける入力側電極部３ｂと、前記絶縁基板１の上面に形成
した各種の配線管路パターン５との間を、細い金属線６
にてワイヤボンディングすると言う構成にしている。
【０００３】ところで、このＬＥＤアレイプリントヘッ
ドにおいて、各ＬＥＤアレイ半導体チップ２を、絶縁基
板１の上面に、一列状に並べてダイボンディングする作
業を、自動的に行うと言う自動ダイボンディングに際し
ては、図５に示すように、各ＬＥＤアレイ半導体チップ
２の上面のうち左右両側の部分に、各発光部２ａと一定
の関係位置を有するダミーパターン２Ｒ，２Ｌを、前記
各発光部２ａを亜鉛の拡散等によって形成するとき同時
に亜鉛の拡散等によって形成する一方、前記絶縁基板１
の上面にうち前記各ＬＥＤアレイ半導体チップ２及び各
駆動用半導体チップ３の位置に、図６に示すように、一
対の位置標示パターン１Ｒ，１Ｌを形成する。
【０００４】そして、前記ＬＥＤアレイ半導体チップ２
における両ダミーパターン２Ｒ，２Ｌと、絶縁基板１に
おける両位置標示パターン１Ｒ，１Ｌとをカメラ等にて
認識しながら、ＬＥＤアレイ半導体チップ２を、絶縁基
板１の上面に対して、当該ＬＥＤアレイ半導体チップ２
における両ダミーパターン２Ｒ，２Ｌと絶縁基板１にお
ける両位置表示パターン１Ｒ，１Ｌとの間におけるＬＥ
Ｄアレイ半導体チップ２の長手方向に沿っての寸法Ｘ１
Ｒ，Ｘ１Ｌが所定の寸法になるようにする一方、両ダミ
ーパターン２Ｒ，２Ｌと両位置表示パターン１Ｒ，１Ｌ
との間におけるＬＥＤアレイ半導体チップ２の幅方向に
沿っての寸法Ｙ１Ｒ，Ｙ１Ｌが所定の寸法になるように
して所定の位置に位置決めしたのち、この位置において
ダイボンディングすることにより、各ＬＥＤアレイ半導
体チップ２における発光部２ａを、正しく一列状にする
と共に、各発光部２ａにおけるピッチ間隔Ｐを、相隣接
する各ＬＥＤアレイ半導体チップ２の相互間において同
じになるようにしている。
【０００５】また、前記各駆動用半導体チップ３の自動
ダイボンディングに際しても、同様に、当該各駆動用半
導体３の上面における左右両側に、当該駆動用半導体チ
ップ３の上面における各接続用電極部と一定の関係位置
を有するダミーパターン３Ｒ，３Ｌを形成し、この両ダ
ミーパターン３Ｒ，３Ｌと絶縁基板１における両位置表
示パターン１Ｒ，１Ｌとをカメラ等にて認識しながら、
駆動用半導体チップ３を、絶縁基板１の上面に対して、
当該駆動用半導体チップ３における両ダミーパターン３
Ｒ，３Ｌと絶縁基板１における両位置表示パターン１
Ｒ，１Ｌとの間における駆動用半導体チップ３の長手方
向に沿っての寸法Ｘ２Ｒ，Ｘ２Ｌが所定の寸法になるよ
うにする一方、両ダミーパターン３Ｒ，３Ｌと両位置表
示パターン１Ｒ，１Ｌとの間における駆動用半導体チッ
プ３の幅方向に沿っての寸法Ｙ２Ｒ，Ｙ２Ｌが所定の寸
法になるようにして所定の位置に位置決めしたのち、こ
の位置においてダイボンディングするようにしている。
【０００６】更にまた、各ＬＥＤアレイ半導体チップ２
と各駆動用半導体チップ３との間のワイヤーボンディン
グに際しては、各ＬＥＤアレイ半導体チップ２における
両ダミーパターン２Ｒ，２Ｌと、各駆動用半導体チップ
３における両ダミーパターン３Ｒ，３Ｌとの位置をカメ
ラ等で認識しながらワイヤーボンディングを行うように
している。
【０００７】
【発明が解決しようとする課題】しかし、従来のもの
は、各ＬＥＤアレイ半導体チップ２の上面における両ダ
ミーパターン２Ｒ，２Ｌを、当該ＬＥＤアレイ半導体チ
ップ２の上面における各発光部２ａを亜鉛の拡散等によ
って形成するとき同時に亜鉛の拡散等によって形成し、
この両ダミーパターン２Ｒ，２Ｌを認識することによっ
て、各ＬＥＤアレイ半導体チップ２の絶縁基板１に対す
る位置決めと、各ＬＥＤアレイ半導体チップ２と各駆動
用半導体チップ３との間におけるワイヤボンディングと
を行うようにしているが、以下に述べるような問題があ
った。
【０００８】すなわち、前記各ＬＥＤアレイ半導体チッ
プ２において、その各発光部２ａの各々に対する電極部
２ｂは、前記各発光部２ａを亜鉛の拡散等によって形成
するときにおいて同時に形成するものではなく、ＬＥＤ
アレイ半導体チップ２の上面に対するアルミニウムの蒸
着等と言う別の工程によって形成するもので、この各電
極部２ｂと前記各発光部２ａとの間、ひいては、各電極
部２ｂと両ダミーパターン２Ｒ，２Ｌとの間には、必然
的に相対的な位置関係のずれが存在することになる。
【０００９】従って、前記従来のように、各ＬＥＤアレ
イ半導体チップ２の上面に、発光部２ａと同時に形成し
た両ダミーパターン２Ｒ，２Ｌの認識によって、各ＬＥ
Ｄアレイ半導体チップ２の位置決めと、各ＬＥＤアレイ
半導体チップ２と各駆動用半導体チップ３との間におけ
るワイヤボンディングとを行うことは、各ＬＥＤアレイ
半導体チップ２と各駆動用半導体チップ３との間におけ
るワイヤボンディングに際して、細い金属線４を、ＬＥ
Ｄアレイ半導体チップ２における各電極部２ｂ及び駆動
用半導体チップ２における各電極部３ａに対して、前記
各電極部２ｂと両ダミーパターン２Ｒ，２Ｌとの間にお
ける相対的な位置関係のずれによって、正しく接合する
ことができないと言うワイヤボンディングミスが多発す
るのであり、しかも、このワイヤボンディングミスの発
生は、前記各ＬＥＤアレイ半導体チップ２における発光
部２ａのピッチ間隔Ｐを狭くすればするほど、換言する
と、解像度を高めるほど増大するのであった。
【００１０】本発明は、これらの問題を招来しないよう
にした半導体チップの構造を提供することを技術的課題
とするものである。
【００１１】
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、「絶縁基板の上面に、上面に複数個の
発光部を一定ピッチの間隔で一列状に形成すると共にこ
の各発光部の各々に対する電極部を形成したＬＥＤアレ
イ半導体チップの複数個を、一列状に並べてダイボンデ
ィングして成るＬＥＤアレイプリントヘッドにおいて、
前記各ＬＥＤアレイ半導体チップの上面に、一対の第１
ダミーパターンを、前記各発光部の形成と同時に形成す
ることに加えて、第２ダミーパターンを、前記各電極部
の形成と同時に形成する。」と言う構成にした。
【００１２】
【作 用】このように、各ＬＥＤアレイ半導体チップ
の上面に、一対の第１ダミーパターンを、前記各発光部
の形成と同時に形成することに加えて、一対の第２ダミ
ーパターンを、前記各電極部の形成と同時に形成するこ
とにより、従来と同様に、前記一対の第１ダミーパター
ンに基づいて、各ＬＥＤアレイ半導体チップの絶縁基板
に対して位置決めができる一方、前記第２のダミーパタ
ーンに基づいて、前記ＬＥＤアレイ半導体チップにおけ
る各電極部に対してワイヤボンディングを行うことがで
きるから、前記ＬＥＤアレイ半導体チップにおいて、そ
の各発光部とその各々に対する電極部との間に相対的な
位置関係のずれがあっても、ワイヤボンディングに際し
て、前記電極部に対して細い金属線を、正しく確実に接
合することができるのである。
【００１３】
【発明の効果】従って、本発明によると、ＬＥＤアレイ
プリントヘッドにおいて、その各ＬＥＤアレイ半導体チ
ップに対するワイヤボンディングに際して、ワイヤボン
ディングミスが発生することを確実に低減できるから、
製品の歩留り率を大幅に向上できて、コストの低減を図
ることができる効果を有する。
【００１４】
【実施例】以下、本発明の実施例を、図１及び図２に示
すＬＥＤアレイプリントヘッドにおいて、絶縁基板１の
上面に、上面に複数個の発光部２ａを一定ピッチの間隔
で一列状に形成すると共にこの各発光部２ａの各々に対
する電極部２ｂを形成したＬＥＤアレイ半導体チップ２
の複数個を、適宜間隔で一列状に並べてダイボンディン
グすることに適用した場合の図面（図３及び図４）につ
いて説明する。
【００１５】すなわち、図３に示すように、各ＬＥＤア
レイ半導体チップ２における上面のうち左右両側の部位
に、左右一対の第１ダミーパターン２Ｒ，２Ｌを、前記
各発光部２ａを亜鉛の拡散等によって形成するときにお
いて同時に亜鉛の拡散等によって形成することに加え
て、左右一対の第２ダミーパターン２Ｒ′，２Ｌ′を、
前記各電極部２ｂをＬＥＤアレイ半導体チップ２の上面
に対するアルミニウムの蒸着等によって形成するときに
おいて同時にアルミニウムの蒸着等によって形成するの
である。
【００１６】そして、図４に示すように、前記のように
構成したＬＥＤアレイ半導体チップ２の複数個を、絶縁
基板１の上面に載置し、従来と同様に、当該ＬＥＤアレ
イ半導体チップ２における両第１ダミーパターン２Ｒ，
２Ｌと、絶縁基板１の上面における両位置表示パターン
１Ｒ，１Ｌとをカメラ等にて認識しながら、絶縁基板１
の上面に対して、当該ＬＥＤアレイ半導体チップ２にお
ける両第１ダミーパターン２Ｒ，２Ｌと絶縁基板におけ
る両位置表示パターン１Ｒ，１Ｌとの間におけるＬＥＤ
アレイ半導体チップ２の長手方向に沿っての寸法Ｘ１
Ｒ，Ｘ１Ｌが所定の寸法になるようにすると共に、両第
１ダミーパターン２Ｒ，２Ｌと両位置表示パターン１
Ｒ，１Ｌとの間におけるＬＥＤアレイ半導体チップ２の
幅方向に沿っての寸法Ｙ１Ｒ，Ｙ１Ｌが所定の寸法にな
るようにして所定の位置に位置決めしたのち、この位置
においてダイボンディングすることにより、各ＬＥＤア
レイ半導体チップ２における発光部２ａを、正しく一列
状にすると共に、各発光部２ａにおけるピッチ間隔Ｐ
を、相隣接する各ＬＥＤアレイ半導体チップ２の相互間
において同じになるようにするのである。
【００１７】また、前記絶縁基板１の上面には、従来と
同様に、前記各ＬＥＤアレイ半導体チップ２に対する駆
動用半導体チップ３を載せ、この各駆動用半導体チップ
３の上面に形成したダミーパターン３Ｒ，３Ｌと絶縁基
板１における両位置表示パターン１Ｒ，１Ｌとをカメラ
等にて認識しながら、駆動用半導体チップ３を、絶縁基
板１の上面に対して、当該駆動用半導体チップ３におけ
る両ダミーパターン３Ｒ，３Ｌと絶縁基板１における両
位置表示パターン１Ｒ，１Ｌとの間における駆動用半導
体チップ３の長手方向に沿っての寸法Ｘ２Ｒ，Ｘ２Ｌが
所定の寸法になるようにする一方、両ダミーパターン３
Ｒ，３Ｌと両位置表示パターン１Ｒ，１Ｌとの間におけ
る駆動用半導体チップ３の幅方向に沿っての寸法Ｙ２
Ｒ，Ｙ２Ｌが所定の寸法になるようにして所定の位置に
位置決めしたのち、この位置においてダイボンディング
する。
【００１８】そして、前記ＬＥＤアレイ半導体チップ２
における各電極部２ｂと、駆動用半導体チップ３におけ
る各出力側電極３ａとの間を、細い金属線４にてワイヤ
ボンディングするに際しては、前記ＬＥＤアレイ半導体
チップ２の上面における両第２ダミーパターン２Ｒ′，
２Ｌ′及び駆動用半導体チップ３における両ダミーパタ
ーン３Ｒ，３Ｌとをカメラ等にて認識しながら行うので
ある。
【００１９】この場合において、両第２ダミーパターン
２Ｒ′，２Ｌ′は、各電極部２ｂの形成と同時に形成し
たもので、当該両第２ダミーパターン２Ｒ′，２Ｌ′
と、各電極部２ｂとの間には、相対的な位置関係のずれ
はないから、この両第２ダミーパターン２Ｒ′，２Ｌ′
をカメラ等にて認識しながら、換言すると、この両第２
ダミーパターン２Ｒ′，２Ｌ′に基づいてワイヤボンデ
ィングを行うことにより、前記各ＬＥＤアレイ半導体チ
ップ２において、その各発光部２ａとその各々に対する
電極部２ｂとの間に相対的な位置関係のずれがあって
も、ワイヤボンディングに際して、前記各電極部２ｂに
対して細い金属線４を、正しく確実に接合することがで
きるのである。
【図面の簡単な説明】
【図１】ＬＥＤアレイプリントヘッドの斜視図である。
【図２】図１のII−II視拡大断面図である。
【図３】本発明の実施例によるＬＥＤアレイ半導体チッ
プを示す拡大斜視図である。
【図４】本発明の実施例によるＬＥＤアレイ半導体チッ
プを絶縁基板に対してダイボンディングしている状態を
示す拡大平面図である。
【図５】従来におけるＬＥＤアレイ半導体チップを示す
拡大斜視図である。
【図６】従来におけるＬＥＤアレイ半導体チップを絶縁
基板に対してダイボンディングしている状態を示す拡大
平面図である。
【符号の説明】
１ 絶縁基板 ２ ＬＥＤアレイ半導体チップ ２ａ 発光部 ２ｂ 電極部 ３ 駆動用半導体チップ ３ａ 出力側電極部 ４ 細い金属線 ２Ｒ，２Ｌ 第１ダミーパターン ２Ｒ′，２Ｌ′ 第２ダミーパターン

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】絶縁基板の上面に、上面に複数個の発光部
    を一定ピッチの間隔で一列状に形成すると共にこの各発
    光部の各々に対する電極部を形成したＬＥＤアレイ半導
    体チップの複数個を、一列状に並べてダイボンディング
    して成るＬＥＤアレイプリントヘッドにおいて、前記各
    ＬＥＤアレイ半導体チップの上面に、一対の第１ダミー
    パターンを、前記各発光部の形成と同時に形成すること
    に加えて、第２ダミーパターンを、前記各電極部の形成
    と同時に形成することを特徴とするＬＥＤアレイプリン
    トヘッドに使用するＬＥＤアレイ半導体チップの構造。
JP6070594A 1994-03-30 1994-03-30 Ｌｅｄアレイプリントヘッドに使用するｌｅｄアレイ半導体チップの構造 Expired - Fee Related JP3075912B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6070594A JP3075912B2 (ja) 1994-03-30 1994-03-30 Ｌｅｄアレイプリントヘッドに使用するｌｅｄアレイ半導体チップの構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6070594A JP3075912B2 (ja) 1994-03-30 1994-03-30 Ｌｅｄアレイプリントヘッドに使用するｌｅｄアレイ半導体チップの構造

Publications (2)

Publication Number Publication Date
JPH07266617A true JPH07266617A (ja) 1995-10-17
JP3075912B2 JP3075912B2 (ja) 2000-08-14

Family

ID=13149980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6070594A Expired - Fee Related JP3075912B2 (ja) 1994-03-30 1994-03-30 Ｌｅｄアレイプリントヘッドに使用するｌｅｄアレイ半導体チップの構造

Country Status (1)

Country Link
JP (1) JP3075912B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005113248A3 (en) * 2004-05-19 2006-05-11 Intense Ltd Printing with laser activation
US20110095329A1 (en) * 2009-10-22 2011-04-28 Jung Ha Hwang Light emitting device package

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005113248A3 (en) * 2004-05-19 2006-05-11 Intense Ltd Printing with laser activation
JP2007538395A (ja) * 2004-05-19 2007-12-27 インテンス リミテッド レーザ活性化による印刷装置
US20110095329A1 (en) * 2009-10-22 2011-04-28 Jung Ha Hwang Light emitting device package
US8395180B2 (en) * 2009-10-22 2013-03-12 Lg Innotek Co., Ltd. Light emitting device package

Also Published As

Publication number Publication date
JP3075912B2 (ja) 2000-08-14

Similar Documents

Publication Publication Date Title
JP4615282B2 (ja) 半導体パッケージの製造方法
JPH07266617A (ja) Ｌｅｄアレイプリントヘッドに使用するｌｅｄアレイ半導体チップの構造
US6686945B1 (en) Thermal head, thermal head unit, and method of manufacture thereof
JP4034932B2 (ja) 半導体装置、ｌｅｄプリントヘッドおよびワイヤボンディング方法
JPH0770663B2 (ja) 多面付けエツチング製品
JP2874435B2 (ja) 樹脂封止型半導体装置の製造方法およびリードフレーム
JPS59175145A (ja) リ−ドフレ−ム
JPS63302076A (ja) Ｌｅｄアレイプリンタヘツド
JPH05330133A (ja) Ｌｅｄアレイプリントヘッド又はライン型サーマルプリントヘッドに使用する半導体チップの構造
JP2542431B2 (ja) 発光ダイオ―ドプリントヘッド
JPS61105851A (ja) ワイヤボンデイング方法
JPH07106523A (ja) 半導体素子及びその製造方法
JPH0642347Y2 (ja) リードフレーム
JP2588956B2 (ja) ジグザグインライン型モジュ−ルおよびジグザグインライン型モジュ−ルの製造方法
JP3384696B2 (ja) Ｌｅｄプリントヘッド
JPS62191161A (ja) 感熱記録ヘツド
JPH0234042Y2 (ja)
JPH03154354A (ja) Ｌｓｉの実装構造
JPH0322448A (ja) Ｔａｂ方式半導体装置用リードフレーム
JPH07148962A (ja) サーマルプリントヘッドにおける駆動用半導体チップの構造
JPS6359558A (ja) サ−マルヘツドの製造方法
JPH0517249Y2 (ja)
JPH0632932B2 (ja) サーマルヘッドの製造方法
JPH08109U (ja) 熱印字ヘッド
JPH11219961A (ja) 光半導体モジュールの実装構造及びその実装方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees