JPH07263814A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07263814A JPH07263814A JP7256894A JP7256894A JPH07263814A JP H07263814 A JPH07263814 A JP H07263814A JP 7256894 A JP7256894 A JP 7256894A JP 7256894 A JP7256894 A JP 7256894A JP H07263814 A JPH07263814 A JP H07263814A
- Authority
- JP
- Japan
- Prior art keywords
- insulating material
- semiconductor substrate
- semiconductor
- unevenness
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体基体の表面に密着性良く絶縁材料を被
着する半導体装置の製造方法を提供すること。 【構成】 本発明は半導体基体１の表面に絶縁材料２を
被着する方法であり、先ず、半導体基体１の表面に所定
粗さを構成する凹凸１ａを形成し、次いで、その凹凸１
ａが形成された半導体基体１の表面に絶縁材料２を被着
する。また、半導体基体１として化合物半導体を用いた
り、所定厚さから成る下層基体上に半導体基体１を形成
する場合においては、凹凸１ａによる表面の粗さを、最
大粗さにおいて１×１０-8ｍ以上で半導体基体１と下層
基体との厚さの和未満にする半導体装置の製造方法でも
ある。
着する半導体装置の製造方法を提供すること。 【構成】 本発明は半導体基体１の表面に絶縁材料２を
被着する方法であり、先ず、半導体基体１の表面に所定
粗さを構成する凹凸１ａを形成し、次いで、その凹凸１
ａが形成された半導体基体１の表面に絶縁材料２を被着
する。また、半導体基体１として化合物半導体を用いた
り、所定厚さから成る下層基体上に半導体基体１を形成
する場合においては、凹凸１ａによる表面の粗さを、最
大粗さにおいて１×１０-8ｍ以上で半導体基体１と下層
基体との厚さの和未満にする半導体装置の製造方法でも
ある。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基体の表面に絶
縁材料を被着する半導体装置の製造方法に関する。
縁材料を被着する半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置の製造においては、層間絶縁
や外部保護、所定の構造形成等の目的で絶縁性の高い材
料（以下、絶縁材料と言う）を被着する工程が必要不可
欠である。絶縁材料は、例えば酸化シリコン（以下、Ｓ
ｉＯ2 と言う）や窒化シリコン（以下、ＳｉＮx と言
う）、酸化アルミニウム（以下、Ａｌ2 Ｏ3 と言う）な
どから構成され、ＣＶＤ法や蒸着法等の種々の方法によ
り表面の最大粗さが１×１０-9ｍ（１ｎｍ）程度の半導
体基体上に被着される。
や外部保護、所定の構造形成等の目的で絶縁性の高い材
料（以下、絶縁材料と言う）を被着する工程が必要不可
欠である。絶縁材料は、例えば酸化シリコン（以下、Ｓ
ｉＯ2 と言う）や窒化シリコン（以下、ＳｉＮx と言
う）、酸化アルミニウム（以下、Ａｌ2 Ｏ3 と言う）な
どから構成され、ＣＶＤ法や蒸着法等の種々の方法によ
り表面の最大粗さが１×１０-9ｍ（１ｎｍ）程度の半導
体基体上に被着される。
【０００３】例えば、半導体レーザの場合においては、
そのストライプ構造を形成のためストライプ部分以外に
絶縁材料から成る絶縁層を所定の半導体基体上に被着し
ている。一般に、半導体レーザはＧａＡｓ等から成る化
合物半導体を用いており、例えばＧａＡｓから成る活性
層をＡｌＧａＡｓから成るクラッド層で挟んだダブルヘ
テロ構造を採っている。また、クラッド層上にはストラ
イプ部分を除いて絶縁膜が被着されており電極から注入
されるキャリアの密度が高いストライプ構造を構成して
いる。
そのストライプ構造を形成のためストライプ部分以外に
絶縁材料から成る絶縁層を所定の半導体基体上に被着し
ている。一般に、半導体レーザはＧａＡｓ等から成る化
合物半導体を用いており、例えばＧａＡｓから成る活性
層をＡｌＧａＡｓから成るクラッド層で挟んだダブルヘ
テロ構造を採っている。また、クラッド層上にはストラ
イプ部分を除いて絶縁膜が被着されており電極から注入
されるキャリアの密度が高いストライプ構造を構成して
いる。
【０００４】特に、近年においては発振波長が４７０ｎ
ｍ〜５３０ｎｍ程度の青色レーザ光を発光する半導体レ
ーザの開発が盛んに行われており、ＺｎＳｅなどのＩＩ
族−ＶＩ族から成る化合物半導体も用いられるようにな
っている。
ｍ〜５３０ｎｍ程度の青色レーザ光を発光する半導体レ
ーザの開発が盛んに行われており、ＺｎＳｅなどのＩＩ
族−ＶＩ族から成る化合物半導体も用いられるようにな
っている。
【０００５】
【発明が解決しようとする課題】ところが、このような
化合物半導体は単結晶半導体に比べて機械的特性が劣る
ため、絶縁材料の被着において低温によるプロセスを用
いる必要がある。特に、ＺｎＳｅなどのＩＩ族−ＶＩ族
から成る化合物半導体では加熱による耐久性が乏しく、
３００℃以下でのプロセスが必要となる。ＧａＡｓなど
のＩＩＩ族−Ｖ族から成る化合物半導体でも結晶保護等
の観点から５００℃以下でのプロセスが望ましい。
化合物半導体は単結晶半導体に比べて機械的特性が劣る
ため、絶縁材料の被着において低温によるプロセスを用
いる必要がある。特に、ＺｎＳｅなどのＩＩ族−ＶＩ族
から成る化合物半導体では加熱による耐久性が乏しく、
３００℃以下でのプロセスが必要となる。ＧａＡｓなど
のＩＩＩ族−Ｖ族から成る化合物半導体でも結晶保護等
の観点から５００℃以下でのプロセスが望ましい。
【０００６】このように、５００℃以下の低温プロセス
によって被着した絶縁材料ではそれ以上の高温プロセス
によって被着した絶縁材料と比べて半導体基体との密着
力が著しく低下することになり、剥がれ等による半導体
装置の製造上の重大な問題となっている。また、ＬＳＩ
から成る半導体装置の場合においては、近年高集積化や
多層化が図られるようになり、形成した回路へのダメー
ジをなるべく少なくするために低温による絶縁膜被着等
のプロセスが必要となっている。このため、単結晶Ｓｉ
を用いた場合であっても被着した絶縁材料の密着力低下
が起こり、製造歩留りの低下や熱伝導性の低下という問
題が生じている。
によって被着した絶縁材料ではそれ以上の高温プロセス
によって被着した絶縁材料と比べて半導体基体との密着
力が著しく低下することになり、剥がれ等による半導体
装置の製造上の重大な問題となっている。また、ＬＳＩ
から成る半導体装置の場合においては、近年高集積化や
多層化が図られるようになり、形成した回路へのダメー
ジをなるべく少なくするために低温による絶縁膜被着等
のプロセスが必要となっている。このため、単結晶Ｓｉ
を用いた場合であっても被着した絶縁材料の密着力低下
が起こり、製造歩留りの低下や熱伝導性の低下という問
題が生じている。
【０００７】
【課題を解決するための手段】本発明は、このような課
題を解決するために成された半導体装置の製造方法であ
る。すなわち、本発明は半導体基体の表面に絶縁材料を
被着する方法であり、先ず、半導体基体の表面に所定粗
さを構成する凹凸を形成し、次いで、その凹凸が形成さ
れた半導体基体の表面に絶縁材料を被着する。また、半
導体基体として化合物半導体を用いたり、所定厚さから
成る下層基体上に半導体基体を形成する場合において
は、凹凸による表面の粗さを、最大粗さにおいて１×１
０-8ｍ以上で半導体基体と下層基体との厚さの和未満に
する半導体装置の製造方法でもある。
題を解決するために成された半導体装置の製造方法であ
る。すなわち、本発明は半導体基体の表面に絶縁材料を
被着する方法であり、先ず、半導体基体の表面に所定粗
さを構成する凹凸を形成し、次いで、その凹凸が形成さ
れた半導体基体の表面に絶縁材料を被着する。また、半
導体基体として化合物半導体を用いたり、所定厚さから
成る下層基体上に半導体基体を形成する場合において
は、凹凸による表面の粗さを、最大粗さにおいて１×１
０-8ｍ以上で半導体基体と下層基体との厚さの和未満に
する半導体装置の製造方法でもある。
【０００８】
【作用】本発明は、半導体基体の表面に所定粗さを構成
する凹凸を形成した後、その凹凸が形成された半導体基
体の表面に絶縁材料を被着している。すなわち、絶縁材
料を被着する半導体基体の表面は、形成された凹凸によ
ってその表面積が増加することになり、これによって被
着する絶縁材料の密着力が増すようになる。特に、化合
物半導体から成る半導体基体の場合には低温によるプロ
セスが必要となるが、このような凹凸を形成することで
低温プロセスにおける絶縁材料の密着力低下を補うこと
ができるようになる。また、絶縁材料を被着する半導体
基体を下層基体上に形成する場合には、その凹凸による
半導体基体の表面の粗さを、最大粗さにおいて１×１０
-8ｍ以上で半導体基体と下層基体との厚さの和未満にす
ることにより、下層基体および製造する半導体装置に応
じた最適な密着力が得られる。
する凹凸を形成した後、その凹凸が形成された半導体基
体の表面に絶縁材料を被着している。すなわち、絶縁材
料を被着する半導体基体の表面は、形成された凹凸によ
ってその表面積が増加することになり、これによって被
着する絶縁材料の密着力が増すようになる。特に、化合
物半導体から成る半導体基体の場合には低温によるプロ
セスが必要となるが、このような凹凸を形成することで
低温プロセスにおける絶縁材料の密着力低下を補うこと
ができるようになる。また、絶縁材料を被着する半導体
基体を下層基体上に形成する場合には、その凹凸による
半導体基体の表面の粗さを、最大粗さにおいて１×１０
-8ｍ以上で半導体基体と下層基体との厚さの和未満にす
ることにより、下層基体および製造する半導体装置に応
じた最適な密着力が得られる。
【０００９】
【実施例】以下に、本発明の半導体装置の製造方法の実
施例を図に基づいて説明する。図１は、本発明の半導体
装置の製造方法を工程順に説明する概略断面図であり、
主に半導体基体１の表面に絶縁材料２を被着するプロセ
スに特徴がある。先ず、図１（ａ）に示す第１工程とし
て、絶縁材料２を被着するための半導体基体１を用意す
る。半導体基体１は、主として単結晶ＳｉやＧａＡｓ、
ＩｎＰ、ＩｎＧａＡｓＰ、ＡｌＧａＡｓ、ＧａＡｓＰ、
ＡｌＧａＡｓＰなどから成るＩＩＩ族−Ｖ族の化合物半
導体、またＺｎＳｅ、ＺｎＳ、ＺｎＳＳｅ、ＺｎＣｄ
Ｓ、ＺｎＭｇＳＳｅなどから成るＩＩ族−ＶＩ族の化合
物半導体である。
施例を図に基づいて説明する。図１は、本発明の半導体
装置の製造方法を工程順に説明する概略断面図であり、
主に半導体基体１の表面に絶縁材料２を被着するプロセ
スに特徴がある。先ず、図１（ａ）に示す第１工程とし
て、絶縁材料２を被着するための半導体基体１を用意す
る。半導体基体１は、主として単結晶ＳｉやＧａＡｓ、
ＩｎＰ、ＩｎＧａＡｓＰ、ＡｌＧａＡｓ、ＧａＡｓＰ、
ＡｌＧａＡｓＰなどから成るＩＩＩ族−Ｖ族の化合物半
導体、またＺｎＳｅ、ＺｎＳ、ＺｎＳＳｅ、ＺｎＣｄ
Ｓ、ＺｎＭｇＳＳｅなどから成るＩＩ族−ＶＩ族の化合
物半導体である。
【００１０】次に、図１（ｂ）に示す第２工程として、
上記の半導体基体１の表面に所定の凹凸１ａを形成し、
その表面積を増加させる。凹凸１ａを形成するには、Ｈ
ＣｌやＨＦ、Ｈ2 Ｏ2 等から成るエッチャントを用いて
形成したり、サンドブラスタやスパッタリング法等を用
いて形成したりする。
上記の半導体基体１の表面に所定の凹凸１ａを形成し、
その表面積を増加させる。凹凸１ａを形成するには、Ｈ
ＣｌやＨＦ、Ｈ2 Ｏ2 等から成るエッチャントを用いて
形成したり、サンドブラスタやスパッタリング法等を用
いて形成したりする。
【００１１】図２は半導体基体１（図１参照）の表面に
形成した凹凸１ａ（図１参照）の状態を示す図であり、
（ａ）はＺｎＭｇＳＳｅの場合、（ｂ）はＺｎＳｅの場
合である。例えば、図２（ａ）に示すＺｎＭｇＳＳｅの
場合には、表面の最大粗さが５９０ｎｍ程度であり、従
来の表面粗さ（最大粗さ１ｎｍ程度）に比べて２桁ほど
粗くなっている。また、図２（ｂ）に示すＺｎＳｅの場
合には、表面の最大粗さが１０６０ｎｍ程度であり、従
来の表面粗さに比べて３桁ほど粗くなっている。このよ
うに、半導体基体１の表面に凹凸１ａを設けてその粗さ
を増すことにより表面積を大幅に増加させることができ
る。
形成した凹凸１ａ（図１参照）の状態を示す図であり、
（ａ）はＺｎＭｇＳＳｅの場合、（ｂ）はＺｎＳｅの場
合である。例えば、図２（ａ）に示すＺｎＭｇＳＳｅの
場合には、表面の最大粗さが５９０ｎｍ程度であり、従
来の表面粗さ（最大粗さ１ｎｍ程度）に比べて２桁ほど
粗くなっている。また、図２（ｂ）に示すＺｎＳｅの場
合には、表面の最大粗さが１０６０ｎｍ程度であり、従
来の表面粗さに比べて３桁ほど粗くなっている。このよ
うに、半導体基体１の表面に凹凸１ａを設けてその粗さ
を増すことにより表面積を大幅に増加させることができ
る。
【００１２】次に、図１（ｃ）に示す第３工程として、
凹凸１ａを形成した半導体基体１の表面に絶縁材料２を
被着する。絶縁材料２は、ＳｉＯ2 やＳｉＮx 、Ａｌ2
Ｏ3 、ＴｉＯ2 、ＭｇＦ2 などから成り、ＣＶＤ法や電
子ビーム蒸着法、スパッタリング法等の種々の方法によ
り凹凸１ａ上に被着される。絶縁材料２を被着する半導
体基体１の表面は先に説明したような凹凸１ａによって
表面積が増加しているため、ここに被着する絶縁材料２
の密着力が向上することになる。
凹凸１ａを形成した半導体基体１の表面に絶縁材料２を
被着する。絶縁材料２は、ＳｉＯ2 やＳｉＮx 、Ａｌ2
Ｏ3 、ＴｉＯ2 、ＭｇＦ2 などから成り、ＣＶＤ法や電
子ビーム蒸着法、スパッタリング法等の種々の方法によ
り凹凸１ａ上に被着される。絶縁材料２を被着する半導
体基体１の表面は先に説明したような凹凸１ａによって
表面積が増加しているため、ここに被着する絶縁材料２
の密着力が向上することになる。
【００１３】特に、半導体基体１として化合物半導体を
用いた場合には、５００℃以下の低温の環境にて絶縁材
料２を被着することから、低温プロセスによる絶縁材料
２の密着力低下を凹凸１ａによる表面積増加によって補
うことができる。なお、絶縁材料２の密着力向上の観点
においては、従来の半導体基体の表面粗さである最大粗
さ１ｎｍより１桁粗い１０ｎｍ以上の粗さとなるよう凹
凸１ａを形成すれば実用上問題のない絶縁材料２の密着
力を備えることができる。
用いた場合には、５００℃以下の低温の環境にて絶縁材
料２を被着することから、低温プロセスによる絶縁材料
２の密着力低下を凹凸１ａによる表面積増加によって補
うことができる。なお、絶縁材料２の密着力向上の観点
においては、従来の半導体基体の表面粗さである最大粗
さ１ｎｍより１桁粗い１０ｎｍ以上の粗さとなるよう凹
凸１ａを形成すれば実用上問題のない絶縁材料２の密着
力を備えることができる。
【００１４】次に、図３〜図６に基づいて本発明の適応
例を説明する。図３は、本発明の製造方法の適応対象と
なる半導体レーザの構造図である。この半導体レーザ
は、主としてＩＩ族−ＶＩ族から成る化合物半導体を用
いた青色レーザを発光する半導体装置であり、活性層３
４をｐ型第１クラッド層１０とｎ型クラッド層３３とで
挟んだダブルヘテロ構造となっている。このｐ型第１ク
ラッド層１０が本発明における半導体基体１（図１参
照）に相当しており、その上に被着された絶縁層２０が
本発明における絶縁材料２（図１参照）に相当する。
例を説明する。図３は、本発明の製造方法の適応対象と
なる半導体レーザの構造図である。この半導体レーザ
は、主としてＩＩ族−ＶＩ族から成る化合物半導体を用
いた青色レーザを発光する半導体装置であり、活性層３
４をｐ型第１クラッド層１０とｎ型クラッド層３３とで
挟んだダブルヘテロ構造となっている。このｐ型第１ク
ラッド層１０が本発明における半導体基体１（図１参
照）に相当しており、その上に被着された絶縁層２０が
本発明における絶縁材料２（図１参照）に相当する。
【００１５】半導体基体１（図１参照）に相当するｐ型
第１クラッド層１０は、ｎ型基板３１、ｎ型バッファ層
３２、ｎ型クラッド層３３、活性層３４から成る下層基
体３上に形成されており、ｐ型第１クラッド層１０の表
面に形成された凹凸１ａを介して絶縁層２０が被着され
ている。半導体レーザは、この絶縁層２０によってｐ型
第２クラッド層５およびｐ型コンタクト層６によるスト
ライプが構成され、ｐ型コンタクト層６に接続される電
極４１およびｎ型基板３１に接続される電極４２から高
密度のキャリアを注入できるようになっている。
第１クラッド層１０は、ｎ型基板３１、ｎ型バッファ層
３２、ｎ型クラッド層３３、活性層３４から成る下層基
体３上に形成されており、ｐ型第１クラッド層１０の表
面に形成された凹凸１ａを介して絶縁層２０が被着され
ている。半導体レーザは、この絶縁層２０によってｐ型
第２クラッド層５およびｐ型コンタクト層６によるスト
ライプが構成され、ｐ型コンタクト層６に接続される電
極４１およびｎ型基板３１に接続される電極４２から高
密度のキャリアを注入できるようになっている。
【００１６】次に、このような半導体レーザの製造方法
を図４〜図５の概略断面図に基づいて工程順に説明す
る。先ず、図４（ａ）に示す第１工程として、最上部に
所定の活性層３４が形成された下層基体３を構成しその
活性層３４上に例えばＭＢＥ法（分子線エピタキシャル
成長法）によってＺｎＭｇＳＳｅから成るｐ型第１クラ
ッド層１０を形成する。
を図４〜図５の概略断面図に基づいて工程順に説明す
る。先ず、図４（ａ）に示す第１工程として、最上部に
所定の活性層３４が形成された下層基体３を構成しその
活性層３４上に例えばＭＢＥ法（分子線エピタキシャル
成長法）によってＺｎＭｇＳＳｅから成るｐ型第１クラ
ッド層１０を形成する。
【００１７】次いで、図４（ｂ）に示す第２工程とし
て、ＺｎＭｇＳＳｅから成るｐ型第１クラッド層１０の
上に例えばＭＢＥ法等を用いてＺｎＳｅまたはＺｎＳＳ
ｅから成るｐ型第２クラッド層５を形成し、さらにその
上にＭＢＥ法等を用いてｐ型コンタクト層６を形成す
る。そして、半導体レーザのストライプを構成するため
のマスクとしてｐ型コンタクト層６上の所定位置にレジ
スト７を被着する。
て、ＺｎＭｇＳＳｅから成るｐ型第１クラッド層１０の
上に例えばＭＢＥ法等を用いてＺｎＳｅまたはＺｎＳＳ
ｅから成るｐ型第２クラッド層５を形成し、さらにその
上にＭＢＥ法等を用いてｐ型コンタクト層６を形成す
る。そして、半導体レーザのストライプを構成するため
のマスクとしてｐ型コンタクト層６上の所定位置にレジ
スト７を被着する。
【００１８】次に、図５（ａ）に示す第３工程として、
例えばＨＣｌやＨＦ、Ｈ2 Ｏ2 から成るエッチャントを
用いて化学的なエッチングを施す。すなわち、ｐ型コン
タクト層６上に被着したレジスト７をマスクとしてエッ
チングを行い、レジスト７が被着する部分以外のｐ型コ
ンタクト層６、ｐ型第２クラッド層５、さらにｐ型第１
クラッド層１０の途中まで除去する。この際、ＺｎＭｇ
ＳＳｅから成るｐ型第１クラッド層１０の表面は化学的
なエッチングによって所定の凹凸１０ａが形成されるこ
とになる。例えば、ｐ型第１クラッド層１０の厚さが１
μｍ程度である場合、この凹凸１０ａによってｐ型第１
クラッド層１０の表面を最大粗さ５０ｎｍ〜１００ｎｍ
程度にする。
例えばＨＣｌやＨＦ、Ｈ2 Ｏ2 から成るエッチャントを
用いて化学的なエッチングを施す。すなわち、ｐ型コン
タクト層６上に被着したレジスト７をマスクとしてエッ
チングを行い、レジスト７が被着する部分以外のｐ型コ
ンタクト層６、ｐ型第２クラッド層５、さらにｐ型第１
クラッド層１０の途中まで除去する。この際、ＺｎＭｇ
ＳＳｅから成るｐ型第１クラッド層１０の表面は化学的
なエッチングによって所定の凹凸１０ａが形成されるこ
とになる。例えば、ｐ型第１クラッド層１０の厚さが１
μｍ程度である場合、この凹凸１０ａによってｐ型第１
クラッド層１０の表面を最大粗さ５０ｎｍ〜１００ｎｍ
程度にする。
【００１９】次いで、図５（ｂ）に示す第４工程とし
て、ＺｎＭｇＳＳｅから成るｐ型第１クラッド層１０の
表面に形成された凹凸１０ａ上に例えばＡｌ2 Ｏ3 から
成る絶縁層２０を電子ビーム蒸着法等により被着する。
絶縁層２０を被着する際のｐ型第１クラッド層１０の温
度は、ＺｎＭｇＳＳｅから成るｐ型第１クラッド層１０
の場合にはその破損を防止するため３００℃以下にして
おく。なお、このように３００℃以下の低温においてＡ
ｌ2 Ｏ3 から成る絶縁層２０を被着しても、ＺｎＭｇＳ
Ｓｅから成るｐ型第１クラッド層１０の表面に凹凸１０
ａが設けられているためその表面積が増加しており、高
い密着力を保つことができるようになる。
て、ＺｎＭｇＳＳｅから成るｐ型第１クラッド層１０の
表面に形成された凹凸１０ａ上に例えばＡｌ2 Ｏ3 から
成る絶縁層２０を電子ビーム蒸着法等により被着する。
絶縁層２０を被着する際のｐ型第１クラッド層１０の温
度は、ＺｎＭｇＳＳｅから成るｐ型第１クラッド層１０
の場合にはその破損を防止するため３００℃以下にして
おく。なお、このように３００℃以下の低温においてＡ
ｌ2 Ｏ3 から成る絶縁層２０を被着しても、ＺｎＭｇＳ
Ｓｅから成るｐ型第１クラッド層１０の表面に凹凸１０
ａが設けられているためその表面積が増加しており、高
い密着力を保つことができるようになる。
【００２０】その後、ｐ型コンタクト層６と接触するよ
う電極４１を形成し、下層基体３と接触するよう電極４
２を形成する。なお、電極４２は図４（ａ）に示す第１
工程の段階で既に被着しておいてもよい。これらの工程
によって、ＺｎＭｇＳＳｅから成るｐ型第１クラッド層
１０の表面にＡｌ2 Ｏ3 から成る絶縁層２０が密着した
半導体レーザが製造できる。
う電極４１を形成し、下層基体３と接触するよう電極４
２を形成する。なお、電極４２は図４（ａ）に示す第１
工程の段階で既に被着しておいてもよい。これらの工程
によって、ＺｎＭｇＳＳｅから成るｐ型第１クラッド層
１０の表面にＡｌ2 Ｏ3 から成る絶縁層２０が密着した
半導体レーザが製造できる。
【００２１】また、他の製造方法の例として図６の概略
断面図に示すように、凹凸１０ａによるｐ型第１クラッ
ド層１０の表面粗さを大きくしてさらにその表面積を増
加させるようにしてもよい。すなわち、化学的なエッチ
ングや機械的な形成によりｐ型第１クラッド層１０の表
面の凹凸１０ａを大きくし、例えばｐ型第１クラッド層
１０の厚さとほぼ等しい大きさにしたり、さらに下層基
体３まで入り込む大きさの凹凸１０ａ（図中破線参照）
を形成する。
断面図に示すように、凹凸１０ａによるｐ型第１クラッ
ド層１０の表面粗さを大きくしてさらにその表面積を増
加させるようにしてもよい。すなわち、化学的なエッチ
ングや機械的な形成によりｐ型第１クラッド層１０の表
面の凹凸１０ａを大きくし、例えばｐ型第１クラッド層
１０の厚さとほぼ等しい大きさにしたり、さらに下層基
体３まで入り込む大きさの凹凸１０ａ（図中破線参照）
を形成する。
【００２２】このように、凹凸１０ａを大きくして表面
粗さ増すことで絶縁層２０の密着力も増加するが、最大
粗さ１０ｎｍ以上でｐ型第１クラッド層１０と下層基体
３との厚さの和未満において凹凸１０ａを形成する。こ
れにより、製造する半導体レーザの特性に応じて最も絶
縁層２０の密着力が高まる凹凸１０ａの大きさを選択で
きるようになる。
粗さ増すことで絶縁層２０の密着力も増加するが、最大
粗さ１０ｎｍ以上でｐ型第１クラッド層１０と下層基体
３との厚さの和未満において凹凸１０ａを形成する。こ
れにより、製造する半導体レーザの特性に応じて最も絶
縁層２０の密着力が高まる凹凸１０ａの大きさを選択で
きるようになる。
【００２３】なお、本実施例においては主として半導体
レーザを例に半導体装置の製造方法を説明したが本発明
はこれに限定されない。すなわち、半導体レーザ以外に
も、トランジスタやメモリ等から成るＬＳＩや発光ダイ
オード、受光装置であるフォトダイオード、太陽電池で
あっても本発明の製造方法を適応することが可能であ
る。
レーザを例に半導体装置の製造方法を説明したが本発明
はこれに限定されない。すなわち、半導体レーザ以外に
も、トランジスタやメモリ等から成るＬＳＩや発光ダイ
オード、受光装置であるフォトダイオード、太陽電池で
あっても本発明の製造方法を適応することが可能であ
る。
【００２４】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば次のような効果がある。すなわ
ち、半導体基体の表面に絶縁材料を被着する場合におい
て、その表面に所定の凹凸を形成した後に絶縁材料を被
着しているため、半導体基体の表面の表面積が増加する
ことで絶縁材料の密着力が向上することになる。また、
絶縁材料の密着力が向上することによりその後の各種プ
ロセスを確実に行うことが可能となるとともに、絶縁材
料を介した熱伝導が向上することから半導体装置の信頼
性向上を果たすことが可能となる。特に、半導体基体が
化合物半導体から成る場合には、低温によるプロセスを
行っても絶縁材料の密着力を向上できることから半導体
装置の歩留りおよび品質を向上させることが可能とな
る。
置の製造方法によれば次のような効果がある。すなわ
ち、半導体基体の表面に絶縁材料を被着する場合におい
て、その表面に所定の凹凸を形成した後に絶縁材料を被
着しているため、半導体基体の表面の表面積が増加する
ことで絶縁材料の密着力が向上することになる。また、
絶縁材料の密着力が向上することによりその後の各種プ
ロセスを確実に行うことが可能となるとともに、絶縁材
料を介した熱伝導が向上することから半導体装置の信頼
性向上を果たすことが可能となる。特に、半導体基体が
化合物半導体から成る場合には、低温によるプロセスを
行っても絶縁材料の密着力を向上できることから半導体
装置の歩留りおよび品質を向上させることが可能とな
る。
【図１】本発明を説明する概略断面図で、（ａ）は第１
工程、（ｂ）は第２工程、（ｃ）は第３工程である。
工程、（ｂ）は第２工程、（ｃ）は第３工程である。
【図２】凹凸の状態を説明する図で、（ａ）はＺｎＭｇ
ＳＳｅの場合、（ｂ）はＺｎＳｅの場合である。
ＳＳｅの場合、（ｂ）はＺｎＳｅの場合である。
【図３】半導体レーザの構造図である。
【図４】本発明の適応例を説明する概略断面図（その
１）で、（ａ）は第１工程、（ｂ）は第２工程である。
１）で、（ａ）は第１工程、（ｂ）は第２工程である。
【図５】本発明の適応例を説明する概略断面図（その
２）で、（ａ）は第３工程、（ｂ）は第４工程である。
２）で、（ａ）は第３工程、（ｂ）は第４工程である。
【図６】他の例を説明する概略断面図である。
１ 半導体基体 ２ 絶縁材料 １ａ、１０ａ 凹凸 １０ ｐ型第１クラッド層 ２０ 絶縁層
Claims (3)
- 【請求項１】 半導体基体の表面に絶縁材料を被着する
半導体装置の製造方法であって、 先ず、前記半導体基体の表面に所定の粗さを構成する凹
凸を形成し、 次いで、前記凹凸が形成された半導体基体の表面に前記
絶縁材料を被着することを特徴とする半導体装置の製造
方法。 - 【請求項２】 前記半導体基体は化合物半導体から成る
ことを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項３】 所定の厚さから成る下層基体上に前記半
導体基体を形成する場合において、 前記凹凸による表面の粗さは、最大粗さにおいて１×１
０-8ｍ以上で前記半導体基体と前記下層基体との厚さの
和未満であることを特徴とする請求項１または請求項２
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7256894A JP3678769B2 (ja) | 1994-03-16 | 1994-03-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7256894A JP3678769B2 (ja) | 1994-03-16 | 1994-03-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07263814A true JPH07263814A (ja) | 1995-10-13 |
| JP3678769B2 JP3678769B2 (ja) | 2005-08-03 |
Family
ID=13493112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7256894A Expired - Fee Related JP3678769B2 (ja) | 1994-03-16 | 1994-03-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3678769B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002280601A (ja) * | 2000-06-08 | 2002-09-27 | Showa Denko Kk | 半導体発光素子 |
| JP2008016685A (ja) * | 2006-07-07 | 2008-01-24 | Sanyo Electric Co Ltd | 窒化ガリウム系化合物半導体レーザ素子 |
| JP2010182973A (ja) * | 2009-02-06 | 2010-08-19 | Sony Corp | 半導体素子 |
| JP6004063B1 (ja) * | 2015-09-09 | 2016-10-05 | 富士ゼロックス株式会社 | 面発光型半導体レーザ素子の製造方法 |
| JP2017228772A (ja) * | 2016-06-20 | 2017-12-28 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | 端面発光型半導体レーザおよび端面発光型半導体レーザの動作方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023222189A1 (en) * | 2022-05-16 | 2023-11-23 | Ams-Osram International Gmbh | Light-emitting device and method for manufacturing a light-emitting device |
-
1994
- 1994-03-16 JP JP7256894A patent/JP3678769B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002280601A (ja) * | 2000-06-08 | 2002-09-27 | Showa Denko Kk | 半導体発光素子 |
| JP2008016685A (ja) * | 2006-07-07 | 2008-01-24 | Sanyo Electric Co Ltd | 窒化ガリウム系化合物半導体レーザ素子 |
| JP2010182973A (ja) * | 2009-02-06 | 2010-08-19 | Sony Corp | 半導体素子 |
| JP6004063B1 (ja) * | 2015-09-09 | 2016-10-05 | 富士ゼロックス株式会社 | 面発光型半導体レーザ素子の製造方法 |
| JP2017054898A (ja) * | 2015-09-09 | 2017-03-16 | 富士ゼロックス株式会社 | 面発光型半導体レーザ素子の製造方法 |
| JP2017228772A (ja) * | 2016-06-20 | 2017-12-28 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ | 端面発光型半導体レーザおよび端面発光型半導体レーザの動作方法 |
| US10931084B2 (en) | 2016-06-20 | 2021-02-23 | Osram Oled Gmbh | Edge-emitting semiconductor laser and method for operating a semiconductor laser |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3678769B2 (ja) | 2005-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4005701B2 (ja) | 窒素化合物半導体膜の形成方法および窒素化合物半導体素子 | |
| US5851849A (en) | Process for passivating semiconductor laser structures with severe steps in surface topography | |
| US20060197096A1 (en) | Substrate with refractive index matching | |
| US20040110395A1 (en) | Method for fabricating semiconductor device | |
| KR20000057891A (ko) | 발광 소자 제조 장치 및 방법 | |
| JP7448994B2 (ja) | 垂直共振器型面発光レーザのための共振空洞および分布ブラッグ反射器鏡をエピタキシャル側方過成長領域のウイング上に製作する方法 | |
| JPH1140847A (ja) | 窒化ガリウム系半導体素子およびその製造方法 | |
| JPH1131864A (ja) | 低転位窒化ガリウムの結晶成長方法 | |
| JP2010016281A (ja) | 半導体レーザの製造方法 | |
| JPH07263814A (ja) | 半導体装置の製造方法 | |
| JP3896723B2 (ja) | 窒化物半導体レーザ素子およびその製造方法 | |
| JP3406376B2 (ja) | 化合物半導体装置の製造方法 | |
| JP2000261097A (ja) | レーザ・ダイオード及びレーザ・ダイオードを製作する方法 | |
| JPH10303459A (ja) | 窒化ガリウム系半導体発光素子およびその製造方法 | |
| US6440765B1 (en) | Method for fabricating an infrared-emitting light-emitting diode | |
| JP2001007443A (ja) | 半導体発光装置の製造方法 | |
| JP5071484B2 (ja) | 化合物半導体エピタキシャルウェーハおよびその製造方法 | |
| JPH118437A (ja) | 窒化物系化合物半導体およびその結晶成長方法および窒化ガリウム系発光素子 | |
| JPH11284224A (ja) | 半導体素子 | |
| JP2019071473A (ja) | 発光素子 | |
| JP2002246679A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP4996186B2 (ja) | 半導体装置および化合物半導体基板とその製造方法 | |
| JPS62262471A (ja) | 半導体装置の製造方法 | |
| JPH11330553A (ja) | 半導体素子およびその製造方法 | |
| JP2001015394A (ja) | 半導体デバイスの作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050408 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050511 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090520 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100520 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110520 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120520 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |