JPH07263765A

JPH07263765A - 絶縁ゲート型電界効果トランジスタとその作製方法，及び絶縁ゲート型電界効果トランジスタの集積回路装置

Info

Publication number: JPH07263765A
Application number: JP6079327A
Authority: JP
Inventors: Masahiro Aoyanagi; 昌宏青柳; Itaru Kurosawa; 格黒沢; Susumu Takada; 進高田; Satoshi Matsumoto; 智松本
Original assignee: Agency of Industrial Science and Technology
Current assignee: National Institute of Advanced Industrial Science and Technology AIST
Priority date: 1994-03-24
Filing date: 1994-03-24
Publication date: 1995-10-13
Anticipated expiration: 2015-01-17
Also published as: JP3000124B2

Abstract

(57)【要約】【目的】絶縁ゲート型電界効果トランジスタにおける
ゲート配線遅延を改善する。【構成】絶縁ゲート型電界効果トランジスタのゲート
14G とこれに対する配線層14L とを、極低温環境下で超
電導状態になるNbCN膜から構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、総括的にＭＯＳ型ない
しＭＩＳ型と呼ばれるような、絶縁ゲート型電界効果ト
ランジスタ（ＩＧＦＥＴ）とその作製方法、及び当該絶
縁ゲート型電界効果トランジスタを用いた集積回路の改
良に関する。

【０００２】

【従来の技術】半導体層の表面上に互いに離間して形成
されたドレイン領域、ソース領域と、これらドレイン−
ソース間のチャネル領域上にゲート絶縁膜を介して設け
られたゲートとを有するＭＯＳ型に代表されるように、
ゲートに印加する信号電圧に応じてチャネル領域中を選
択的に流れる電流量を電界制御する絶縁ゲート型電界効
果トランジスタ（以下、簡単のため、単に“素子”と呼
ぶこともある）は、種々構造的に改変されたものを含
め、半導体集積回路の分野では基本的な能動素子の一つ
となっている。

【０００３】しかるに、集積密度を高めるため、個々の
素子の寸法が極めて微細化してくる一方で、集積回路チ
ップ自体の面積が大面積化して来るに連れ、各素子のゲ
ートに対するいわゆるゲート配線遅延の問題が顕在化し
てきた。例えば、従来における代表的な素子では、ゲー
ト及びゲート配線に製造の容易性と取扱い易さ、また主
としてシリコン系の半導体基板との馴染みの良さ等の理
由から、多結晶シリコンが多用されてきた。

【０００４】しかし、多結晶シリコンの比抵抗は 500μ
Ωcm程ある。したがって、仮に各素子のゲート入力抵抗
の存在を考えないものとしても、多結晶シリコンの配線
長に比例して増加する抵抗分と浮遊容量との積である時
定数に従ったゲートへの信号伝搬遅延も、上述のように
各素子が極めて微細化し、その一方でチップ面積が増大
する傾向にある集積回路では大きな問題となる。

【０００５】BAKOGLU 等の論文(IEEE Tran.Electron De
vices,ED-32,No.5,1985,p.903-909)によると、こうした
配線遅延は、スケールファクタＳの自乗とチップサイズ
のスケールファクタScの自乗の積に比例して増大するこ
とが示されており、したがって将来に亙り、集積密度が
より一層向上し、他方でチップサイズが大幅に大型化す
ることが間違いなく考えられる以上、こうした配線遅延
は現今でも最早、由々しき問題として捕えなければなら
ない。

【０００６】そこで従来からも、こうした絶縁ゲート型
電界効果トランジスタのゲート及びゲート配線として、
多結晶シリコンに比べれば比抵抗が一桁低い金属シリサ
イドや、二桁低い高融点金属を用いようとする試みがあ
った。

【０００７】

【発明が解決しようとする課題】しかし、その程度では
未だ不十分である。周知のように、集積回路は原則とし
ては四倍則に従ってその密度を高めようとし、かつチッ
プサイズも大型化することが要求されている。実際、極
く近い将来でも、その集積密度、チップサイズは飛躍的
に大きくなることが予想される。

【０００８】ところが、これまでの所は、上述したよう
な材料の外、現実的に使用可能な材料として提案されて
いるものはない。これは例えば、ただ単に比抵抗が小さ
ければ良いというものでもなく、絶縁ゲート型電界効果
トランジスタのゲートとして用いても当該素子の製造工
程上、また電気的特性上、悪影響を及ぼさないか、逆に
悪影響を受けない材料でなければならないからである。

【０００９】本発明は、このような実情に鑑みてなされ
たもので、素子実働下で信号伝搬遅延を大幅に小さくし
得る材料、すなわち素子実働下で比抵抗の極めて小なる
材料であって、かつ素子製造プロセス上、また電気的特
性上、問題を生ぜず、自身も悪影響を受けない材料によ
りゲート及びゲート配線を作製した絶縁ゲート型電界効
果トランジスタを提供せんとするものである。

【００１０】さらに本発明は、上記目的を達成した結果
として、いわゆる極低温環境下で動作するジョセフソン
集積回路と混在することができ、また特に、当該ジョセ
フソン集積回路と極低温環境外にある外部回路（半導体
層集積回路等）との間のインタフェイスとしても機能し
得る集積回路装置をも提供せんとする。

【００１１】

【課題を解決するための手段】本発明は上記目的を達成
するため、絶縁ゲート型電界効果トランジスタのゲート
及びゲート配線として、これまでのように常温下での比
抵抗にのみ鑑みていた常識から脱却した。すなわち、絶
縁ゲート型電界効果トランジスタ自体を極低温環境下で
動作させることを前提とし、当該極低温環境下では実質
的に超電導状態に転移することで抵抗が極めて低下し、
実質的に零となり得る材料として、炭化窒化ニオブ膜ま
たは窒化ニオブ膜をゲート及びゲート配線の構成材料と
して用いることを提案する。これら材料は、絶縁ゲート
型電界効果トランジスタを作製する時に要する熱処理に
おいて印加される高熱に強く、かつ、他の層に対して悪
影響を及ぼす恐れも実質的になく、ひいては完成される
絶縁ゲート型電界効果トランジスタのゲート配線遅延を
改善する以外、その他の種々電気的特性に関してはそれ
らを阻害しない材料である。

【００１２】また、本発明は、上述の基本的な考えに即
した絶縁ゲート型電界効果トランジスタの作製方法とし
て、ｐ型シリコン基板11上にシリコン酸化膜12を形成す
る工程と；シリコン酸化膜12上に炭化窒化ニオブ膜14ま
たは窒化ニオブ膜14を形成する工程と；シリコン酸化膜
12及び炭化窒化ニオブ膜14または窒化ニオブ膜14にドレ
イン領域及びソース領域規定用の開口を形成した後、ｎ
型不純物を導入し、ドレイン領域16D 及びソース領域16
S を形成する工程と；形成されたドレイン領域16D 及び
ソース領域16S を所定の時間に亙りアニールする工程
と；炭化窒化ニオブ膜14または窒化ニオブ膜14を所定の
パタンに従ってエッチングし、炭化窒化ニオブ膜14また
は窒化ニオブ膜14の一部であってドレイン領域16Dとソ
ース領域16S 間に位置する部分とこの部分に連続する所
定パタン部分とを、それぞれゲート14G 及びゲートに連
続するゲート連続部14G'として残し、かつ、これにより
残されたゲート14G と半導体基板11との間に位置する酸
化膜部分12をゲート絶縁膜12G とする工程と；シリコン
酸化膜12、ドレイン領域16D 、ソース領域16S 、ゲート
12G 及びゲート連続部14G'の各表面上に一連に層間絶縁
膜18を形成する工程と；層間絶縁膜18に、ドレイン領域
16D とソース領域16S 、及びゲート連続部14G'のそれぞ
れに対するコンタクト形成用開口16H,16H,14GHを開ける
工程と；層間絶縁膜18の表面及び各コンタクト形成用開
口16H,16H,14GH中に一連に配線形成用炭化窒化ニオブ膜
20または窒化ニオブ膜20を形成する工程と；配線形成用
炭化窒化ニオブ膜20または窒化ニオブ膜20を所定のパタ
ンにエッチングし、それぞれドレイン領域16D とソース
領域16S に対する配線層16L,16L、及びゲート14G に対す
る配線層14L を形成する工程と；を含んで成る絶縁ゲー
ト型電界効果トランジスタの作製方法を提案する。上記
において用いた符号は、後述の本発明実施例中にて用い
る符号と同じである。

【００１３】また、上述の作製方法において、それぞれ
本発明の特定の態様として、ｐ型シリコン基板11はシリ
コン基板にボロンをドーピングして構成されており、ｎ
型不純物の導入は燐のイオン注入であることを特徴とす
る方法、上記のアニールが純窒素中で 800℃から 900℃
までの温度範囲で行なわれることを特徴とする方法、ゲ
ート及びゲート連続部を形成するための超電導材料膜20
が炭化窒化ニオブ膜20である場合、当該炭化窒化ニオブ
膜20はニオブをターゲットとし、アルゴン、窒素、メタ
ンの混合ガス中での反応性高周波スパッタ法により形成
されることを特徴とする方法、そうではなく、ゲート及
びゲート連続部を形成するための超電導材料膜20が窒化
ニオブ膜20である場合には、当該窒化ニオブ膜20はニオ
ブをターゲットとし、アルゴン及び窒素の混合ガス中で
の反応性高周波スパッタ法により形成されることを特徴
とする方法も提案する。

【００１４】本発明はさらに、本発明により得られる絶
縁ゲート型電界効果トランジスタが極低温環境下での動
作を前提としていることを積極的に利用し、上記に基づ
いて得られる絶縁ゲート型電界効果トランジスタを複数
個集積して成る集積回路装置として、半導体層11は集積
回路装置の装置基板26自体であるか、装置基板26上に形
成された半導体層であり、上記のゲート14G 及びゲート
配線層14L が超電導状態に転移する超電導転移温度以下
の極低温環境下で実働に供される集積回路装置も提案す
る。

【００１５】この場合、本発明ではまた、上記の集積回
路装置基板上には極低温環境下で動作する複数個のジョ
セフソン素子を用いたジョセフソン集積回路が搭載され
ており、これら複数個のジョセフソン素子の少なくとも
幾つかは、複数個の絶縁ゲート型電界効果トランジスタ
の少なくとも幾つかと電気的に結合していることを特徴
とする集積回路装置も提案し、さらに望ましくは、複数
の絶縁ゲート型電界効果トランジスタの少なくとも幾つ
かは、ジョセフソン集積回路と極低温環境の外にある外
部回路（半導体集積回路等）との間の信号レベル変換用
インタフェイスとして用いられることを特徴とする集積
回路装置も提案する。

【００１６】

【実施例】図１には、本発明に従って得られる絶縁ゲー
ト型電界効果トランジスタ10の一実施例構造と、同様に
本発明によって提案される集積回路装置の望ましい実施
例における配置構成が示されている。しかし、便宜のた
め、図２以降に示す本発明に従った望ましい作製工程例
の方から説明を始める。

【００１７】図２(A) 以降の各図において左側にはその
工程までの断面図が、右側には平面図が示されている
が、まず図２(A) に示されているように、素子を作り込
む半導体層11として、この望ましい実施例では面方位
（１００）、ｐ型不純物として好適にはボロンをドープ
した比抵抗 3〜 5Ωcmのｐ型シリコン基板11を用意し、
これを純酸素中、1100℃で45分間、高温処理し、さらに
純窒素中、1100℃で30分間高温処理して当該基板11の表
裏両面上にそれぞれ 100〜 120nm厚のシリコン酸化膜
（SiO₂膜）12，13を形成した後、表面側のシリコン酸化
膜12上に、ニオブ(Nb)をターゲットとするアルゴン(A
r)、窒素(N₂)、メタン（CH₄)の混合ガス中での反応性高
周波スパッタ法により、最終的にはゲートを構成するた
めの出発部材として、炭化窒化ニオブ(NbCN)膜14を 200
nm程度の厚さに堆積する。

【００１８】次に、図２(B) に示されているように、レ
ジスト膜15を形成し、公知既存のリソグラフィ技術によ
り、これにドレイン領域及びソース領域となるべき領域
の面積と位置を規定するための開口を開け、当該パタン
化レジスト膜15をエッチングマスクとして弗化炭素(C
F₄）ガスプラズマによるドライエッチングを施し、NbCN
膜14に対応する開口を開け、さらにその下のシリコン酸
化膜12も弗酸によりエッチングするか、高い微細加工性
が要求される場合にはこのときにも望ましくはドライエ
ッチングを用い、当該シリコン酸化膜12にも対応する開
口を開ける。その結果、当該各開口には基板11の表面が
露呈する。なお、これら一対の開口の間の寸法領域は、
実質的にゲートを構成するべき領域として同時に規定さ
れる。

【００１９】その後、レジスト膜15を残したまま、これ
をイオン注入時の遮蔽マスクとして利用しながら、図２
(C) に示されているように、開口に露呈した基板11の表
面に対し、ｎ型不純物として好適には燐(P) を加速電圧
50KeV、ドーズ量 5×10¹⁵cm^-2にてイオン注入し、最終的
に一方がドレイン領域、他方がソース領域となるべき一
対のｎ型領域16，16を形成する。

【００２０】次に、レジスト膜15をアセトン中で超音波
洗浄により除去してから、ｎ型領域16，16を物性的に良
好な特性のｎ型領域とするため、純窒素中にて、NbCN膜
14が耐え得る温度でできるだけ高い温度、ただし他の領
域に悪影響を及ぼさず、また無闇に高い温度とする無駄
を考え、好適には 800℃から 900℃で適当な時間、例え
ば20分から30分程度、アニールする。このアニールない
し熱処理は、最終的に作製される絶縁ゲート型電界効果
トランジスタの電気的特性を良好にするためにも必須の
工程である。

【００２１】このアニール処理の後には、図２(D) に示
されているように、一対のｎ型領域16，16の間に位置す
るNbCN膜14をゲート14G として残し、また、当該ゲート
14Gに連続するゲート連続部14G'を残す外は、他のNbCN
膜部分を除去するために、対応するパタンにパターニン
グされたレジスト膜17を公知既存のリソグラフィ技術に
より形成し、弗化炭素ガスプラズマによるドライエッチ
ングを施す。これにより残されたNbCN膜製のゲート14G
と半導体基板11との間に挟まれるシリコン酸化膜12は、
いわゆるゲート絶縁膜12G となる。つまり、この工程ま
でにて、実質的にドレイン、ソースの各領域に対してゲ
ートが自己整合的に形成されることになり、絶縁ゲート
型電界効果トランジスタとしての骨子構造が完成する。

【００２２】図３は、これ以降、ドレイン、ソース、ゲ
ートの各領域に対する配線層の形成終了に至るまでの工
程群を示している。すなわちまず、図２(D) に示されて
いた上記のレジスト膜17をアセトン中での超音波洗浄に
より除去した後、一連に層間絶縁膜18となるべきシリコ
ン酸化膜（SiO₂膜）18を例えば高周波マグネトロンスパ
ッタ法により 200nm程度の厚さに形成する。形成した層
間絶縁膜18の上に、一対のｎ型領域16，16とゲート連続
部14G'のそれぞれに対するコンタクトを形成するための
開口を持つようにパターニングされたパタン化レジスト
膜19を公知既存のリソグラフィ技術で形成し、当該パタ
ン化レジスト膜19をエッチングマスクとして層間絶縁膜
18を弗酸によりエッチングするか、ドライエッチングす
る。その結果、図３(A) に示されているように、一対の
ｎ型領域16，16の表面をそれぞれ露呈するコンタクト形
成用開口16H,16H とゲート連続部14G'を露呈するゲート
コンタクト形成用開口14GHが形成される。

【００２３】その後、レジスト膜19をアセトン中での超
音波洗浄により除去し、望ましくはArスパッタクリーニ
ングを行なってから、図３(B) に示されるように、最終
的にドレイン領域、ソース領域、ゲート領域に対し電気
的に接続し、それぞれ所定の配線パタンを持つ配線層を
形成するための出発材料として、望ましくはゲート形成
のために用いたと同じ材料、すなわちこの実施例の場合
はNbCN膜20を反応性高周波スパッタ法により適当な厚
さ、例えば 500nm程度に堆積させ（当然、各コンタクト
形成用の開口16H,16H,14GH中にもこの材料は侵入して堆
積し、各ｎ型領域16，16及びゲート連続部14G'の各表面
に電気的に接触する）、さらにその上に、最終的に得る
べき配線パターンに応じてパターニングされたパタン化
レジスト膜21を公知既存の適当なリソグラフィ技術によ
り形成する。

【００２４】形成したパタン化レジスト膜21をエッチン
グマスクとしてエッチング（望ましくは寸法精度の良い
ドライエッチング）すると、図３(C) に示されるよう
に、それぞれ最終的に得るべきパタンのｎ型領域用（ド
レイン、ソース領域用）配線層16L,16L とゲート配線層
14L とが得られる。

【００２５】その後、レジスト膜21を除去し、図示しな
いが表面側をレジスト層で覆ってから基板裏面側のシリ
コン酸化膜13を弗酸によって除去し、望ましくはArスパ
ッタクリーニングを行なった後、反応性高周波スパッタ
法により、例えばこれもNbCN膜から成る裏面電極22を適
当なる厚さ、例えば 200nm程度に形成すると、図１にそ
の断面形状が示されている本発明一実施例としての絶縁
ゲート型電界効果トランジスタ10を得ることができる。

【００２６】図１(A) に示された絶縁ゲート型電界効果
トランジスタ10において、一対のｎ型領域16，16の中の
どちらか一方、例えば図中で左側のｎ型領域16をソース
領域16S とするならば、他方のｎ型領域16はドレイン領
域16D として用いることができ、また、半導体基板11の
表面にあってそれら両領域16S,16D に挟まれる表面領域
はいわゆるチャネル領域16C となる。そして、当該チャ
ネル領域16C の上にはゲート絶縁膜12を介し、ソース、
ドレインの各領域16S,16D に対し自己整合の関係でゲー
ト14G が臨むことになる。

【００２７】しかるに、本素子10は、当該ゲート14G と
その配線14L(図１中では見えないので、図３(C) を参
照）とが共に超電導材料、特に上述の作製工程例に従っ
て作製された素子ではNbCN膜により構成されている。そ
のため、図１(A) に併示のように、本素子10の全体を当
該超電導材料が超電導状態に転移する温度以下に冷却し
得る冷媒24（一般には液体ヘリウム）の充填された冷却
槽23内に浸漬させて動作させることで、ゲート14G 及び
その配線層14L の抵抗は実質的に零と看做せるようにな
る。

【００２８】これは大変な効果で、将来的に各素子の寸
法が微細化する一方、これら素子を多数個集積した集積
回路のチップサイズが大幅に大きくなって行くことによ
り、ゲート配線長が各素子当たりにも相当伸びたにして
も、その影響は実質的に無視でき、ゲートへの信号伝搬
遅れは大幅に改善される。これはまた、各素子当たりを
単段のゲートと考えると、ゲート処理時間（いわゆるゲ
ート遅延）が大幅に短縮されることを意味し、結局、集
積回路全体としての処理速度を大幅に高速化し得る。

【００２９】なお、上述の実施例の場合には、ドレイ
ン、ソースの各領域に対する配線16L,16L も同じくNbCN
膜20により構成されているので、これら線路に信号が重
畳するような回路では、同様にその信号伝搬の高速化を
図ることができる。

【００３０】ただ、上述の作製工程中、図２(B),(C) に
関して説明したように、ゲート14Gとその配線層14L と
を構成するためのNbCN膜14を形成した後に、最終的に構
築される絶縁ゲート型電界効果トランジスタとしての電
気的特性を良好にするため、ｎ型領域16，16を高温にて
アニールする処理が付加されるので、これによりNbCN膜
14がダメージを受け、その超電導特性が損なわれること
がないか否かは検証の必要があった。そこで、本発明者
は、 100nm厚のシリコン酸化膜12上に既述の方法で堆積
された 100nm厚のNbCN膜14の超電導転移温度Tcに関し、
その後の 800℃でのｎ型領域アニールによる影響を調べ
て見たが、その結果は図４に示されるように、アニール
時間10分から40分に亘る範囲でもそれ程の変化がなく、
当該NbCN膜14の超電導転移温度Tcはほぼ15K 強で十分満
足に安定していた。

【００３１】さらに、絶縁ゲート型電界効果トランジス
タとしての電気的特性にも鑑み実験を行なった所、ゲー
ト長 5μm 、ゲート幅10μm に作製した図１の絶縁ゲー
ト型電界効果トランジスタ10を冷却槽23内で液体ヘリウ
ム24により4.2Kにまで冷却しながら動作させた結果、ゲ
ートバイアス（ゲート電圧）Vgが 0〜5Vの範囲で、ドレ
イン−ソース間電圧Vds 対ドレイン電流Id特性は図５に
示されるようなエンハンスメント特性になった。図中に
見られる“キンク”は、基板11中のキャリアが“凍結”
した結果と認められるが、いずれにしても本図から明ら
かなように、上述の工程により作製された絶縁ゲート型
電界効果トランジスタ10は、十分満足に動作することが
証明された。なお、極低温環境下での動作であるため、
本質的に信号対雑音比（Ｓ／Ｎ比）には格段に優れてい
る。

【００３２】また、上述の作製工程例において、他のパ
ラメータや各工程における適用手法は同様としながら
も、図２(A) に示される工程において超電導膜14を形成
する時の混合ガス組成からメタンを除くと、NbCN膜14に
代えて窒化ニオブ（NbN)膜14が堆積する。図３(B) に示
される工程においてNbCN膜20を構成するのに代えて NbN
膜20を形成する時も同様である。

【００３３】しかるに、このようにゲート構成用出発材
料として NbN膜20を用いても、それはその後のｎ型領域
16，16の高温でのアニール処理に耐え、かつ、図４，５
に示されたと同様の実験により、何等不都合なく、NbCN
膜20に代え得ることも分かった。ただ、当該 NbN膜20を
堆積させる時には、基板温度を数百℃に上げないと、Nb
CN膜20と同様の超電導転移温度約15K は得られなかっ
た。したがって、その意味からすれば、上述した作製工
程例に認められるように、NbCN膜20を用いた方が望まし
いとは言える。

【００３４】逆に、他の超電導材料、例えばニオブ等で
は、その後のｎ型領域16，16の高温アニールに際し、上
述したような温度にまでは上げられず、その意味から実
用的な素子を提供する上で使用可能と判断することはで
きなかった。

【００３５】図１(B) には、図１(A) に示された本発明
の実施例素子10を含む集積回路装置の一例が示されてい
る。すなわち、半導体基板11として示してある本素子10
の構築基層である半導体層11自体であるか、または当該
半導体層11を載せる別途な基板であっても良い集積回路
装置基板26の上に、本素子10を複数個用いて所望の回路
を実現した集積回路25が形成されており、これが冷却槽
23内の冷媒24に浸されて極低温環境化で動作するように
なっていると共に、装置基板26上には、同じく極低温環
境下で動作する複数個のジョセフソン素子を用いたジョ
セフソン集積回路30が搭載されている。

【００３６】したがって、複数個のジョセフソン素子の
少なくとも幾つかが複数個の本素子10の少なくとも幾つ
かと電気的に結合する関係で混成集積回路を構成すれ
ば、それぞれの特長を生かした新機能を有する集積回路
を得ることができる。逆に言うなら、本発明によるとこ
のような混成集積回路が実現性を増す。何故なら、ジョ
セフソン集積回路30中の各ジョセフソン素子や配線を構
成する超電導材料と、本素子10においてゲート及びゲー
ト配線や、望ましくはドレイン、ソース配線をも構成す
る超電導材料とを同じ材料とすれば、同一基板上にて多
くの素工程を共通にしながらこれら両集積回路25，30を
構築できるからである。

【００３７】また、ジョセフソン集積回路30は、一般に
極低温環境外にある半導体集積回路31との間で信号のや
り取りをせねばならないが、そのインタフェイスに苦労
することもままある。しかるに、このような場合にも、
本発明の素子10を用いる集積回路25では、それに用いら
れている複数の絶縁ゲート型電界効果トランジスタ10の
少なくとも幾つかを、ジョセフソン集積回路30と極低温
環境の外にある外部回路（一般には半導体集積回路）31
との間の信号レベル変換用超高速インタフェイスとして
用いることができる。

【００３８】以上、本発明の各実施例につき詳記した
が、図１(A) に示されるような装置としての本発明素子
10は、ゲート及びゲート配線を超電導転移温度以下の極
低温環境下で超電導状態に転移する材料から構成すると
いう以外については、この種の絶縁ゲート型電界効果ト
ランジスタとして従来提案されている種々の改変構造を
採用することができる。

【００３９】

【発明の効果】本発明によると、絶縁ゲート型電界効果
トランジスタのゲートに関する配線遅延を大幅に改善で
き、微細化や集積回路の大面積化の障害を除去ないし大
幅に緩和することができる。

【００４０】また本発明は、見方を変えれば、絶縁ゲー
ト型電界効果トランジスタを用いた集積回路の動作を高
速化することができる。

【００４１】さらに、本発明の作製方法によれば、現実
的、実用的なレベルで、ゲートに関する配線遅延が極小
な絶縁ゲート型電界効果トランジスタを提供できる。

【００４２】加えて、本発明の集積回路装置では、要す
ればジョセフソン集積回路との混在を許す混成集積回路
装置や、極低温環境外に置かれた半導体集積回路等の外
部回路とジョセフソン集積回路との間の超高速インタフ
ェイスをも容易に構築することができる。

【図面の簡単な説明】

【図１】本発明に従って作製された絶縁ゲート型電界効
果トランジスタの断面構造と当該トランジスタを用いて
構成される集積回路とに関する説明図である。

【図２】本発明に従い絶縁ゲート型電界効果トランジス
タを作製する時の途中工程までの説明図である。

【図３】上記途中工程以降、配線層を完成するまでの工
程の説明図である。

【図４】本発明に用いるNbCN膜の超電導転移温度がドレ
イン、ソース各領域形成のためのアニール処理により悪
影響を受けないことを示す説明図である。

【図５】本発明に従って作製された絶縁ゲート型電界効
果トランジスタが実際に満足に機能することを証明する
ための特性図である。

【符号の説明】

10 本発明絶縁ゲート型電界効果トランジスタ， 11 半導体層ないし半導体基板， 12 シリコン酸化膜， 12G ゲート絶縁膜， 14 NbCN膜， 14G ゲート， 14L ゲート配線層， 16 ｎ型領域， 16D ドレイン領域， 16S ソース領域， 16L 配線層， 18 層間絶縁膜， 20 NbCN膜， 23 冷却槽， 24 冷媒（液体ヘリウム）， 25 絶縁ゲート型電界効果トランジスタ集積回路， 26 集積回路装置基板， 30 ジョセフソン集積回路， 31 半導体集積回路．

───────────────────────────────────────────────────── フロントページの続き (72)発明者松本智茨城県つくば市梅園１丁目１番４工業技術院電子技術総合研究所内

Claims

【特許請求の範囲】

【請求項１】半導体層表面に互いに離間して形成され
たドレイン領域、ソース領域と、該ドレイン、ソース領
域間のチャネル領域上にゲート絶縁膜を介して設けられ
たゲートとを有する絶縁ゲート型電界効果トランジスタ
であって；上記ゲート及び該ゲートに対する配線が炭化
窒化ニオブ膜により構成されていること；を特徴とする
絶縁ゲート型電界効果トランジスタ。
【請求項２】請求項１記載のトランジスタであって；
上記ドレイン領域及びソース領域に対する配線も炭化窒
化ニオブ膜により構成されていること；を特徴とするト
ランジスタ。
【請求項３】請求項１または２記載のトランジスタで
あって；上記炭化窒化ニオブ膜に代えて、窒化ニオブ膜
が用いられていること；を特徴とするトランジスタ。
【請求項４】請求項１，２または３記載のトランジス
タであって；上記半導体層はｐ型シリコン基板であり；
上記ドレイン領域及びソース領域は該半導体基板にｎ型
不純物を導入して形成された領域であること；を特徴と
するトランジスタ。
【請求項５】請求項４に記載のトランジスタであっ
て；上記ｐ型シリコン基板は、シリコン基板にボロンを
ドーピングして構成されており；上記ドレイン領域及び
ソース領域は、該シリコン基板表面に燐をイオン注入し
て構成されていること；を特徴とするトランジスタ。
【請求項６】半導体層の表面上に互いに離間して形成
されたドレイン領域、ソース領域と、これらドレイン−
ソース間のチャネル領域上にゲート絶縁膜を介して設け
られたゲートとを有する絶縁ゲート型電界効果トランジ
スタの作製方法であって；ｐ型シリコン基板上にシリコ
ン酸化膜を形成する工程と；該シリコン酸化膜上に炭化
窒化ニオブ膜を形成する工程と；該シリコン酸化膜及び
該炭化窒化ニオブ膜に上記ドレイン領域及びソース領域
規定用の開口を形成した後、ｎ型不純物を導入し、該ド
レイン領域及びソース領域を形成する工程と；該形成さ
れたドレイン領域及びソース領域を所定の時間に亙りア
ニールする工程と；上記炭化窒化ニオブ膜を所定のパタ
ンに従ってエッチングし、該炭化窒化ニオブ膜の一部で
あって該ドレイン領域と該ソース領域間に位置する部分
と該部分に連続する所定パタン部分とを、それぞれゲー
ト及び該ゲートに連続するゲート連続部として残し、か
つ、これにより該残されたゲートと上記半導体基板との
間に位置する上記酸化膜部分をゲート絶縁膜とする工程
と；上記シリコン酸化膜、上記ドレイン領域、ソース領
域、上記ゲート及びゲート連続部の各表面上に一連に層
間絶縁膜を形成する工程と；該層間絶縁膜に、上記ドレ
イン領域とソース領域、及び上記ゲート連続部のそれぞ
れに対するコンタクト形成用開口を開ける工程と；該層
間絶縁膜の表面及び上記各コンタクト形成用開口中に一
連に配線形成用炭化窒化ニオブ膜を形成する工程と；該
配線形成用炭化窒化ニオブ膜を所定のパタンにエッチン
グし、それぞれ上記ドレイン領域に対する配線層、ソー
ス領域に対する配線層、及びゲートに対する配線層を形
成する工程と；を含んで成る絶縁ゲート型電界効果トラ
ンジスタの作製方法。
【請求項７】請求項６記載の方法であって；上記ｐ型
シリコン基板は、シリコン基板にボロンをドーピングし
て構成されており；上記ｎ型不純物の導入は燐のイオン
注入であること；を特徴とする方法。
【請求項８】請求項７記載の方法であって；上記アニ
ールは、純窒素中で 800℃から 900℃までの温度範囲で
行なわれること；を特徴とする方法。
【請求項９】請求項８記載の方法であって；上記ゲー
ト及びゲート連続部を形成するための上記炭化窒化ニオ
ブ膜は、ニオブをターゲットとし、アルゴン、窒素、メ
タンの混合ガス中での反応性高周波スパッタ法により形
成されること；を特徴とする方法。
【請求項１０】請求項６，７または８記載の方法であ
って；上記炭化窒化ニオブ膜に代えて窒化ニオブ膜が用
いられること；を特徴とする方法。
【請求項１１】請求項１０記載の方法であって；上記
ゲート及びゲート連続部を形成するための上記炭化窒化
ニオブ膜は、ニオブをターゲットとし、アルゴンと窒素
の混合ガス中での反応性高周波スパッタ法により形成さ
れること；を特徴とする方法。
【請求項１２】請求項１，２，３，４または５記載の
絶縁ゲート型電界効果トランジスタを複数個集積して成
る集積回路装置であって；上記半導体層は、該集積回路
装置の装置基板自体であるか、該装置基板上に形成され
た半導体層であり；該集積回路装置は、上記ゲート及び
該ゲートに対する配線層が超電導状態に転移する超電導
転移温度以下の極低温環境下で実働に供されること；を
特徴とする絶縁ゲート型電界効果トランジスタの集積回
路装置。
【請求項１３】請求項１２記載の装置であって；上記
装置基板上には上記極低温環境下で動作する複数個のジ
ョセフソン素子を用いたジョセフソン集積回路が搭載さ
れており；上記複数個のジョセフソン素子の少なくとも
幾つかは、上記複数個の絶縁ゲート型電界効果トランジ
スタの少なくとも幾つかと電気的に結合していること；
を特徴とする装置。
【請求項１４】請求項１３記載の装置であって；上記
複数の絶縁ゲート型電界効果トランジスタの少なくとも
幾つかは、該ジョセフソン集積回路と上記極低温環境の
外にある外部回路との間の信号レベル変換用インタフェ
イスとして用いられていること；を特徴とする装置。