JPH03139919A - ジョセフソン集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し概要］ 安定したバイアス電流を供給する手段を備えたジョセフ
ソンゲートを有するジョセフソン集積回路装置に関し、 収扱いに容易な大きさの出力電圧を存するジョセフソン
ａ積回路装置を提供することを目的とし、超伝導材料を
用いて形成され、そのエネルギーギャップの値で定まる
第１の出力電圧を発生するジョセフソンゲートと金属薄
膜で形成されたサプライ抵抗の組み合わせを含む第１の
回路と、前記第１の出力電圧より大きな第２の出力電圧
を発生する高電圧ジョセフソンゲートと半導体トランジ
スタの組み合わせを含む第２の回路とを含むように構成
する。

［産業上の利用分野Ｊ 本発明はジョセフソン接合素子を集積したジョセフソン
集積回路装置に関し、特に、安定したバイアス電流を供
給する手段を備えたジョセフソンゲートを有するジョセ
フソン集積回路装置に関する。

超伝導材料を用いたジョセフソンゲートは高速動作が可
能であり、現在の半導体集積回路装置を用いた電子計ｘ
ｔｊ＆よりも格段に高速の演算を行える電子計１掘を実
現できる可能性を有している。

しかしながら、一般にジョセフソンゲ−１・の出力は数
ｒｎＶのオーダであり、ジョセフソン集積回路装置は、
未だ開発段階である。

［従来の技術Ｊ 第７図（Ａ）〜（Ｄ＞に従来の技術によるジョセフソン
ゲート回路を示す、第７図（Ａ＞が回路図の１例である
。ジョセフソンゲート５１ａ、５１ｂ、５１ｃの各々は
サプライ抵抗５２ａ、５２ｂ、５２ｃと直列に接続され
、電源ライン５３と接地電位との間に接続されている。

電源ライン５３は直流成分のオフセットを有する交流な
源５４に接続される。また、電源電圧の安定化のため交
流電源５４と並列にジョセフソン接合の直列接続からな
るレギュレータ５５が接続されている；このようなジョ
セフソンゲート回路は、たとえばＩ［ＥＥ　ＴＲＡＮＳ
、　ＲＡＧ、　ｖｏｌ、ＨＡＧ１５、Ｎｏ１．１９７９
．　ｐ５５４に開示されている。ジョセフソンゲート５
１ａ−５１ｂ、５ｉｃは第７図（Ｂ）、（Ｃ）、（Ｄ）
に示すようなジョセフソン接合を用いた構成で実現され
る。

第７図（Ｂ）は、ジョセフソン接合６１と抵抗６２との
並列接続で形成されるジョセフソンゲ−１・を示す、ジ
ョセフソン接合はスイッチしていない状態では抵抗０の
超伝導状態であり、ゲート両端の電圧は０である。この
スイッチしていない状態でＡｃｔ源から臨界電流以下の
バイアス電流を４えておく、何等かの方法で入力信号が
与えられ、ジョセフソン接合に臨界電流以上の電流が流
れるとジョセフソンゲートはスイッチし、その両端に超
伝導材料のエネルギーギャップの値で定まる出力電圧を
発生する。超伝導材料がＮｂである場合、この出力電圧
は約３ｍＶであり、ＮｂＮの場合的５ｍＶである。液体
ヘリウム温度を用いる超伝導体のジョセフソンゲートで
は出力電圧はｍＶのオーダである。

第７図（Ｃ）はジョセフソンゲートの他の例を示す、ジ
ョセフソン接合６４ａ、６４ｂが直列接続された辺と、
ジョセフソン接合６４ｃと６４ｄが直列接続された辺と
が並列に接続され、電源側ノード６０と接地電位との間
に接続されている。

一方の辺のジョセフソン接合６４ａと６４ｂとの接続点
に、抵抗６５ａ、６５ｂのいずれかを介して入力信号が
印加される。また、この入力ノードには、抵抗６６が接
続され、接地電位へのバイパス路を作る。　第７図（Ｃ
）に示すジョセフソンゲートにおいても、入力信号が印
加されると、臨界電流を超える電流がジョセフソン接合
を流れ、ジョセフソンゲートがスイッチし、電源側ノー
ドに出力電圧を発生する。

第７図（Ｄ）はジョセフソンゲートの他の例を示す、出
力側ノード６０がコイル７１ａ、７１ｂの中間点に接続
され、コイルの両端はジョセフソンゲート７２ａ、７２
ｂを介して接地電位に接続される。また、このコイル７
１ａ、７１ｂと磁気結合するように他のコイル７６が配
置され、このコイル７６に砥［７５ａ、７５ｂのいずれ
かを介して入力信号が印加される。コイル７６の他端は
、ジョセフソン接合７３を介してコイル７Ｚａの１端に
接続される。また、このコイル７６とジョセフソン接合
７３との接続点は抵抗７４を介して接地される。

この回路においては、入力信号が印加されると、コイル
の誘導結合により、コイル７１ａと７１ｂにおいて、誘
導電流が誘起されるノード６０からコイル７１ａ、７１
ｂを通って流れるバイアス電流は向きが互いに逆である
。従って、誘導電流はコイル７１ａ、７Ｉｂ内でバイア
ス電流と加算的および減算的に鋤＜、この電流によって
ジョセフソン接合がスイッチし、ゲートのスイッチング
を行う。

以上説明したような、従来のジョセフソンゲートは、ス
イッチされない状態では出力電位が０であり、スイッチ
された状態でｍＶのオーダの出力電圧を生じる。スイッ
チしたジョセフソン接合はその出力電圧と流れる電流に
よって等節約抵抗成分を有する。ゲートをほぼ定電流的
に動（ヤさせるため、サプライ抵抗の値は、ジョセフソ
ン接合の等節約抵抗の３〜１０倍程度に選ばれる。たと
えば、臨界電流が０．５ｍＡで、出力電圧が約３ｍＶの
場合、ジョセフソン接合の等節約抵抗は、約６Ωとなる
。このように、ジョセフソン接合のスイッチした時の等
節約抵抗は、たかだか１００程度であり、サプライ抵抗
はその数ｆｎ大きい値、たとえば４０〜６０Ω程度に選
ばれる。ジョセフソン集積回路製作プロセスにおいては
、Ｎｂ系のジョセフソン接合が、超伝導体と絶縁体の薄
膜形成技術によって作成されること、サプライ抵抗の抵
抗値がたかだか数十Ωと小さいこと等から、サプライ抵
抗は通常ＭＯｌＰｄ等の金属薄膜によって作成される。

たとえば、シート抵抗１〜］０Ω／口程度の金属薄膜が
サプライ抵抗作成に用いられる。

このように、ジョセフソンゲート回路においては、ｍＶ
程度の小さな電圧によって回路動作が行われている。ジ
ョセフソンゲートを集積したジョセフソン集積回路装置
の性能を測定する場合は、ｍＶオーダの出力電圧をサン
プリングオシロ等によって検出し、性能を測定していた
。

［発明が解決しようとする課題］ ジョセフソン集積回路装置をより実用的なものにしよう
とする時、通常のジョセフソンゲートの出力電圧である
ｍＶオーダの出力電圧は小さすぎて扱いにくい。

本発明の目的は、取扱いに容易な大きさの出力電圧を有
するジョセフソン集積回路装置を提供することである。

本発明の他の目的は、ジョセフソンゲートによる内部ゲ
ートの出力電圧をより大きな電圧にレベルシフトするの
にｆｉｔ−た出力バッファ回路を有するジョセフソン集
積回路装置を提供することである。

［課題を解決するための手段］ 本発明によるジョセフソン集積回路装置は、超伝導材料
を用いて形成され、そのエネルギーギヤ・ｌプの値で定
まる第１の出力電圧を発生するジョセフソンゲートと金
属薄膜で形成されたサプライ抵抗の組み合わせを含む第
１の回路と、第１の出力電圧より大きな第２の出力電圧
を発生する高電圧ジョセフソンゲートと半導体トランジ
スタの組み合わせを含む第２の回路とを備える。

［作用］ 通常のジョセフソンゲートの等節約抵抗と組み合わせる
のに適した低い抵抗値のサプライ抵抗は金属薄膜抵抗に
よって適切に与えられる。トランジスタ等の半導体で抵
抗を作ろうとしても抵抗値が大きくなりすぎて、小さな
値のサプライ抵抗を作ることは極めてｎしい。

一方、本発明者は、ジョセフソンゲートの超伝導体のエ
ネルギーギャップの値で定まる通常の出力電圧の半筒以
北の出力を提供することができる高電圧ジョセフソンゲ
ートを提案した（特願昭６２−１７１５５１号）。

このような高電圧ジョセフソンゲートによれば、出力電
圧は従来の数半筒にすることができる７、二のような高
電圧ジョセフソンゲ−１・を用いζ、従来と同様のジョ
セフソンゲート回路を作成しようとすると、す１ライ抵
抗としては、ジョセフソンゲートの等節約抵抗の数倍以
上の抵抗値を有することが望ましい。

従来の出力電圧を発生するジョセフソンゲートと金属薄
膜で形成されたサプライ抵抗とを組み合わせて内部ゲー
ト回路を形成し、高電圧ジョセフソンゲートを用いて、
より高い出力電圧を発生する出力バッファ回路を作成す
る際、出力バッファ回路のサプライ抵抗としても金属薄
膜を利用すると、サプライ抵抗の寸法が大きなものにな
ってしまう、半導体トランジスタを利用すると、高電圧
ジョセフソンゲ−１・のサプライ抵抗として要求される
抵抗値を小さな面積で適切に提供することが可能となる
。

Ｕ実ｊＦｉ例ｊ 第１図（Ａ＞、（Ｂ）に本発明の実施例によるジョセフ
ソン集積回路装置を示す。

第１図（Ａ＞はシステム構成を示すブロック図である。

ジョセフソンプロセッサ回路１０は通常の低電圧のジョ
セフソンゲー■・から構成される回路である。このジョ
セフソンプロセッサの出力信号は、ジョセフソン接合出
力バッファ回路１４．１５において高いレベルに変更さ
れる。ジョセフソンメモリ回路１１はｍ常の低電圧のジ
ョセフソンゲートを用いたメモリ回路である。このジョ
セフソンメモリ回路１１の出力信号は、ジョセフソン接
合出力バッファ回路１６．１７において高いレベルに変
更される。ジシセフソングロセツ＋ｊ１０、ジョセフソ
ンメモリ１１においては１１な構成のジョセフソンゲー
トを用いて、一定の面積により多くのジョセフソンゲー
トを集積して高速動作が行われる。これらの回路から外
へ出る時は出力電圧がレベルシフトして高いものになる
ので、信号電圧として取り扱い易くなる。

一方、半導体Ｊ！槓回局１３は論理回路やメモリ回路を
含み、ジョセフソンゲートと比較すると高いレベルの電
圧で動作する。半導体出力バッファ回路１２はジョセフ
ソン接合出力バッファ回路１４ないし１６の出力信号を
増幅して半導体集積回路１３に供給する半導体出力バッ
ファ回路である。

また、ジョセフソンプロセッサ回路１０とジョセフソン
メモリ回路１１の間の信号のやり収りは、ジョセフソン
出力バッファ回路１５．１７を介して行われる。

１つの形態においては、ジョセフソンプロセッサ１０お
よび出力バッファ回路１４．１５が１つの半導体チップ
上に形成され、ジョセフソンメモリ回Ｆ＆１１と出力バ
ッファ回路１６．１７が１つの半導体チップ上に形成さ
れる。半導体出力バッファ回路１２は半導体集積回路１
３と同一チップ上ないしは別個のチップ上に形成する。

出力バッファ回１１４．１５．１６．１７においては、
出力電圧は通常のジョセフソンゲートの出力電圧の数倍
以上、たとえば数半筒程度に変更される。

第１図（Ｂ）は出力バッファ回路Ｌ４．１５．１６．１
７において用いられる高電圧ジョセフソンゲート回路の
１例を示す、高電圧ジョセフソンゲート２１．　ａ、２
１ｂ、２１．　ｃ　、−のそれぞれは、す１ライ抵抗と
して働く電界効果型トランジスタ２２ａ、２２ｂ、２２
ｃと直列に接続され、電源ライン２３と接地電位との間
に接続される。を源ライン２３は直流のオフセラｌ”５
ａ２６によってオフセットされた交流型Ｂ２５に接続さ
れている。

電界効果型トランジスタ２２ａ、２２ｂ、２２ｃは高速
動作を行えることが望ましく、たとえば、■−Ｖ族半導
体で形成したＨ　Ｅ　Ｍ　ＴやＭＥＳＦＥＴで構成する
のが好ましい、なお、電界効果型に限らず、Ｎ−Ｖ＃半
導体を用いたヘテロバイポーラトランジスタ、トンネル
１ヘランジスタ等を用いることもできる。

第２図（Ａ）、（Ｂ＞は第１図（Ｂ）に示した高電圧ジ
ョセフソンゲート２１ａ、２　＋、　ｂ、２１Ｃの例を
示す、 第２図（Ａ）は本発明者が先に提案したものであり、ジ
ョセフソン接合２７ａ、２７ｂ、２７ｃ、２７ｄおよび
抵抗２８の直列接続と、抵抗２９とショ（’　７　’／
　ンｔｌ　合３０　ａ、３０ｂ、３０ｃ、３゜ｄの直列
接続を並列に接続し、抵抗２８とジョセフソン接合２７
ｄの接続点に抵抗３１を介して入力信号を印加し、抵抗
２９とジョセフソン接合３０ａの接続点から出力信号を
取出すものである。

なお、ジョセフソン接合として４つの接合を示しなが、
この数は任意に変更することができる。

第２図（Ｂ）は高電圧ジョセフソンゲートの他の例を示
す、抵抗３３ａとジョセフソン接合３４ａ、３４ｂ、３
４ｃの直列接続と抵抗３３ｂとジョセフソン接合３４ｄ
、３４ｅ、３４ｆの直列接続を形成し、第２図＜Ａ）の
場合と異なり、２つの辺を同じ向きにして並列に接続す
る。この並列接続をサプライ抵抗を介して電源と接地電
圧の間に接続し、１辺の中間に入力信号を印加する。ず
なわち、抵抗３１とジョセフソン接合３５を介してジョ
セフソン接合３４ｂと３４ｃとの間に入力信号が印加さ
れている。また、抵抗３１とジョセフソン接合３５との
接続点は抵抗３２を介して接地されている。

このような高電圧ジョセフソンゲートにおいては、出力
電圧は従来の超伝導体のエネルギーギャップによって決
定される出力電圧の少なくとも数倍以上にすることがで
きる。たとえば、うＯ倍程度の値が実験的に得られてお
り、百倍程度の値も得られることが予想される。たとえ
ば、Ｎｂを超伝導材料として利用した高電圧ジョセフソ
ンゲートにおいて、出力電圧を１００〜２００ｍＶにす
ることができる。バイアス電流は従来のジョセフソンゲ
ート・と同様であるので、サプライ抵抗としては、たと
えば２〜３にΩが望まれる。

飽和型電流電圧特性を存するトランジスタは、その制御
電圧によって実効的抵抗値を制御することができる。数
十Ω以下というような小さな抵抗値を実現するのは困Ｒ
であるが、数にΩという抵抗値は容易に実現できる。

すなわち、従来のジョセフソンゲート回路においては、
トランジスタをサプライ抵抗として利用しようとしても
、その抵抗が高すぎ利用することが難しかった。ところ
が、高電圧ジョセフソンゲートの場合には、従来のサプ
ライ抵抗を形成していた金属薄膜抵抗でサプライ抵抗を
形成しようとすると、実現すべき抵抗値が高すぎて困難
が生じる。一方、トランジスタをサプライ抵抗として利
用すると高電圧ジョセフソンゲート用のサプライ抵抗が
適切に楕成できる。但し、極低温で動作するトランジス
タである必要がある。たとえばシリコンのＭＯＳ）−ラ
ンジスタやＩＩＩ−Ｖ族生導体等の化合物半導体を利用
し２７′−バイポーラトランジスタ、電界効果型トラン
ジスタが利用できる。ジョセフソンゲートはその高速動
作に特徴があるので、サプライ抵抗も高速動作できるこ
とが望ましい、この点からは、サプライ抵抗として化合
物半導体を用いたＭＥＳＦＥＴ、ＨＥ　Ｍ　Ｔ等の高速
動作電界効果型トランジスタを用いることが望ましい。

第３図（Ａ）、（Ｂ）は高速動作電界効果型トランジス
タの例を示す。

第３図（Ａ）はＭＥＳＦＥＴの例を示す、ｆ−絶縁性Ｇ
ａＡｓ基板３７の上に、ｉ型ＧａＡｓバッファ層３８が
形成され、さらにその上に活性層としてのｎ型ＧａＡｓ
層３９が形成されている。この活性層３９の上にソース
電極４０、ドレイン電極４１およびその間のゲート電極
４２が形成される。ソース電極４０とドレイン電極４１
はｎ型ＧａＡｓ層３９にオーミック接触し、ゲーＩ−電
極４２はｎ型ＧａＡｓ層３９にショットキ接触をする。

ゲート電圧によってゲート電［！　４２の下に空乏層４
３を形成して、ソース・ドレイン間の電流制御を行う。

第３図（Ｂ）はＨＥ　Ｍ　Ｔの楕遣例を示す、半絶縁性
ＧａＡＳ基板３７の上にバッファ層としてｎ型ＧａＡｓ
層３８が形成され、さらにその上に電子走行層となる能
動層４４がｉ型ＧａＡＳ層で形成される。このｌ型Ｇａ
Ａ！Ｊの上に電子供給層となるｎ型ＡｌＧａＡｓ層４５
が形成される５ｎ型ＡｌＧａＡｓ層４５はその下のＧａ
Ａｓ層４４よりも広いバンドギャップを有するので、電
子を電子走行層であるＧａＡｓ層４４に供給し、自らは
導電層としては機能しない、このなめ、ｉ型ＧａＡＳ層
４４の界面部分に２次元電子チャンネル４６が形成され
る。この２次元電子チャネルに到達するオーミック接触
領域４７．４８をｎ型不純物拡散によって形成し、その
上にソース電極４Ｏ、ドレイン電［！４１を形成する。

また、ソース電極４０とドレイン電極４１の中間に、シ
ョットキゲート電極４２を形成する。

第２図に示すような高電圧ジョセフソンゲートと、第３
図に示すような高速動作電界効果型トランジスタを組み
合わせて用いることによって、従来の半筒以上の出力電
圧を発生する高電圧ジョセフソンゲート回路が好適に形
成される。

第４図は、ジョセフソン集積回路装置内において、ジョ
セフソン素子と高速動作電界効果型トランジスタである
Ｈ　Ｅ　Ｍ　Ｔとをどのように集積するかの構造例を示
す０図中右側にＨＥＭＴが形成され、左側にジョセフソ
ンゲートの１部が形成されている。

図中、右側に示すＨＥＭＴ横遣について説明する。半絶
縁性ＧａＡｓ基板８０の１に、ｉ型ＧａＡｓ層８１が形
成され、その玉にｎ型ＧａＡｌＡｓ層８２が形成されて
いる９表面上には５ｉＯｚなどの絶縁１１１８３が形成
され、電極を形成すべき部分には開口が設けられている
０表面から２次元電子ガスに到達するオーミック接触領
域８４．８５が形成され、ソース構造、ドレイン１１１
Ｉ造を構成する。またチャンネル部分の上にはグー１−
電極８６がショットキ接触する。これらの電極を覆って
絶縁層８７が形成され、その上に開口を介してＮｂ配線
８８が形成されている。ゲート電極８６に与える＃Ｊ　
＃　電圧によって、ソースな極８４とドレイン；極８５
の間に制御された電流が流れる１図では、ゲート電極８
６はソースな裕８４に接続されている。

次に、図中左側に示すジョセフソンゲ−ト楕迫について
説明する。ジョセフソンゲートは半導体基板上に形成さ
れる。絶縁層８３の上に配線層となるＮｂ層９３が形成
され、その上に絶縁７Ｗ９］が形成される。この絶縁［
９１の上に抵抗となるＭｏ層９４が形成される。Ｍｏ層
９４を絶縁層９２で覆い、所望の領域に開口を形成した
後、配線用Ｎｂ層９５．９６が形成される。Ｎｂｊ信９
６はジョセフソン接合の一方の超伝導体ともなる３ＭＱ
層９６の上にアルミニウム酸化ＩＩ（９７が形成され更
にその上にＮｂ層９８が形成されてジョセフソン接合を
形成する。この様にして、Ｎｂ層９８はジョセフソン接
合を介してＮｂ層９６に接続され、下の配線層９３及び
抵抗９４に接続される。

ジョセフソンゲートの池の部分も同様な構成によって形
成することができる。

第４図においては、ジョセフソンゲートとＨＥＭＴトラ
ンジスタとを平面的に並べて配置したが、ジョセフソン
ゲートはトランジスタの上に形成することもできる。第
５図はジョセフソン素子とＩ（ＥＭＴとの立体的な集積
構造の例を示す、半絶縁性ＧａＡｓ基板８０の上にｉ型
ＧａＡｓ層８１が形成されて電子走行層を構成するこの
上にａａ＾１＾Ｓ層８２が形成され、電子供給層を構成
するその表面を絶縁層８３が覆い、開口を解してソース
電極８４、ドレイン電極８５、ゲート電［Ｉ８６が形成
される。

このようにして、第４図に示したＨ　Ｅ　Ｍ　Ｔと同様
のＨＥ　Ｍ　Ｔが形成される。この表面を絶縁層８７が
覆い、さらにその上にＮｂからなる配線Ｊｍ８８が形成
される。配線層８８は所定の開口を介してＨＥ　Ｍ　Ｔ
の各電極と接続する。さらに、絶縁膜を介してＮｂの配
線層９３が形成され絶縁層で覆われ、その上にＭｏから
なる抵抗層９４が形成される。Ｍｏ層９４が絶縁層で覆
われ、所定の領域に開口を形成した＠Ｎｂ層９５．９６
が形成される。

これらのＮｂ層９５．９６は抵抗９４の両端に接続され
ると共に配線層９３と接続し、さらにジョセフソン接合
の一方の超電導極板を形成する。ジョセフソン接合にお
いては、Ｎｂｍ９６の上にアルミニウム酸化［９７が形
成されその上にさらにＮｂ層９８が形成される。さらに
配線用Ｎｂ層９つが形成されてジョセフソン素子とＨＥ
　Ｍ　Ｔとを相互に接続する。このようにして、基板上
の同一の箇所にＨＥＭＴとジョセフソン接合と金属薄１
摸抵抗とを有するジョセフソンゲ−１−とが形成される
。

このようにして、ジョセフソンゲートと半導体１〜ラン
ジスタを集積したジョセフソン集積回路が形成される。

半導体トランジスタによって半導体回路を作ることもで
きる。

第１図（Ａ）に戻って半導体出力バッファ回路１２はジ
ョセフソンプロセッサ１．０ないしジョセフソンメモリ
１１と同一基板上に形成することもできる。さらに、半
導体出力バッファ回路１２と半導体集積回路１３とをプ
ロセッサ１０やメモリ１１と集積化することも可能であ
る。

第６図（Ａ）、（Ｂ）、（Ｃ）は、本発明の他の実施例
によるジョセフソン集積回路装置の回路図を示す、第５
図（Ａ）は高電圧ジョセフソンゲートとデイプレッショ
ン型電界効果型トランジスタとを用いた場合を示す、内
部ター１〜回路１０１においては、通常のジョセフソン
ゲート５１ａ。

５２１、、・・・と金属薄膜からなるサプライ抵抗５２
ａ、５２ｂ、・・・とが直列に接続され、電源ライン５
３と接地電位との間に接続されて論理ゲート回路を形成
する。電源ライン５３は交流な源５４に接続されている
。また、電源５４はレギュレータ５５によってその電圧
を安定化している。内部ゲート回路１０１への入力信号
は抵抗１０２を介して与えられている。内部ゲート回路
１０１の出力信号は抵抗１０３を介して出力バッファ回
路１Ｏ７に供給される。出力バッファ回路１０７におい
ては、高電圧ジョセフソンゲート１０５と電界効果型ト
ランジスタ１０６ａとの直列接続が交流電源と接地間に
接続されている。デプレッション型の電界効果型トラン
ジスタ１０６ａのゲート電極は、ソース電極に接続され
、定電流源を形成する。高電圧ジョセフソンゲート１０
５からの出力信号は直流電源で動作する半導体論理回路
１１２に供給される。半導体論理回路１１２は、トラン
ジスタ１０８とソースゲート直結型の負荷トランジスタ
１０９との直列接続を含み、その接続点からの出力信号
が出力トランジスタ１１０のゲー）−に与えられている
。出力トランジスタ１１０は負荷抵抗１１１と直列に接
続され、その接続点から出力信号が供給される。

出力バッファ回路１０７においては、ディグレッション
型の電界効果型トランジスタによってサプライ抵抗を構
成している。このサプライ抵抗は例えば第３図に示した
ような高速動イ↑ミ型電界効果型トランジスタで構成で
きる。

第６図（Ｂ）は第６図（Ａ＞の同様の回路において、サ
プライ抵抗として動作する電界効果型トランジスタをエ
ンハスメント型トランジスタで構成した例である。エン
ハスメント型電界効果トランジスタ１０６　ｂは０バイ
アスではチャンネルがオフしているのでゲート電極をド
レイン電極と接続してゲートバイアスを与える。このよ
うな出力バッファ回路１０７によって内部ゲート回８１
０１と半導体論理回路１１２とを接続する。

第６図（Ｃ）は、第６図（Ａ）と同様、ディグレッショ
ン型の電界効果型トランジスタを用いた他の例である。

ここでは、電界効果型トランジスタ１０６ｃのターｌ−
電極に、外部より直流電圧を与えている。この電圧によ
りバイアス電流を制御して最適値に設定する４ 以上、実施例に沿って説明したが、本発明はこれらに制
限されるものではない、Ｓえば、電界効果型トランジス
タを用いる実施例を示したが、低温で市くバイポーラ型
トランジスタを使用することもできる。また、第１図（
Ａ＞に示すシステム構成全体を１チツプ上に構成するこ
ともできる。

［発明の効果］ 以上説明したように、本発明によれば、高電圧ジョセフ
ソンゲートと共に半導体トランジスタを用いることによ
り、外部接続等に効果的なジョセフソンゲートｇｋ積回
路装置が実現できる。

１−ランジスタを用いることにより、サプライ抵抗の占
有する面積を低減できる。

また、飽和特性のトランジスタを用いることにより電流
の安定性を向上させることもできる。

【図面の簡単な説明】

第１図（Ａ）、（Ｂ）は本発明の実施例を示す図であり
、第１図（Ａ）はシステム構成を示すブロック図、第１
図（Ｂ）は高電圧ジョセフソンゲート回路を示すブロッ
ク図、 第２図（Ａ）、（Ｂ）は高電圧ジョセフソンゲートの例
を示す回路図、 第３図（Ａ）、（Ｂ）は高速動作電界効果型トランジス
タの楕遣例を示す断面図、 第４図はジョセフソン素子とＨＥＭＴとの集積構造の例
を示す断面図、 第５図はジョセフソン素子とＨＥＭＴとの立体的集積構
造のρｊを示す断面図、 第６図＜Ａ）、（Ｂ）、（Ｃ）は本発明の他の実施例に
よるジョセフソン集積回路装置の回路図、第７図（Ａ）
〜（Ｄ）は従来の技術によるジョセフソンゲート回路装
置を示す回路図である。 図において、 ０ １ ２ ３ １４．１５．１ １ ２ ３ ５ ジョセフソンプロセッサ ジョセフソンメモリ 半導体出力バッファ回路 半導体集積回路 ６．１７ 出力バッファ 高電圧ジョセフソンゲート トランジスタ 電源ライン 交流電源 ２６　　　　　オフセット電源 ２７．３０．３４．３５ ジョセフソン接合 ２８．２９，３１．３２．３３ 抵抗 ３７　　　　　半絶縁性基板 ３８　　　　　バッファ層 ３９　　　　　能動層 ４４　　　　　能動層（電子走行層） ４５　　　　　電子供給層 高トジタセフノンゲート 第２図 （Ａ）ンステム構成 （Ａ）ＭＥＳＦＥＴの例 （Ｂ）ＨＥＭＴの例 （Ｂ）高電圧ノ３セフソンゲート回路 実施例 第１図 高速動作電界効果型トランジスタ 第３図 （Ａ）その１ （Ｂ）その２ 他の実施例 第６図（その１） （Ｃ）その３ 他の実施例 第６図（その２）

Claims (3)

【特許請求の範囲】
1. （１）、超伝導材料を用いて形成され、そのエネルギー
   ギャップの値で定まる第１の出力電圧を発生するジョセ
   フソンゲートと金属薄膜で形成されたサプライ抵抗の組
   み合わせを含む第１の回路（１０、１１）と、 前記第１の出力電圧より大きな第２の出力電圧を発生す
   る高電圧ジョセフソンゲートと半導体トランジスタの組
   み合わせを含む第２の回路（１４、１５、１６、１７）
   と を含むジョセフソン集積回路装置。
2. （２）、前記第１の回路は内部ゲート回路であり、前記
   第１の出力電圧はｍＶのオーダであり、前記第２の回路
   は出力バッファ回路であり、前記第２の出力電圧は前記
   第１の出力電圧の１０倍以上の電圧であり、前記半導体
   トランジスタはIII−Ｖ族半導体を用いた電界効果型ト
   ランジスタである請求項１記載のジョセフソン集積回路
   装置。
3. （３）、半絶縁性のIII−Ｖ族半導体基板（８０）と、
   該基板上に形成され、電界効果型トランジスタを構成す
   るIII−Ｖ族半導体層（８１、８２）と、 該III−Ｖ族半導体層上に形成され、該電界効果型トラ
   ンジスタに電気的に接続されたジョセフソン素子（９６
   、９７、９８）を用いて構成され、超伝導材料のエネル
   ギーギャップの値で決まる単一のジョセフソン接合の信
   号電位より大きな出力電圧を発生する高電圧ジョセフソ
   ンゲートと を含むジョセフソン集積回路装置。