JP2924520B2 - ＵＨＦ帯ＭｏゲートＭＯＳＦＥＴ - Google Patents
ＵＨＦ帯ＭｏゲートＭＯＳＦＥＴInfo
- Publication number
- JP2924520B2 JP2924520B2 JP32387792A JP32387792A JP2924520B2 JP 2924520 B2 JP2924520 B2 JP 2924520B2 JP 32387792 A JP32387792 A JP 32387792A JP 32387792 A JP32387792 A JP 32387792A JP 2924520 B2 JP2924520 B2 JP 2924520B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- uhf band
- interlayer insulating
- gate electrode
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明はＵＨＦ帯ＭｏゲートＭＯ
ＳＦＥＴに関し、特にＵＨＦ帯の周波数におけるインバ
ータや増幅器に用いられるＭｏゲートのパワーＭＯＳＦ
ＥＴの構造に関する。
ＳＦＥＴに関し、特にＵＨＦ帯の周波数におけるインバ
ータや増幅器に用いられるＭｏゲートのパワーＭＯＳＦ
ＥＴの構造に関する。
【０００２】
【従来の技術】従来のＭｏゲートパワーＭＯＳＦＥＴ
は、図３に示すようなソース、ゲート、ドレインが交互
に繰返すくし型構造になっている。ソース・ドレイン領
域はゲート酸化膜上にＲＦスパッタで積層したのち、Ｃ
Ｃｌ2 Ｆ2 ＋ＳＦ6 ガスを用いたドライエッチング技術
によってゲート電極を形成し、そのＭｏゲートパターン
をマスクとしてＡＳ+ イオン注入とそれに続くアールに
よりソース、ドレインのＮ型導伝層をゲートに対しセル
フアラインに形成することにより製作されていた。
は、図３に示すようなソース、ゲート、ドレインが交互
に繰返すくし型構造になっている。ソース・ドレイン領
域はゲート酸化膜上にＲＦスパッタで積層したのち、Ｃ
Ｃｌ2 Ｆ2 ＋ＳＦ6 ガスを用いたドライエッチング技術
によってゲート電極を形成し、そのＭｏゲートパターン
をマスクとしてＡＳ+ イオン注入とそれに続くアールに
よりソース、ドレインのＮ型導伝層をゲートに対しセル
フアラインに形成することにより製作されていた。
【０００３】
【発明が解決しようとする課題】この従来のソース、ド
レイン及びゲートのくし形配置構造の場合、大電流を扱
うパワーＦＥＴを設計するとき、ゲート材料のＭｏの膜
厚を４５０ｎｍ以上にすると例えば８００ＭＨｚのＵＨ
Ｆ帯での動作が可能な１〜１．５μｍのゲート長のドラ
イエッチング加工精度が大幅に低下するため、特性のば
らつきの原因となっている。しかし、４５０ｎｍ以下に
するとゲートの加工精度は、大幅に上昇する替りに、ゲ
ートの寄生抵抗（ゲート抵抗と呼ぶ）が増大し、高周波
特性項目で、特にパワーゲイン（ＰGain）及びノイズフ
ィギャー（ＮＦ）を劣化させるため、特にゲート幅（ゲ
ートのくしの長さ）が約１ｎｍ以上になるパワー用で
は、ゲート長が１μｍでは１０-1Ω／くし１本当りとな
り致命的となる。従って、ゲート加工精度を高く保ち、
かつゲート抵抗を低減することが課題となった。
レイン及びゲートのくし形配置構造の場合、大電流を扱
うパワーＦＥＴを設計するとき、ゲート材料のＭｏの膜
厚を４５０ｎｍ以上にすると例えば８００ＭＨｚのＵＨ
Ｆ帯での動作が可能な１〜１．５μｍのゲート長のドラ
イエッチング加工精度が大幅に低下するため、特性のば
らつきの原因となっている。しかし、４５０ｎｍ以下に
するとゲートの加工精度は、大幅に上昇する替りに、ゲ
ートの寄生抵抗（ゲート抵抗と呼ぶ）が増大し、高周波
特性項目で、特にパワーゲイン（ＰGain）及びノイズフ
ィギャー（ＮＦ）を劣化させるため、特にゲート幅（ゲ
ートのくしの長さ）が約１ｎｍ以上になるパワー用で
は、ゲート長が１μｍでは１０-1Ω／くし１本当りとな
り致命的となる。従って、ゲート加工精度を高く保ち、
かつゲート抵抗を低減することが課題となった。
【０００４】本発明の目的は、ゲート電極を細くした場
合でも高周波特性を劣化させることなく、ゲート電極の
加工精度を向上でき、特性のばらつきの減少と歩留向上
が実現できるＵＨＦ帯ＭＯゲートＭＯＳＦＥＴを提供す
ることにある。
合でも高周波特性を劣化させることなく、ゲート電極の
加工精度を向上でき、特性のばらつきの減少と歩留向上
が実現できるＵＨＦ帯ＭＯゲートＭＯＳＦＥＴを提供す
ることにある。
【０００５】
【課題を解決するための手段】本発明のＭｏゲートパワ
ーＭＯＳＦＥＴの構造は、ゲート抵抗を減ずるためゲー
トフィンガーの配線途中に、該ゲートフィンガーの幅よ
りも広い幅の一つ又は複数個のスルーホール部を設け、
その直上に層間絶縁膜を介してゲート引き出し電極を具
備している。
ーＭＯＳＦＥＴの構造は、ゲート抵抗を減ずるためゲー
トフィンガーの配線途中に、該ゲートフィンガーの幅よ
りも広い幅の一つ又は複数個のスルーホール部を設け、
その直上に層間絶縁膜を介してゲート引き出し電極を具
備している。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の半導体チップの一部のそ
れぞれ上図面（Ａ）と断面図（Ｂ）、（Ｃ）である。断
面図（Ｂ）、（Ｃ）で見るように、Ｐ型基板１に熱酸化
膜２を５０ｎｍ形成した上にＲＦのマゲネトロンスパッ
タによってＭｏ３を４００ｎｍ被着し、ホトレジストを
用いたリソグラフィーとＣＣｌ2 Ｆ2 とＳＦ6 の混合ガ
スによるリアクライブイオンエッチングにより下層のゲ
ート電極３を形成する。このゲート電極３の幅は１．０
〜１．５μｍ位に設定される。ここでゲート電極３のパ
ターンは（Ａ）図のように後工程で、上層のゲートメタ
ルとつなぐために４μｍの部分を持つパターンを入れて
おく、このパターン間隔数百μｍとするのが望ましい。
Ｍｏゲート電極３を形成した後、ＡＳ+ イオンを１２０
ＫｅＶ、３×１０15ｃｍ-2で注入し、９００℃Ｎ2 ＋Ｈ
2 ３０分のアニールによりソース・ドレインＮ型導伝層
４をＭｏゲート電極３にセルフアライメントに形成す
る。その後層間絶縁膜５（ＳｉＯ2 ＋ＰＳＧ）５００ｎ
ｍを選択し、ソース・ドレインのコンタクト部を通常の
リソグラフィとそれにつづくバッファード弗酸液のエッ
チングにより開口し、Ｔｉ−ＰｔをＲＦスパッタ法でそ
れぞれ５０ｎｍ、３０ｎｍ被着し、イオンミリング又は
ＣＣｌ2 Ｆ2 のリアクティブイオンエッチングでソース
・ドレイン電極６、７を形成する。次に図１（ｃ）でＸ
1 −Ｙ1 断面を見るように４μｍのゲート電極上の層間
絶縁膜５に２μｍ径の開口をＣＦ4 ＋Ｈ2 ガスによるリ
アクティブイオンエッチングで開口し、Ａｌを蒸着によ
り２μｍ被着し、電極に加工され上層のゲート電極８が
形成される。
る。図１は本発明の一実施例の半導体チップの一部のそ
れぞれ上図面（Ａ）と断面図（Ｂ）、（Ｃ）である。断
面図（Ｂ）、（Ｃ）で見るように、Ｐ型基板１に熱酸化
膜２を５０ｎｍ形成した上にＲＦのマゲネトロンスパッ
タによってＭｏ３を４００ｎｍ被着し、ホトレジストを
用いたリソグラフィーとＣＣｌ2 Ｆ2 とＳＦ6 の混合ガ
スによるリアクライブイオンエッチングにより下層のゲ
ート電極３を形成する。このゲート電極３の幅は１．０
〜１．５μｍ位に設定される。ここでゲート電極３のパ
ターンは（Ａ）図のように後工程で、上層のゲートメタ
ルとつなぐために４μｍの部分を持つパターンを入れて
おく、このパターン間隔数百μｍとするのが望ましい。
Ｍｏゲート電極３を形成した後、ＡＳ+ イオンを１２０
ＫｅＶ、３×１０15ｃｍ-2で注入し、９００℃Ｎ2 ＋Ｈ
2 ３０分のアニールによりソース・ドレインＮ型導伝層
４をＭｏゲート電極３にセルフアライメントに形成す
る。その後層間絶縁膜５（ＳｉＯ2 ＋ＰＳＧ）５００ｎ
ｍを選択し、ソース・ドレインのコンタクト部を通常の
リソグラフィとそれにつづくバッファード弗酸液のエッ
チングにより開口し、Ｔｉ−ＰｔをＲＦスパッタ法でそ
れぞれ５０ｎｍ、３０ｎｍ被着し、イオンミリング又は
ＣＣｌ2 Ｆ2 のリアクティブイオンエッチングでソース
・ドレイン電極６、７を形成する。次に図１（ｃ）でＸ
1 −Ｙ1 断面を見るように４μｍのゲート電極上の層間
絶縁膜５に２μｍ径の開口をＣＦ4 ＋Ｈ2 ガスによるリ
アクティブイオンエッチングで開口し、Ａｌを蒸着によ
り２μｍ被着し、電極に加工され上層のゲート電極８が
形成される。
【０００７】ここでは下層と上層のゲート電極３、８を
平行としたが、第２の実施例としては、図２に示すよう
に下層と上層のゲート電極が直交した場合であり、この
関係は斜行しても差友えなく、何ら特性を劣化されるこ
となくパターンの自由度を上げられることになるメリッ
トがある。
平行としたが、第２の実施例としては、図２に示すよう
に下層と上層のゲート電極が直交した場合であり、この
関係は斜行しても差友えなく、何ら特性を劣化されるこ
となくパターンの自由度を上げられることになるメリッ
トがある。
【０００８】
【発明の効果】以上説明したように本発明は、ゲート電
極を細くした場合でも高周波特性を劣化させるゲート抵
抗を減少させる上層電極を設けたため、Ｍｏ厚さを薄く
でき、それによってゲート電極の加工精度を向上でき、
特性のばらつきの減少と歩留向上が実現できること、及
び今までゲート抵抗で制限されていた高周波特性の向上
も実現できるという効果を有する。
極を細くした場合でも高周波特性を劣化させるゲート抵
抗を減少させる上層電極を設けたため、Ｍｏ厚さを薄く
でき、それによってゲート電極の加工精度を向上でき、
特性のばらつきの減少と歩留向上が実現できること、及
び今までゲート抵抗で制限されていた高周波特性の向上
も実現できるという効果を有する。
【図１】本発明の一実施例のＭｏゲートパワーＭＯＳＦ
ＥＴのチップ上面図、及びＸ−Ｙ断面図並びにＸ1 −Ｙ
1 断面図である。
ＥＴのチップ上面図、及びＸ−Ｙ断面図並びにＸ1 −Ｙ
1 断面図である。
【図２】本発明の他の実施例を示すチップの上面図であ
る。
る。
【図３】従来のＭｏゲートパワーＭＯＳＦＥＴチップの
上面図である。
上面図である。
１ Ｐ型Ｓｉ基板 ２ ゲート酸化膜 ３ Ｍｏゲート電極 ４ ＡＳ+ イオン注入層 ５ 層間絶縁膜 ６ ソース電極 ７ ドレイン電極 ８ 上層ゲート電極 ９ スルーホール
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/78 H01L 29/41 - 29/49 H01L 21/28 - 21/288 H01L 27/088
Claims (1)
- 【請求項１】 ソース、ドレイン及びゲートがくし型構
造をしたＵＨＦ帯ＭｏゲートＭＯＳＦＥＴにおいて、Ｐ
型基板上に形成されたゲート酸化膜と、該ゲート酸化膜
上に形成され各ゲートフィンガーの両端部の内側に、該
ゲートフィンガーの幅よりも広い幅の一つ又は複数個の
スルーホール用のパターンを有するモリブデンゲート
と、該モリブデンゲートを覆って形成された層間絶縁膜
と、該層間絶縁膜に設けられた開口を通じて前記ゲート
電極のスルーホール用のパターンと接続し、前記層間絶
縁膜上に設けられた上層ゲート電極とを含むことを特徴
とするＵＨＦ帯ＭｏゲートＭＯＳＦＥＴ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32387792A JP2924520B2 (ja) | 1992-12-03 | 1992-12-03 | ＵＨＦ帯ＭｏゲートＭＯＳＦＥＴ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32387792A JP2924520B2 (ja) | 1992-12-03 | 1992-12-03 | ＵＨＦ帯ＭｏゲートＭＯＳＦＥＴ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06177379A JPH06177379A (ja) | 1994-06-24 |
| JP2924520B2 true JP2924520B2 (ja) | 1999-07-26 |
Family
ID=18159601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32387792A Expired - Fee Related JP2924520B2 (ja) | 1992-12-03 | 1992-12-03 | ＵＨＦ帯ＭｏゲートＭＯＳＦＥＴ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2924520B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007173731A (ja) * | 2005-12-26 | 2007-07-05 | Mitsumi Electric Co Ltd | 半導体装置 |
-
1992
- 1992-12-03 JP JP32387792A patent/JP2924520B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06177379A (ja) | 1994-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4645563A (en) | Method of manufacturing GaAs field effect transistor | |
| JP3075831B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP2924520B2 (ja) | ＵＨＦ帯ＭｏゲートＭＯＳＦＥＴ | |
| JPS60138971A (ja) | 半導体装置の製造方法 | |
| JPS6292481A (ja) | 半導体装置の製造方法 | |
| JP2852679B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07183528A (ja) | 薄膜トランジスタ | |
| US5994728A (en) | Field effect transistor and method for producing the same | |
| JP3000124B2 (ja) | 絶縁ゲート型電界効果トランジスタの作製方法 | |
| JP3121272B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3167445B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6286752A (ja) | 半導体集積回路の製造方法 | |
| JPS6323366A (ja) | 電界効果トランジスタの製造方法 | |
| JPH04146627A (ja) | 電界効果型半導体装置およびその製造方法 | |
| JP3597458B2 (ja) | 半導体装置の製造方法 | |
| JP3598363B2 (ja) | 絶縁ゲート型電界効果トランジスタの集積回路装置 | |
| JPH057003A (ja) | 半導体装置 | |
| JP3425877B2 (ja) | パワーｍｏｓｆｅｔ及びその製造方法 | |
| JPH0529624A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH038344A (ja) | 半導体装置の製造方法及びそれにより製造された半導体装置 | |
| JPH0722606A (ja) | 半導体装置の製造方法 | |
| JPS6355872B2 (ja) | ||
| JPH0661501A (ja) | 電界効果型半導体装置 | |
| JPH07130997A (ja) | 高耐圧化トランジスタの製造方法 | |
| JPH0758131A (ja) | 電界効果トランジスタの製造方法及びその集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990406 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |