JPH07253945A - インターフェース装置 - Google Patents

Abstract

(57)【要約】 【目的】ブロック同期方式でデータを高速伝送するもの
において、データ送信処理の各ステップ間に挿入すべき
適切な遅延時間を迅速に求めてデータ送信時に挿入し伝
送の誤りを防止しする。 【構成】信号を伝送する複数本の制御ラインと所定ビッ
ト幅のデータをパラレル伝送するデータラインを有する
パラレルインターフェース間をブロック同期方式でデー
タ伝送するものにおいて、テストモードにより試験デー
タ送信を複数回実行してその実行時間をカウントし、そ
のカウント時間からデータ送信の１サイクル当たりの処
理時間を求め、その求めた処理時間をＲＯＭに予め設定
された１サイクルの最短処理時間と比較し、求めた処理
時間が最短処理時間よりも長くなるようにデータ送信時
に挿入する遅延時間を求める。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、信号を伝送する複数本
の制御ラインと所定ビット幅のデータをパラレル伝送す
るデータラインを有するインターフェース装置及びこの
インターフェース装置を使用したプリンタに関する。

【０００２】

【従来の技術】例えばホストコンピュータで作成される
データをプリンタ等の周辺装置にパラレル送信する場合
のインターフェースとしては、セントロニクス仕様のパ
ラレルインターフェースが一般に使用されている。

【０００３】パラレルインターフェースを使用してホス
トコンピュータから周辺装置にデータを送信する場合
は、ホストコンピュータは、自己のインターフェースの
データラインに図２５の(a) に示すようにデータを１バ
イト単位にセットし、データをセットすると図２５の
(b) に示すようにインターフェースのＳｔｒｏｂｅ（ス
トローブ）信号をハイレベルからローレベルへ変化させ
る。周辺装置側のインターフェースは、Ｓｔｒｏｂｅ信
号がハイレベルからローレベルへ変化するのを検出する
と、図２５の(c) に示すようにハイレベルなＢｕｓｙ
（ビジィー）信号をホストコンピュータへ送信してデー
タを取込む。そしてデータ受信が終了すると、図２５の
(d) に示すように一定時間ｎＡｃｋ（アック）信号をロ
ーレベルにする。

【０００４】ホストコンピュータはＢｕｓｙ信号とｎＡ
ｃｋ信号の変化を検出して１バイトの送信が完了したこ
とを確認し、次の１バイトの送信に移行する。このよう
に１バイト単位で送信の同期を取っている。

【０００５】

【発明が解決しようとする課題】ところで近年、レーザ
プリンタ、カラーレーザプリンタ等、ホストコンピュー
タから多量のデータを受信して印刷するプリンタが普及
している。また印刷内容も文字主体のものからグラフィ
クスや画像データが混在した印刷が要求され、データ量
はますます増加する傾向にある。

【０００６】一方、レーザプリンタはドットプリンタの
ようなプリンタとは異なり、印刷機構が一旦印刷を開始
すると途中で一時停止する制御ができないため、ホスト
コンピュータとプリンタとのデータ送信に低速のインタ
ーフェースを使用する場合は、プリンタ側にページメモ
リと呼ばれる１頁分の容量をもつメモリを設けてホスト
コンピュータからのデータを受信して予めこのページメ
モリに格納し、その後印刷する構成になっていた。この
ようなものに使用されるページメモリとしては、例えば
３００ｄｐｉでＡ４サイズを印刷するためには約１メガ
バイトの容量が必要となる。

【０００７】従来のセントロニクス仕様のパラレルイン
ターフェースは低速でデータ送信に時間がかかるため、
プリンタ側に大容量のページメモリを設ける必要があ
り、経済性が悪いと言う問題があった。

【０００８】また、ラインヘッド方式等による高速に印
刷が可能なインクジェットプリンタ、サーマルプリンタ
においてもデータ送信に時間がかかるため、プリンタが
持つ印刷スピードの性能で印刷できないという問題があ
った。

【０００９】このようなことから本出願人は先にパラレ
ルインターフェースを使用してデータを高速伝送する技
術を開発し出願した。（特願平５−２７９８１３号）こ
のものは、例えば送信側がホストコンピュータで受信側
がプリンタの場合において、送信側は１バイト単位にデ
ータラインにデータをセットし、Ｓｔｒｏｂｅ信号を変
化させる。そして、受信側が制御ラインを変化させるか
否かには無関係に、送信側は直ちに次の１バイトの送信
に移行する。一定数のバイトを１ブロックとしてブロッ
ク単位で送信側は制御ラインを調べ、Ｂｕｓｙ信号がハ
イレベルであればそれがローレベルになるのを待ち、ま
たＰＥｒｒｏｒ信号などにエラー発生が出ていればエラ
ー処理を行う。

【００１０】一方、受信側は、例えば受信バッファの空
き容量が受信バイト数以下の状態になっている場合のよ
うに、１ブロックのバイト数を受信できない状態になれ
ばＢｕｓｙ信号をハイレベルにする。受信できる状態に
なればＢｕｓｙ信号をローレベルにする。また、エラー
発生時はＰＥｒｒｏｒ信号などでエラー発生を示す。

【００１１】このようなデータ送信制御を行うことによ
り通常のセントロニクス仕様の送信に比べ、送信側でＢ
ｕｓｙ状態及びエラー状態を調べる回数が減少するため
に、より高速なデータ伝送を可能にしている。

【００１２】なお、送信側から受信側へのデータ送信
は、送信側が１バイト単位でＳｔｒｏｂｅ信号をハイレ
ベルからローレベルに変化させて再びハイレベルに戻
し、受信側はＳｔｒｏｂｅ信号がハイレベルからローレ
ベルに変化する時点でデータを読取る方式と、送信側が
１バイト単位でＳｔｒｏｂｅ信号をハイレベルからロー
レベル及びローレベルからハイレベルに反転させ、受信
側はＳｔｒｏｂｅ信号が反転する時点でデータを読取る
方式があり、前者の方式は片エッジ方式と呼ばれ、後者
の方式は両エッジ方式と呼ばれる。

【００１３】ところでこのようにブロック単位で同期を
取りつつデータ伝送するものでは、送信側装置の電気的
特性や動作周波数によって伝送誤りが発生する場合があ
る。

【００１４】図２６及び図２７は片エッジ方式のときの
誤りの例を示している。

【００１５】すなわち、図２６に示すようにＳｔｒｏｂ
ｅ信号が変化した時点でデータラインの信号値が安定し
ていない場合は誤りが発生する。すなわち、Ｓｔｒｏｂ
ｅ信号の変化が速すぎるために信号の立下がり時点では
データラインの信号が安定していないため、データを誤
る可能性がある。

【００１６】また、図２７に示すようにＳｔｒｏｂｅ信
号が変化した時点からデータラインの値が保持される時
間ｔdhが短すぎると、受信側でデータラインの値を読取
ることができず誤りが発生する。すなわち、受信側がデ
ータを読取るのはＳｔｒｏｂｅ信号の立下がり時点から
所定時間経過した後であるので、時間ｔdhが短すぎる
と、受信側のインターフェースはデータを正確に読取る
ことができなくなる。

【００１７】図２８は両エッジ方式のときのデータ読取
りのタイミングを示し、データ値はＳｔｒｏｂｅ信号が
反転するｔ1 ，ｔ2 ，ｔ3 ，…ｔ8 ，…のタイミングで
読取られる。

【００１８】図２９及び図３０は両エッジ方式のときの
誤りの例を示している。すなわち、図２９はＳｔｒｏｂ
ｅ信号の波形を示すが、Ｓｔｒｏｂｅ信号がハイレベル
からローレベルに変化する場合はレベルＶHLの時点を取
り、Ｓｔｒｏｂｅ信号がローレベルからハイレベルに変
化する場合はレベルＶLHの時点を取る。そして雑音によ
る誤りを防止するためにＶLH＞ＶHLに設定される。

【００１９】図２９の(a) の場合はＳｔｒｏｂｅ信号の
立上がりと立下がりの両エッジでデータ値を正しく読取
ることができるが、図２９の(b) の場合は動作周波数が
速すぎるか、また線路の電気的特性によりローレベルか
らハイレベルへ変化する時点を捕らえることができず、
両エッジでのデータの読取りができなくなり、誤りが発
生する。

【００２０】図３０の場合はＳｔｒｏｂｅ信号が受信側
でローレベルからハイレベルへ変化する時点ではすでに
データラインの値が次のバイトの値に変化しているの
で、誤りが発生する。すなわち、本当はデータ(2) の値
を読取るべきところデータ(3)の値を読取ってしまうこ
とになる。

【００２１】これらの伝送誤りは、送信の各ステップ、
すなわちデータのセット、Ｓｔｒｏｂｅ信号の立上がり
（ハイレベルセット）、Ｓｔｒｏｂｅ信号の立下がり
（ローレベルセット）間に遅延を挿入すれば防止でき
る。

【００２２】ところで送信側装置はパラレルインターフ
ェース駆動装置、バスライン、ＣＰＵ（中央処理装
置）、ＲＯＭ（リード・オンリー・メモリ）、ＲＡＭ
（ランダム・アクセス・メモリ）、その他各種入出力装
置などから構成されるが、これら装置の電気的特性や動
作周波数（クロック数）は様々であり、また各構成要素
が交換される場合もあり、送信側装置全体、あるいは伝
送線路も含めての送信側装置全体の電気的特性や動作周
波数は予測することができない。

【００２３】このようなことから、適切な遅延時間を固
定的に設定することは困難であった。

【００２４】そこで本発明は、データ送信処理の各ステ
ップ間に挿入すべき適切な遅延時間を迅速に求めてデー
タ送信時に挿入でき、これにより伝送の誤りを防止で
き、しかも高速伝送ができるインターフェース装置を提
供する。

【００２５】

【課題を解決するための手段】請求項１対応の発明は、
信号を伝送する複数本の制御ラインと所定ビット幅のデ
ータをパラレル伝送するデータラインを有するインター
フェース装置において、各制御ラインの１つを伝送する
データ送信信号がハイレベルからローレベル及びローレ
ベルからハイレベルに変化するタイミングの一方又は両
方でデータラインを介してデータを複数データのブロッ
ク単位で送受信の同期を取りつつパラレル伝送する高速
伝送手段と、データ送信に先立って試験データ送信を高
速伝送手段により複数回実行するテストモードと、この
テストモードの実行開始を受信側に知らせる手段と、テ
ストモードによる試験データ送信の複数回実行時間をカ
ウントするタイマ手段と、このタイマ手段のカウント時
間によりデータ送信の１サイクルの処理時間を求める手
段と、この手段にて求めたデータ送信の１サイクルの処
理時間を予め設定した１サイクルの最短処理時間と比較
し、１サイクルの処理時間が最短処理時間よりも長くな
るように遅延時間を挿入する手段を設けたものである。

【００２６】請求項２対応の発明は、信号を伝送する複
数本の制御ラインと所定ビット幅のデータをパラレル伝
送するデータラインを有するインターフェース装置にお
いて、各制御ラインの１つを伝送するデータ送信信号が
ハイレベルからローレベル及びローレベルからハイレベ
ルに変化するタイミングの一方又は両方でデータライン
を介してデータを複数データのブロック単位で送受信の
同期を取りつつパラレル伝送する高速伝送手段と、デー
タ送信に先立ってデータラインのみの試験送信処理と制
御ラインのみの試験送信処理を個々に複数回実行すると
ともにその後に試験データ送信を高速伝送手段により複
数回実行するテストモードと、このテストモードの実行
開始を受信側に知らせる手段と、テストモードによる各
試験送信処理の複数回実行時間をそれぞれカウントする
とともに試験データ送信の複数回実行時間をカウントす
るタイマ手段と、このタイマ手段による各試験送信処理
のカウント時間により各送信処理の１サイクルの処理時
間を求める手段と、この手段にて求めた各送信処理の１
サイクルの処理時間を予め設定したそれぞれの１サイク
ルの最短処理時間と比較し、各送信処理の１サイクルの
処理時間がそれぞれの最短処理時間よりも長くなるよう
に遅延時間を挿入する手段と、この手段による遅延時間
の挿入後において、タイマ手段による試験データ送信の
カウント時間によりデータ送信の１サイクルの処理時間
を求める手段と、この手段にて求めたデータ送信の１サ
イクルの処理時間を予め設定した１サイクルの最短処理
時間と比較し、１サイクルの処理時間が最短処理時間よ
りも長くなるように遅延時間を挿入する手段を設けたも
のである。

【００２７】

【作用】請求項１対応の発明においては、送信側から受
信側へテストモードの実行開始を知らせ、送信側はテス
トモードにより試験データ送信を複数回実行し、その実
行時間をタイマ手段によりカウントする。そしてこのカ
ウント時間からデータ送信の１サイクルの処理時間を求
め、その求めた処理時間が予め設定した１サイクルの最
短処理時間よりも長くなるように遅延時間を挿入する。
そして遅延時間の挿入が決定すると、本来のデータ送信
を開始する。

【００２８】請求項２対応の発明においては、送信側は
テストモードによりデータラインのみの試験送信処理を
複数回実行し、その実行時間をタイマ手段によりカウン
トする。そしてこのカウント時間からデータラインのみ
の送信処理の１サイクルの処理時間を求め、その求めた
処理時間が予め設定した１サイクルの最短処理時間より
も長くなるように遅延時間を挿入する。また、テストモ
ードにより制御ラインのみの試験送信処理を複数回実行
し、その実行時間をタイマ手段によりカウントする。そ
してこのカウント時間から制御ラインのみの送信処理の
１サイクルの処理時間を求め、その求めた処理時間が予
め設定した１サイクルの最短処理時間よりも長くなるよ
うに遅延時間を挿入する。

【００２９】その後、さらにテストモードにより試験デ
ータ送信を複数回実行し、その実行時間をタイマ手段に
よりカウントする。そしてこのカウント時間からデータ
送信の１サイクルの処理時間を求め、その求めた処理時
間が予め設定した１サイクルの最短処理時間よりも長く
なるように遅延時間を挿入する。そして遅延時間の挿入
が決定すると、本来のデータ送信を開始する。

【００３０】

【実施例】以下、本発明の一実施例を図面を参照して説
明する。なお、この実施例は本発明をホストコンピュー
タ（送信側）からパラレルインターフェースを介してレ
ーザプリンタ（受信側）にデータ伝送を行うものに適用
したものについて述べる。

【００３１】図１において、１は外部入力あるいは作成
した印刷データを出力するホストコンピュータ、２はレ
ーザプリンタである。

【００３２】前記ホストコンピュータ１は、制御部本体
を構成するＣＰＵ（中央処理装置）１１、このＣＰＵ１
１が各部を制御するためのプログラムデータを格納した
ＲＯＭ（リード・オンリー・メモリ）１２、送信する印
刷データ等を格納するＲＡＭ（ランダム・アクセス・メ
モリ）１３、ＣＲＴディスプレイ等の表示装置１４、キ
ーボード入力装置１５、パラレルインターフェース１６
及びタイマ装置１７を設けている。

【００３３】前記ＣＰＵ１１とＲＯＭ１２、ＲＡＭ１
３、表示装置１４、キーボード入力装置１５、パラレル
インターフェース１６及びタイマ装置１７とはバスライ
ン１８により電気的に接続されている。

【００３４】前記レーザプリンタ２は、制御部本体を構
成するＣＰＵ（中央処理装置）２１、このＣＰＵ２１が
各部を制御するためのプログラムデータを格納したＲＯ
Ｍ２２、受信した印刷データ等を格納するＲＡＭ２３、
感光ドラム、露光装置、帯電器、現像器等を備えた電子
写真方式の印刷機構２４及びパラレルインターフェース
２５を設けている。

【００３５】前記ＣＰＵ２１とＲＯＭ２２、ＲＡＭ２
３、印刷機構２４及びパラレルインターフェース２５と
はバスライン２６により電気的に接続されている。

【００３６】前記各パラレルインターフェース１６，２
５はインターフェース装置を構成し、各ＣＰＵ１１，２
１からの指令により通信処理を行うようになっている。

【００３７】前記両インターフェース１６，２５間には
信号を伝送する８本の制御ラインと所定ビット幅，例え
ば８ビットのデータをパラレル伝送するデータラインが
設けられている。

【００３８】前記制御ラインは、ホストコンピュータ側
のインターフェース１６からプリンタ側のインターフェ
ース２５に信号ＡｕｔｏＦｅｅｄ、ＳｅｌｅｃｔＩｎ、
データ送信信号であるＳｔｒｏｂｅを送信する制御ライ
ンと、プリンタ側のインターフェース２５からホストコ
ンピュータ側のインターフェース１６に信号Ｂｕｓｙ、
ＰＥｒｒｏｒ、ｎＦａｕｌｔ、Ｓｅｌｅｃｔ、ｎＡｃｋ
を送信する制御ラインからなる。

【００３９】前記ホストコンピュータ１のＣＰＵ１１
は、例えばキーボード入力装置１５からのデータ入力に
よりＲＡＭ１３に作成された印刷データやコマンドを前
記インターフェース１６を使用して出力する。そして前
記インターフェース１６はその印刷データ及びコマンド
をプリンタ２のインターフェース２５に伝送する。

【００４０】前記プリンタ２のＣＰＵ２１は、インター
フェース２５が印刷データを受信したときにはその印刷
データをＲＡＭ２３に格納した後、前記印刷機構２４を
使用して物理的に印刷出力させる。

【００４１】このとき前記印刷機構２４は１ブロック単
位に印刷データ要求割込みＩＮをＣＰＵ２１に対して発
生するようになっている。

【００４２】また、前記プリンタ２のＣＰＵ２１は、イ
ンターフェース２５を介してコマンドを受信したときに
は所定の処理を行い、また応答をインターフェース２
５，１６を介してホストコンピュータ１に返すようにな
っている。

【００４３】次にブロック同期方式について述べる。

【００４４】図２はデータ送信信号であるＳｔｒｏｂｅ
信号の立下がりのみを使用する片エッジ方式を使用した
ブロック同期方式の１ブロック送信の基本タイミングを
を示す図である。

【００４５】図２における期間Ａはブロック同期方式の
データ伝送を開始する動作を示している。すなわち、イ
ンターフェース１６において図２の(b) 及び(c) に示す
ように信号ＡｕｔｏＦｅｅｄをハイレベルに設定すると
共にＳｅｌｅｃｔＩｎをローレベルに設定する。その後
インタフェース２５において図２の(g) ，(h) 及び(i)
に示すように信号ＰＥｒｒｏｒをハイレベル、信号ｎＦ
ａｕｌｔ及びＳｅｌｅｃｔをローレベルに設定する。

【００４６】図２における期間Ｂはブロック同期方式の
データ伝送の動作を示している。すなわち、高速伝送手
段の動作を示している。すなわち、インターフェース１
６において図２の(a) に示すようにデータラインにデー
タをセットし、図２の(d) に示すように信号Ｓｔｒｏｂ
ｅをハイレベルからローレベルへ、またローレベルから
ハイレベルへと変化させる。

【００４７】なお、ブロック同期方式のデータ伝送中に
はｎＡｃｋの値は不定であり、使用されていない。

【００４８】図２における期間Ｃはブロック同期方式の
データ伝送を終了する動作を示している。すなわち、イ
ンターフェース１６において図２の(b) 及び(c) に示す
ように信号ＡｕｔｏＦｅｅｄをローレベルに設定すると
共にＳｅｌｅｃｔＩｎをハイレベルに設定する。その後
インタフェース２５において図２の(g) ，(h) 及び(i)
に示すように信号ＰＥｒｒｏｒをローレベル、信号ｎＦ
ａｕｌｔ及びＳｅｌｅｃｔをハイレベルに設定する。

【００４９】図３はデータ送信信号であるＳｔｒｏｂｅ
信号の立下がりと立上がりの両方を使用する両エッジ方
式を使用したブロック同期方式の１ブロック送信の基本
タイミングをを示す図である。

【００５０】図３における期間Ａは図２と同様、ブロッ
ク同期方式のデータ伝送を開始する動作を示している。

【００５１】図３における期間Ｂはブロック同期方式の
データ伝送の動作を示している。すなわち、インターフ
ェース１６において図３の(a) に示すようにデータライ
ンにデータをセットし、図３の(d) に示すように信号Ｓ
ｔｒｏｂｅをハイレベルからローレベル又はローレベル
からハイレベルへ１度だけ反転させる。この動作におい
てはブロックは偶数回の送信で構成される。

【００５２】図３における期間Ｃは図２と同様、ブロッ
ク同期方式のデータ伝送を終了する動作を示している。

【００５３】図４はブロック同期方式の同期を取る動作
を説明するタイミング図であり、複数ブロックの伝送を
示している。

【００５４】図４における期間Ａはブロック同期方式の
データ伝送を開始する動作を示している。また、図４に
おける期間Ｃはブロック同期方式のデータ伝送を終了す
る動作を示している。

【００５５】図４における期間Ｂ1 〜Ｂn はそれぞれブ
ロックの伝送動作を示している。

【００５６】図４における期間Ｄは各ブロックの伝送の
間で同期制御を行う動作を示している。すなわち、プリ
ンタ２において次のブロックが受信できない状態になれ
ば図４の(f) に示すようにＢｕｓｙ信号をハイレベルに
し、プリンタ２が次のブロックを受信できる状態になれ
ばＢｕｓｙ信号をローレベルにする。

【００５７】ホストコンピュータ１は、各ブロックの送
信の間又は各ブロックの送信の前にＢｕｓｙ信号を調
べ、ハイレベルであれば次のブロックの送信を開始せず
にローレベルになるまで待つ。また、プリンタ２が受信
不可能となるエラー状態になったときはプリンタ２は図
４の(g) に示すＰＥｒｒｏｒによりそのことを知らせ
る。ホストコンピュータ１は、各ブロックの送信の間又
は各ブロックの送信の前にＰＥｒｒｏｒ信号を調べ、ロ
ーレベルであればその時点で以降のブロック伝送を中止
しブロック同期方式のデータ伝送を終了する。

【００５８】図５は正確な受信に要求されるデータライ
ンとデータ送信信号、すなわちＳｔｒｏｂｅ信号のアナ
ログ波形の概略を示す図である。

【００５９】図中ＶT はデータがハイレベルであるかロ
ーレベルであるかを判定するレベル値である。ＶHLはＳ
ｔｒｏｂｅ信号がハイレベルからローレベルに変化した
ことを判定するレベル値、ＶLHはＳｔｒｏｂｅ信号がロ
ーレベルからハイレベルに変化したことを判定するレベ
ル値である。雑音による誤りを防止するために、ＶLH＞
ＶHLに設定してある。

【００６０】また、Ｓｔｒｏｂｅ信号はハイレベルの状
態においては送信側の電源に負荷がかかる際に一時的な
レベルの降下を呈することがある。このためＶHLは十分
低く設定する必要がある。Ｓｔｒｏｂｅ信号のハイレベ
ルをＶＨ、ローレベルをＶＬとすると、ＶＨ−ＶLH＞Ｖ
HL−ＶＬに設定するのが望ましい。

【００６１】図において、ｔ1 ，ｔ2 ，ｔ3 は送信側が
データラインにデータをセットした時刻であり、ｕ1 ，
ｕ2 ，ｕ3 はデータラインの値が安定する時刻である。

【００６２】また、ｔ4 ，ｔ5 ，ｔ6 は送信側がＳｔｒ
ｏｂｅ信号を反転させた時刻であり、ｕ4 ，ｕ5 ，ｕ6
は受信側がＳｔｒｏｂｅ信号の反転を知ることができる
時刻である。

【００６３】Ｓｔｒｏｂｅ信号は、立上がりの時定数が
立下がりの時定数よりも大きい。しかしＶLH、ＶHLが設
定されているので、ｕ4 −ｔ4 とｕ5 −ｔ5 との差は小
さくなる。

【００６４】データラインはデータセットの際には、レ
ベルが変化しないラインもレベルが上昇するラインもレ
ベルが下降するラインもある。一般にデータラインの値
が安定するまでの時間ｕ1 −ｔ1 は上昇するラインのレ
ベル変化により定まる。

【００６５】以上に述べた３種類の時間、すなわち、ｕ
4 −ｔ4 、ｕ5 −ｔ5 、ｕ1 −ｔ1を伝送遅延と称す
る。

【００６６】送信側のインターフェース１６でデータラ
インをセットする回路とＳｔｒｏｂｅ信号を変化させる
回路は異なり、さらに伝送線路も異なる。

【００６７】従って、ｕ4 −ｔ4 とｕ1 −ｔ1 との差、
またｕ5 −ｔ5 とｕ1 −ｔ1 との差は決定できない。し
かしこれらはすべて類似の回路であるので、これらの伝
送遅延は小さい方の２倍程度の水準であり、差はｕ1 −
ｔ1 のオーダである。

【００６８】なお、図５は両エッジ方式の波形について
述べたが、片エッジ方式についても同様のことが言え
る。

【００６９】次に片エッジ方式の場合の各処理の間に挿
入すべき遅延について述べる。

【００７０】図６は片エッジ方式のタイミング図であ
る。図中ｇ1 はデータラインが安定してからＳｔｒｏｂ
ｅ信号が変化したことを知ることができるまでの時間で
ある。ｇ2 はＳｔｒｏｂｅ信号が変化したことを知るこ
とができる時刻からデータラインのレベルが保持される
時間である。ｇ3 はＳｔｒｏｂｅ信号がローレベルで保
持される時間である。ｇ4 はＳｔｒｏｂｅ信号がハイレ
ベルで保持される時間である。

【００７１】また、ｗ1 はデータラインにデータをセッ
トしてからＳｔｒｏｂｅ信号を立ち下げるまでの時間で
ある。ｗ2 はＳｔｒｏｂｅ信号を立ち下げた後、立ち上
げるまでの時間である。ｗ3 はＳｔｒｏｂｅ信号を立ち
上げた後、次のデータをセットするまでの時間である。

【００７２】受信側が正確に受信を行うためには、ｇ1
，ｇ2 ，ｇ3 ，ｇ4 がそれぞれ一定値以上でなければ
ならない。ｇ1 を大きくするためにはｗ1 を大きくすれ
ばよい。同様に、ｇ3 はｗ2 により、ｇ2 はｗ2 ＋ｗ3
により、ｇ4 はｗ3 ＋ｗ1 により制御される。

【００７３】使用する送信側装置、受信側装置及び伝送
線路として標準的なものを用いて図５で考察した伝送遅
延を測定できる。データのセットの伝送遅延の標準値Ｌ
d 、Ｓｔｒｏｂｅ信号の立上がり時の伝送遅延の標準値
をＬh 、Ｓｔｒｏｂｅ信号の立下がり時の伝送遅延の標
準値をＬl とすると、ｇ1 ＝ｗ1 −Ｌd ＋Ｌl 、ｇ2＝
ｗ2 ＋ｗ3 −Ｌl 、ｇ3 ＝ｗ2 −Ｌl 、ｇ4 ＝ｗ3 ＋ｗ
1 −Ｌh となる。

【００７４】一方、受信側装置の制約により、ｇ1 ，ｇ
2 ，ｇ3 及びｇ4 の許容される最小値ｇ1n，ｇ2n，ｇ3n
及びｇ4nが定まる。ｗ1 ，ｗ2 ，ｗ3 の許容される最小
値ｗ1n，ｗ2n，ｗ3nは、ｗ1n≧ｇ1n＋Ｌd −Ｌl 、ｗ2n
≧ｇ3n＋Ｌl 、ｗ3n≧ｇ4n−ｇ1n−Ｌd ＋Ｌl ＋Ｌh 、
ｗ2n＋ｗ3n≧ｇ2n＋Ｌl 、を満たす必要がある。

【００７５】さらに、実際の使用におけるＬd 、Ｌl 、
Ｌh のばらつきを考慮して、上記各式の右辺各値に一定
値を加算してｗ1n，ｗ2n，ｗ3nを定める。

【００７６】３種類の伝送遅延は環境の変化により略同
じようにばらつくので、加算する一定値は伝送遅延のば
らつきの最大値を取ればよい。

【００７７】以上のようにしてｗ1n，ｗ2n，ｗ3nを決定
できる。

【００７８】各処理の間に挿入する遅延は、データをセ
ットするのに要する最小時間をｎd、データのセット後
Ｓｔｒｏｂｅ信号を立下げるまでに挿入する遅延をｄ1
とすると、ｗ1 ＝ｎd ＋ｄ1 となる。また、Ｓｔｒｏｂ
ｅ信号を立下げるのに要する最小時間をｎl 、Ｓｔｒｏ
ｂｅ信号を立下げてから立上げるまでに挿入する遅延を
ｄ2 とすると、ｗ2 ＝ｎl ＋ｄ2 となる。また、Ｓｔｒ
ｏｂｅ信号を立上げるのに要する最小時間をｎh 、Ｓｔ
ｒｏｂｅ信号を立上げてから次のデータをセットするま
でに挿入する遅延をｄ3 とすると、ｗ3 ＝ｎh ＋ｄ3 と
なる。

【００７９】従って、必要となるそれぞれの遅延時間の
最小値は、ｄ1 ≧ｗ1n−ｎd 、ｄ2≧ｗ2n−ｎl 、ｄ3
≧ｗ3n−ｎh となる。なお、ｎl とｎh は同じ回路操作
であるので略同じになる。

【００８０】こうして求めた遅延時間ｄ1 ，ｄ2 ，ｄ3
をデータ送信時に１サイクル毎に挿入することになる
が、その処理を示すと図８に示すようになる。

【００８１】すなわち、データラインにデータをセット
すると、遅延処理ｄ1 を行い、Ｓｔｒｏｂｅ信号を立下
げると遅延処理ｄ2 を行い、さらにＳｔｒｏｂｅ信号を
立上げると遅延処理ｄ3 を行う。

【００８２】次に処理時間の計測について述べる。

【００８３】前述したようにｗ1n，ｗ2n，ｗ3nを予め決
定することができるが、ＣＰＵ１１などの処理で生成す
る遅延時間ｄ1 ，ｄ2 ，ｄ3 は動作中に個々に測定する
には特別の装置が必要となる。また、ｎd 、ｎl 、ｎh
についても同様である。

【００８４】これらの時間は非常に短いので、測定装置
は高価となり、インターフェース装置にこのような特別
の装置を付加することは経済的に困難である。

【００８５】そこで本実施例では、送信処理を試験的に
複数回反復実行し、その合計時間から個々の処理時間
（データのセット時間、Ｓｔｒｏｂｅ信号の立下がり時
間、Ｓｔｒｏｂｅ信号の立上がり時間）を推定してい
る。その際、個々の処理時間の比は得られないが、それ
らの比のばらつきはある範囲に収まるためばらつきを考
慮して遅延を長めに取ればよい。

【００８６】いま、１サイクルの処理時間Ｓ1 が得られ
たものとする。なお、１サイクルは、データのセットか
らＳｔｒｏｂｅ信号の立下がり及び立上がりを経て再び
データのセットにかかるまでの時間である。処理時間Ｓ
1 は、 Ｓ1 ≧ｗ1n＋ｗ2n＋ｗ3n＋Ａ …(11) が成立すれば問題ない。但し、Ａはｎd ，ｎl ，ｎh の
ばらつきの２倍にする。

【００８７】式(11)が成立しなければ遅延時間ｄ1 ，ｄ
2 ，ｄ3 を一様に大きくする。そして再度１サイクルの
処理時間を計測する。これを反復して式(11)が成立する
まで遅延時間ｄ1 ，ｄ2 ，ｄ3 を大きくする。

【００８８】また、式(11)の右辺の値をＳn 、遅延なし
の１サイクルの処理時間をＳs 、単位遅延を挿入したと
きの１サイクルの処理時間をＳu とすると、必要な単位
遅延の数ｍは、ｍ≧（Ｓn −Ｓs ）／（Ｓu −Ｓs ）で
求めることができる。

【００８９】上記における遅延を逐次増大させながら遅
延を決定する処理は図１１に示すようになる。

【００９０】この処理は、先ずすべての遅延を０にし、
テストモードの実行により１サイクル当りの処理時間Ｓ
1 を得る。

【００９１】そして処理時間Ｓ1 がＲＯＭ１２に予め設
定されている最短処理時間Ｓn よりも短いか否かをチェ
ックし、もし短ければすべての遅延を一様に１単位だけ
大きくしてから再度テストモードを実行して１サイクル
当りの処理時間Ｓ1 を得る。そしてこの処理を処理時間
Ｓ1 が最短処理時間以上になるまで繰り返し、処理時間
Ｓ1 が最短処理時間以上になるとそのときの遅延をＲＡ
Ｍ１３に記憶する。

【００９２】また、単位遅延数の算出処理は図１２又は
図１３に基づいて行う。

【００９３】図１２の算出処理は、先ずすべての遅延を
０にし、テストモードの実行により１サイクル当りの処
理時間Ｓs を得る。そしてすべての遅延を単位遅延にす
る。

【００９４】続いてテストモードの実行により１サイク
ル当りの処理時間Ｓu を得る。そしてＲＯＭ１２に記憶
している最短処理時間Ｓn 及び処理時間Ｓs 、Ｓu から
必要な単位遅延の数ｍを、ｍ≧（Ｓn −Ｓs ）／（Ｓu
−Ｓs ）の関係から求める。

【００９５】また、図１３の算出処理は、最短処理時間
Ｓn 及び処理時間Ｓs 、Ｓu から必要な単位遅延の数ｍ
を、ｍ≧（Ｓn −Ｓs ）／（Ｓu −Ｓs ）の関係から求
めるまでは図１２の場合と同様である。

【００９６】単位遅延の数ｍを求めると、続いてテスト
モードヘの実行により１サイクル当りの処理時間を確認
する。

【００９７】そしてもし、処理時間が短すぎると、遅延
を逐次増大させながらの遅延決定を行う。

【００９８】次にデータラインのセット所要時間とＳｔ
ｒｏｂｅ信号のセット所要時間の違いを検出して遅延を
定める方法について述べる。

【００９９】データラインのみの送信処理の場合の１サ
イクルの処理時間Ｓd1が得られたものとすると、この１
サイクルはデータのセットから次のデータのセットまで
である。また、Ｓｔｒｏｂｅ信号のみの送信処理の場合
の１サイクルの処理時間Ｓb1が得られたものとすると、
この１サイクルはＳｔｒｏｂｅ信号の立下がりから立上
がりを経て次のＳｔｒｏｂｅ信号の立下がりまでであ
る。

【０１００】Ｓｔｒｏｂｅ信号の立上がりと立下がりは
同じ時間でできていると見てよいので、Ｓｔｒｏｂｅ信
号の変化に必要な時間とデータのセットに必要な時間の
差Ｓsdは、Ｓsd＝（Ｓb1／２）−Ｓd1となる。この値Ｓ
sdを利用して、 ｄ2 ＝ｄ3 ＝ｄ1 −Ｓsd …(12) を満たすようにして、 Ｓ1 ≧ｗ1n＋ｗ2n＋ｗ3n …(13) が成立するまで遅延ｄ1 ，ｄ2 ，ｄ3 を大きくすればよ
い。

【０１０１】Ｓd1とＳb1を使用すれば、Ｓ1 を小さくす
ることができるので、より高速な通信が可能となる。

【０１０２】Ｓｔｒｏｂｅ信号のみの片エッジ方式の１
サイクルの送信処理は、図９に基づいて行われる。すな
わち、先ずＳｔｒｏｂｅ信号を立下げて遅延処理ｄ2 を
行う。続いてＳｔｒｏｂｅ信号を立上げて遅延処理ｄ3
を行う。

【０１０３】また、データラインのみの片エッジ方式の
１サイクルの送信処理は、図１０に基づいて行われる。
すなわち、データラインにデータをセットし、遅延処理
ｄ1を行う。

【０１０４】データラインのみ、Ｓｔｒｏｂｅ信号のみ
の処理時間を使用した遅延を逐次増大させながらの遅延
決定は、図１４に基づいて行われる。すなわち、すべて
の遅延を０にする。続いてデータラインのみのテストモ
ードを実行し、続いてＳｔｒｏｂｅ信号のみのテストモ
ードを実行する。

【０１０５】そしてテストモードの実行により１サイク
ル当りの処理時間Ｓ1 を得る。続いて処理時間Ｓ1 がＲ
ＯＭ１２に記憶した最短処理時間よりも短いか否かをチ
ェックし、もし短ければ条件である(12)式を満たしつ
つ、各遅延を１単位だけ大きくする条件式を満たすこと
が優先する。そしてテストモードの実行により１サイク
ル当りの処理時間Ｓ1 を得る処理に戻り繰り返す。

【０１０６】処理時間Ｓ1 が最短処理時間以上であれば
今の遅延をＲＡＭ１３に記憶させる。

【０１０７】データラインのみ、Ｓｔｒｏｂｅ信号のみ
の処理時間を使用し単位遅延の数ｍを算出する処理は図
１５に基づいて行われる。すなわち、条件である(12)式
を満たす最小の遅延（１つの値は０）に各遅延を設定す
る。

【０１０８】そしてテストモードの実行により１サイク
ル当りの処理時間Ｓu を得る。続いて処理時間Ｓ1 がＲ
ＯＭ１２に記憶した最短処理時間Ｓn 、及び処理時間Ｓ
s ，Ｓu から必要な単位遅延数の数ｍを求める。

【０１０９】そして条件である(12)式を満たす最小の遅
延に単位遅延ｍ個を加えた値が適切な遅延となる。

【０１１０】次に両エッジ方式の場合の各処理の間に挿
入すべき遅延について述べる。

【０１１１】図７は両エッジ方式のタイミング図であ
る。図中ｇ11はデータラインが安定してからＳｔｒｏｂ
ｅ信号が立下がり変化したことを知ることができるまで
の時間である。ｇ12はＳｔｒｏｂｅ信号が立下がり変化
したことを知ることができる時刻からデータラインのレ
ベルが保持される時間である。ｇ13はデータラインが安
定してからＳｔｒｏｂｅ信号が立上がり変化したことを
知ることができるまでの時間である。ｇ14はＳｔｒｏｂ
ｅ信号が立上がり変化したことを知ることができる時刻
からデータラインのレベルが保持される時間である。ｇ
15はＳｔｒｏｂｅ信号がローレベルで保持される時間で
ある。ｇ16はＳｔｒｏｂｅ信号がハイレベルで保持され
る時間である。

【０１１２】また、ｗ11はデータラインにデータをセッ
トしてからＳｔｒｏｂｅ信号を立ち下げるまでの時間で
ある。ｗ12はＳｔｒｏｂｅ信号を立下げた後、次のデー
タをセットするまでの時間である。ｗ13はデータライン
にデータをセットしてからＳｔｒｏｂｅ信号を立上げる
までの時間である。ｗ14はＳｔｒｏｂｅ信号を立上げて
から次のデータをセットするまでの時間である。

【０１１３】受信側が正確に受信を行うためには、ｇ1
1，ｇ12，ｇ13，ｇ14，ｇ15，ｇ16がそれぞれ一定値以
上でなければならない。

【０１１４】使用する送信側装置、受信側装置及び伝送
線路として標準的なものを用いて図５で考察した伝送遅
延を測定できる。データのセットの伝送遅延の標準値Ｌ
d 、Ｓｔｒｏｂｅ信号の立上がり時の伝送遅延の標準値
をＬh 、Ｓｔｒｏｂｅ信号の立下がり時の伝送遅延の標
準値をＬl とすると、ｇ11＝ｗ11−Ｌd ＋Ｌl 、ｇ12＝
ｗ12−Ｌl 、ｇ13＝ｗ13＋Ｌh 、ｇ14＝ｗ14−Ｌh 、ｇ
15＝ｗ12＋ｗ13−Ｌl、ｇ16＝ｗ14＋ｗ11−Ｌh とな
る。

【０１１５】一方、受信側装置の制約により、ｇ11，ｇ
12，ｇ13，ｇ14，ｇ15，ｇ16の許容される最小値ｇ11n
，ｇ12n ，ｇ13n ，ｇ14n ，ｇ15n ，ｇ16n が定ま
る。ｗ11，ｗ12，ｗ13及びｗ14の許容される最小値ｗ11
n ，ｗ12n ，ｗ13n ，ｗ14n は、ｗ11n ≧ｇ11n ＋Ｌd
−Ｌl 、ｗ12n ≧ｇ12n ＋Ｌl 、ｗ13n ≧ｇ13n −Ｌh
、ｗ14n ≧ｇ14n ＋Ｌh 、ｗ12n ＋ｗ13n ≧ｇ15n ＋
Ｌl 、ｗ14n ＋ｗ11n ≧ｇ16n ＋Ｌh 、を満たす必要が
ある。

【０１１６】さらに、実際の使用におけるＬd 、Ｌl 、
Ｌh のばらつきを考慮して、上記各式の右辺各値に一定
値を加算してｗ11n ，ｗ12n ，ｗ13n ，ｗ14n を定め
る。

【０１１７】３種類の伝送遅延は環境の変化により略同
じようにばらつくので、加算する一定値は伝送遅延のば
らつきの最大値を取ればよい。

【０１１８】以上のようにしてｗ11n ，ｗ12n ，ｗ13n
，ｗ14n を決定できる。

【０１１９】各処理の間に挿入する遅延は、データをセ
ットするのに要する最小時間をｎd、データのセット後
Ｓｔｒｏｂｅ信号を立下げるまでに挿入する遅延をｄ11
とすると、ｗ11＝ｎd ＋ｄ11となる。また、Ｓｔｒｏｂ
ｅ信号を立下げるのに要する最小時間をｎl 、Ｓｔｒｏ
ｂｅ信号を立下げてから次のデータをセットするまでに
挿入する遅延をｄ13とすると、ｗ12＝ｎl ＋ｄ12とな
る。また、データのセット後Ｓｔｒｏｂｅ信号を立上げ
るまでに挿入する遅延をｄ13とすると、ｗ13＝ｎd ＋ｄ
13となる。また、Ｓｔｒｏｂｅ信号を立上げるのに要す
る最小時間をｎh、Ｓｔｒｏｂｅ信号を立上げてから次
のデータをセットするまでに挿入する遅延をｄ14とする
と、ｗ14＝ｎh ＋ｄ14となる。

【０１２０】従って、必要となるそれぞれの遅延時間の
最小値は、ｄ11≧ｗ11n −ｎd 、ｄ12≧ｗ12n −ｎl 、
ｄ13≧ｗ13n −ｎd 、ｄ14≧ｗ14n −ｎh となる。な
お、ｎl とｎh は同じ回路操作であるので略同じにな
る。

【０１２１】こうして求めた遅延時間ｄ11，ｄ12，ｄ1
3，ｄ14をデータ送信時に１サイクル毎に挿入すること
になるが、その処理を示すと図１６に示すようになる。

【０１２２】すなわち、データラインにデータをセット
すると遅延処理ｄ11を行い、Ｓｔｒｏｂｅ信号を立下げ
ると遅延処理ｄ12を行い、データラインにデータをセッ
トすると遅延処理ｄ13を行い、さらにＳｔｒｏｂｅ信号
を立上げると遅延処理ｄ14を行う。

【０１２３】次に処理時間の計測について述べる。

【０１２４】前述したようにｗ11n ，ｗ12n ，ｗ13n ，
ｗ14n を予め決定することができるが、ＣＰＵ１１など
の処理で生成する遅延時間ｄ11，ｄ12，ｄ13，ｄ14は動
作中に個々に測定するには特別の装置が必要となる。ま
た、ｎd 、ｎl 、ｎh についても同様である。

【０１２５】これらの時間は非常に短いので、測定装置
は高価となり、インターフェース装置にこのような特別
の装置を付加することは経済的に困難である。

【０１２６】そこで本実施例では、送信処理を試験的に
複数回反復実行し、その合計時間から個々の処理時間
（データのセット時間、Ｓｔｒｏｂｅ信号の立下がり時
間、Ｓｔｒｏｂｅ信号の立上がり時間）を推定してい
る。その際、個々の処理時間の比は得られないが、それ
らの比のばらつきはある範囲に収まるためばらつきを考
慮して遅延を長めに取ればよい。

【０１２７】いま、１サイクルの処理時間Ｓ2 が得られ
たものとする。なお、１サイクルは、データのセット、
Ｓｔｒｏｂｅ信号の立下がり、データのセット、Ｓｔｒ
ｏｂｅ信号の立上がりを経て再びデータのセットにかか
るまでの時間である。処理時間Ｓ2 は、 Ｓ2 ≧ｗ11n ＋ｗ12n ＋ｗ13n ＋ｗ14n ＋Ａ …(21) が成立すれば問題ない。但し、Ａはｎd ，ｎl ，ｎh の
ばらつきの２倍にする。

【０１２８】式(21)が成立しなければ遅延時間ｄ11，ｄ
12，ｄ13，ｄ14を一様に大きくする。そして再度１サイ
クルの処理時間を計測する。これを反復して式(21)が成
立するまで遅延時間ｄ11，ｄ12，ｄ13，ｄ14を大きくす
る。

【０１２９】また、式(21)の右辺の値をＳ2n、遅延なし
の１サイクルの処理時間をＳ2s、単位遅延を挿入したと
きの１サイクルの処理時間をＳ2uとすると、必要な単位
遅延の数ｍは、ｍ≧（Ｓ2n−Ｓ2s）／（Ｓ2u−Ｓ2s）で
求めることができる。

【０１３０】上記における遅延を逐次増大させながら遅
延を決定する処理は片エッジ方式の場合と同様図１１に
基づいて行われる。

【０１３１】また、単位遅延数の算出処理も片エッジ方
式の場合と同様図１２又は図１３に基づいて行われる。

【０１３２】次にデータラインのセット所要時間とＳｔ
ｒｏｂｅ信号のセット所要時間の違いを検出して遅延を
定める方法について述べる。

【０１３３】データラインのみの送信処理の場合の１サ
イクルの処理時間Ｓd2が得られたものとすると、この１
サイクルはデータのセットから次のデータのセットを経
てその次のデータのセットまでである。また、Ｓｔｒｏ
ｂｅ信号のみの送信処理の場合の１サイクルの処理時間
Ｓb2が得られたものとすると、この１サイクルはＳｔｒ
ｏｂｅ信号の立下がりから立上がりを経て次のＳｔｒｏ
ｂｅ信号の立下がりまでである。

【０１３４】Ｓｔｒｏｂｅ信号の立上がりと立下がりは
同じ時間でできていると見てよいので、Ｓｔｒｏｂｅ信
号の変化に必要な時間とデータのセットに必要な時間の
差Ｓsd2 は、Ｓsd2 ＝（Ｓb2／２）−（Ｓd2／２）とな
る。この値Ｓsd2 を利用して、 ｄ13＝ｄ11 …(22) ｄ12＝ｄ14＝ｄ11−Ｓsd2 …(23) を満たすようにして、 Ｓ2 ≧ｗ11n ＋ｗ12n ＋ｗ13n ＋ｗ14n …(24) が成立するまで遅延ｄ11，ｄ12，ｄ13，ｄ14を大きくす
ればよい。

【０１３５】Ｓd2とＳb2を使用すれば、Ｓ2 を小さくす
ることができるので、より高速な通信が可能となる。

【０１３６】Ｓｔｒｏｂｅ信号のみの両エッジ方式の１
サイクルの送信処理は、図１７に基づいて行われる。す
なわち、先ずＳｔｒｏｂｅ信号を立下げて遅延処理ｄ12
を行う。続いてＳｔｒｏｂｅ信号を立上げて遅延処理ｄ
14を行う。

【０１３７】また、データラインのみの片エッジ方式の
１サイクルの送信処理は、図１８に基づいて行われる。
すなわち、データラインにデータをセットして遅延処理
ｄ11を行い、データラインに次のデータをセットして遅
延処理ｄ13を行う。

【０１３８】データラインのみ、Ｓｔｒｏｂｅ信号のみ
の処理時間を使用した遅延を逐次増大させながらの遅延
決定は、片エッジ方式の場合と同様図１４に基づいて行
われる。但し、条件は(23)式に代わる。

【０１３９】データラインのみ、Ｓｔｒｏｂｅ信号のみ
の処理時間を使用し単位遅延の数ｍを算出する処理は、
片エッジ方式の場合と同様図１５に基づいて行われる。
但し、条件は(23)式に代わる。

【０１４０】次にテストモードによる送信処理時間の測
定について述べる。

【０１４１】すなわち、データ伝送に先立って試験的な
送信、すなわちテストモードによる送信を行い、送信処
理時間を検出して遅延を適切な値にする。

【０１４２】テストモードにおいては、ホストコンピュ
ータ１は通常のデータ送信と異なることを受信側である
プリンタ２に知らせる。

【０１４３】通常のデータ送信におけるタイミングは片
エッジ方式のときには図２に示すタイミングで行われ、
両エッジ方式の場合は図３に示すタイミングで行われ
る。

【０１４４】プリンタ２にテストモードであるこを知ら
せるには２種類の方法がある。１つは信号線の状態を通
常の伝送とは異なる状態にする方法であり、もう１つは
データ送信に先立ってコマンドを送り、次の伝送がテス
トモードであることを知らせる方法である。

【０１４５】図１９は両エッジ方式の場合において信号
線の状態を通常の伝送とは異なる状態にする方法の例で
ある。すなわち、図１９の(b) に示すようにＡｕｔｏ
Ｆｅｅｄ信号をローレベルにすることによりテストモー
ドをプリンタ２へ知らせる。通常の送信時にはこのＡｕ
ｔｏ Ｆｅｅｄ信号はハイレベルになる。

【０１４６】プリンタ２はＡｕｔｏ Ｆｅｅｄ信号がロ
ーレベルになっていることでテストモードであることを
知る。そしてプリンタ２はテストモードであることを認
識すると、次の伝送データを無視し、Ｂｕｓｙ信号やエ
ラーについても処理を行わない。

【０１４７】図２０は両エッジ方式の場合においてデー
タ送信に先立ってコマンドを送る方法の例である。すな
わち、データラインを使用してコマンドＣを送り、Ｓｔ
ｒｏｂｅ信号の立下がりでデータラインの有効を示し、
プリンタ２はｎＡｃｋ信号とＢｕｓｙ信号で応答してい
る。

【０１４８】テストモードを使用して１サイクル当りの
処理時間Ｓを求める方法について述べる。

【０１４９】予めテストモードで送信するサイクル数ｎ
を設定しておく。処理時間Ｓはホストコンピュータ１の
タイマ装置１７で求めるので、タイマ装置１７の分解能
よりも十分に長い時間かけてテスト送信するようにサイ
クル数ｎを定める。例えば、タイマ装置１７の分解能が
５０ｍｓｅｃであれば、テストモードの送信を５秒以上
にすれば測定した時間は２桁の有効数字を持つことにな
る。例えば１サイクル当りの処理時間の範囲が１μｓｅ
ｃから２０μｓｅｃであれば、５，０００，０００サイ
クル以上実行する必要がある。

【０１５０】処理時間Ｓを信号線の状態を通常の伝送と
は異なる状態にして知らせてから求める場合は図２１に
示す流れ図に基づいて処理を行う。

【０１５１】すなわち、信号線をテストモードの状態に
設定し、タイマ装置１７を初期化して現在時刻ｔ0 をセ
ットする。そして送信処理をｎサイクル実行する。

【０１５２】ｎサイクルの送信処理の実行が終了する
と、タイマ装置１７を参照して現在時刻ｔ1 を読み出
す。そして全処理時間Ｔを、Ｔ＝ｔ1 −ｔ0 により求め
る。

【０１５３】続いて信号線の状態を通常の状態に復旧
し、１サイクル当りの処理時間Ｓを、Ｓ＝Ｔ／ｎにより
求める。

【０１５４】また。処理時間Ｓをコマンドの送信により
知らせてから求める場合は図２２に示す流れ図に基づい
て処理を行う。

【０１５５】すなわち、テストモードを示すコマンドＣ
をプリンタ２へ送信する。続いて信号線をテストモード
の状態に設定する。なお、これは行わなくてもよい。

【０１５６】続いてタイマ装置１７を初期化して現在時
刻ｔ0 をセットする。そして送信処理をｎサイクル実行
する。

【０１５７】ｎサイクルの送信処理の実行が終了する
と、タイマ装置１７を参照して現在時刻ｔ1 を読み出
す。そして全処理時間Ｔを、Ｔ＝ｔ1 −ｔ0 により求め
る。

【０１５８】続いて信号線の状態を通常の状態に復旧す
る。これは信号線をテストモードの状態に設定する処理
が無ければ省略される。そして１サイクル当りの処理時
間Ｓを、Ｓ＝Ｔ／ｎにより求める。

【０１５９】テストモードをコマンドＣで知らせた後、
Ｓｔｒｏｂｅ信号のみを送信してＳｔｒｏｂｅ信号の処
理時間を得る場合は図２３に示すタイミングとなる。

【０１６０】また、テストモードをコマンドＣで知らせ
た後、データラインのみでデータを送信してデータライ
ンの処理時間を得る場合は図２４に示すタイミングとな
る。

【０１６１】なお、図２３及び図２４においてコマンド
Ｃに代えて信号線の状態を通常の状態とは異なる状態に
してテストモードをプリンタ２へ知らせる方法を採用し
てもよい。

【０１６２】このように本実施例においては、ブロック
同期方式でホストコンピュータ１からプリンタ２へデー
タを高速伝送できるものにおいて、テストモードを使用
して送信１サイクル当りの処理時間Ｓを得て遅延を設定
し、以後の通常のデータ送信に使用することにより、Ｓ
ｔｒｏｂｅ信号とデータとのタイミングを確実に取るこ
とができ、従ってプリンタ２はホストコンピュータ１か
らのデータを確実に受信することができる。すなわち、
伝送の誤りを防止することができる。

【０１６３】しかも、テストモードにおいて送信処理を
複数回反復実行し、その合計時間から１サイクルの処理
時間を求め、その処理時間が予め設定した最短処理時間
よりも長くなるように遅延時間を求めているので、遅延
時間を迅速に求めることができる。

【０１６４】また、テストモードを使用してデータライ
ン、Ｓｔｒｏｂｅ信号それぞれ単独で１サイクル当りの
処理時間を得、それぞれの処理時間の差に基づいて送信
１サイクルにおける遅延を設定し、以後の通常のデータ
送信に使用することにより、Ｓｔｒｏｂｅ信号とデータ
とのタイミングを確実に取ることができ、従ってプリン
タ２はホストコンピュータ１からのデータを確実に受信
することができる。すなわち、伝送の誤りを防止するこ
とができる。

【０１６５】なお、遅延を設定する場合に、１サイクル
当りの誤りなしの最短処理時間を実験的に求め（様々な
遅延で伝送を行い成功する最短処理時間を求める。）、
これに余裕値を加えて最短処理時間とし、そして１サイ
クル当りの処理時間がその最短処理時間よりも長くなる
ように遅延を調整すれば、遅延設定が容易にできる。

【０１６６】この遅延設定はデータラインのみの処理や
Ｓｔｒｏｂｅ信号のみの処理ににおいても同様にでき、
遅延設定が容易にできる。

【０１６７】なお、テストモードを使用して遅延を設定
する処理は、装置の電源の投入時に自動的に行っても、
また入力装置からの指令により実行してもよい。

【０１６８】また、テストモードを使用して遅延を設定
する処理は、最初の送信処理の前に自動的に実行し、実
行した事実を記憶して以降においては実行しないように
してもよい。

【０１６９】また、ホストコンピュータ１にプリンタ２
が接続した際にホストコンピュータ１側でそのことを信
号線から検出し、そのときに遅延を設定する処理を実行
してもよい。

【０１７０】さらに装置の動作周波数などに影響されな
いので、異なる動作周波数を持つ装置に対しても同じ構
造でよい。従って生産性を向上でき経済的である。

【０１７１】さらにまた、１回目の試験送信で必要な遅
延時間を決定できる。また、単位遅延を挿入した２回目
の試験送信で必要な遅延の単位数を求めることができ
る。従って遅延時間の設定を効率的に行うことができ
る。

【０１７２】

【発明の効果】以上、本発明によれば、テストモードに
よりデータ送信に先立って試験データ送信を複数回実行
し、その実行時間をタイマ手段でカウントしてデータ送
信の１サイクルの処理時間を求め、その１サイクルの処
理時間が予め設定した１サイクルの最短処理時間よりも
長くなるように遅延時間を挿入し、その後にデータ送信
を行うようにしているので、データ送信処理の各ステッ
プ間に挿入すべき適切な遅延時間を迅速に求めてデータ
送信時に挿入でき、これにより伝送の誤りを防止でき、
しかも高速伝送ができるインターフェース装置を提供で
きる。

【０１７３】また、本発明によれば、テストモードによ
りデータ送信に先立ってデータラインのみの試験送信処
理と制御ラインのみの試験送信処理をそれぞれ複数回実
行し、その各実行時間をタイマ手段でカウントしてデー
タラインのみの１サイクルの処理時間と制御ラインのみ
の１サイクルの処理時間を求め、その各１サイクルの処
理時間が予め設定したそれぞれの１サイクルの最短処理
時間よりも長くなるように遅延時間を挿入し、さらにこ
の遅延時間の挿入後において、試験データ送信を複数回
実行し、その実行時間をタイマ手段でカウントしてデー
タ送信の１サイクルの処理時間を求め、その１サイクル
の処理時間が予め設定した１サイクルの最短処理時間よ
りも長くなるように遅延時間を挿入し、その後にデータ
送信を行うようにしているので、データ送信処理の各ス
テップ間に挿入すべき適切な遅延時間を迅速に求めてデ
ータ送信時に挿入でき、これにより伝送の誤りを防止で
き、しかも高速伝送ができるインターフェース装置を提
供できる。

【図面の簡単な説明】

【図１】本発明の実施例を示すブロック図。

【図２】同実施例で使用するデータ送信信号の立下がり
のみを使用するブロック同期方式のタイミング図。

【図３】同実施例で使用するデータ送信信号の立下がり
と立上がりの両方を使用するブロック同期方式のタイミ
ング図。

【図４】同実施例で使用するブロック同期方式の同期動
作を示すタイミング図。

【図５】正確な受信に要求されるタイミングとレベル値
を説明するためのアナログ波形図。

【図６】同実施例で使用するデータ送信信号の立下がり
のみを使用するブロック同期方式において遅延の必要性
とその効果を説明するための波形図。

【図７】同実施例で使用するデータ送信信号の立下がり
と立上がりの両方を使用するブロック同期方式において
遅延の必要性とその効果を説明するための波形図。

【図８】同実施例で使用するデータ送信信号の立下がり
のみを使用するブロック同期方式における１サイクルの
送信処理を示す流れ図。

【図９】同実施例で使用するデータ送信信号の立下がり
のみを使用するブロック同期方式におけるＳｔｒｏｂｅ
信号のみの１サイクルの送信処理を示す流れ図。

【図１０】同実施例で使用するデータ送信信号の立下が
りのみを使用するブロック同期方式におけるデータライ
ンのみの１サイクルの送信処理を示す流れ図。

【図１１】同実施例の遅延を逐次増大させつつ遅延を決
定する処理を示す流れ図。

【図１２】同実施例の単位遅延数の算出処理の一例を示
す流れ図。

【図１３】同実施例の単位遅延数の算出処理の他の例を
示す流れ図。

【図１４】同実施例においてデータラインのみ、Ｓｔｒ
ｏｂｅ信号のみの処理時間を使用して遅延を逐次増大さ
せつつ遅延を決定する処理を示す流れ図。

【図１５】同実施例においてデータラインのみ、Ｓｔｒ
ｏｂｅ信号のみの処理時間を使用しての単位遅延数の算
出処理を示す流れ図。

【図１６】同実施例で使用するデータ送信信号の立下が
りと立上がりの両方を使用するブロック同期方式におけ
る１サイクルの送信処理を示す流れ図。

【図１７】同実施例で使用するデータ送信信号の立下が
りと立上がりの両方を使用するブロック同期方式におけ
るＳｔｒｏｂｅ信号のみの１サイクルの送信処理を示す
流れ図。

【図１８】同実施例で使用するデータ送信信号の立下が
りと立上がりの両方を使用するブロック同期方式におけ
るデータラインのみの１サイクルの送信処理を示す流れ
図。

【図１９】同実施例において信号線の状態によりテスト
モードをプリンタ側に知らせるときのタイミング図。

【図２０】同実施例においてコマンドによりテストモー
ドをプリンタ側に知らせるときのタイミング図。

【図２１】同実施例のテストモード処理の一例を示す流
れ図。

【図２２】同実施例のテストモード処理の他の例を示す
流れ図。

【図２３】同実施例においてデータ送信信号のみを使用
するテストモードのタイミング図。

【図２４】同実施例においてデータラインのみを使用す
るテストモードのタイミング図。

【図２５】従来のインターフェース装置の基本動作を示
すデータライン及び制御ラインのタイミング図。

【図２６】データ送信信号の立下がりを使用するブロッ
ク同期方式の誤り発生を説明するための波形図。

【図２７】データ送信信号の立下がりを使用するブロッ
ク同期方式の別の誤り発生を説明するための波形図。

【図２８】データ送信信号の立下がりと立上がりの両方
を使用するブロック同期方式の正常時のデータ読取りタ
イミングを示す波形図。

【図２９】データ送信信号の波形状態と変化時点との関
係を示し、かつ誤り発生を説明する図。

【図３０】データ送信信号の立下がりと立上がりの両方
を使用するブロック同期方式の誤り発生を説明するため
の波形図。

【符号の説明】

１…ホストコンピュータ ２…プリンタ １１，２１…ＣＰＵ（中央処理装置） １６，２５…パラレルインターフェース

Claims (2)

【特許請求の範囲】
1. 【請求項１】 信号を伝送する複数本の制御ラインと所
   定ビット幅のデータをパラレル伝送するデータラインを
   有するインターフェース装置において、前記各制御ライ
   ンの１つを伝送するデータ送信信号がハイレベルからロ
   ーレベル及びローレベルからハイレベルに変化するタイ
   ミングの一方又は両方で前記データラインを介してデー
   タを複数データのブロック単位で送受信の同期を取りつ
   つパラレル伝送する高速伝送手段と、データ送信に先立
   って試験データ送信を前記高速伝送手段により複数回実
   行するテストモードと、このテストモードの実行開始を
   受信側に知らせる手段と、前記テストモードによる試験
   データ送信の複数回実行時間をカウントするタイマ手段
   と、このタイマ手段のカウント時間によりデータ送信の
   １サイクルの処理時間を求める手段と、この手段にて求
   めたデータ送信の１サイクルの処理時間を予め設定した
   １サイクルの最短処理時間と比較し、１サイクルの処理
   時間が最短処理時間よりも長くなるように遅延時間を挿
   入する手段を設けたことを特徴とするインターフェース
   装置。
2. 【請求項２】 信号を伝送する複数本の制御ラインと所
   定ビット幅のデータをパラレル伝送するデータラインを
   有するインターフェース装置において、前記各制御ライ
   ンの１つを伝送するデータ送信信号がハイレベルからロ
   ーレベル及びローレベルからハイレベルに変化するタイ
   ミングの一方又は両方で前記データラインを介してデー
   タを複数データのブロック単位で送受信の同期を取りつ
   つパラレル伝送する高速伝送手段と、データ送信に先立
   ってデータラインのみの試験送信処理と制御ラインのみ
   の試験送信処理を個々に複数回実行するとともにその後
   に試験データ送信を前記高速伝送手段により複数回実行
   するテストモードと、このテストモードの実行開始を受
   信側に知らせる手段と、前記テストモードによる各試験
   送信処理の複数回実行時間をそれぞれカウントするとと
   もに試験データ送信の複数回実行時間をカウントするタ
   イマ手段と、このタイマ手段による各試験送信処理のカ
   ウント時間により各送信処理の１サイクルの処理時間を
   求める手段と、この手段にて求めた各送信処理の１サイ
   クルの処理時間を予め設定したそれぞれの１サイクルの
   最短処理時間と比較し、各送信処理の１サイクルの処理
   時間がそれぞれの最短処理時間よりも長くなるように遅
   延時間を挿入する手段と、この手段による遅延時間の挿
   入後において、前記タイマ手段による試験データ送信の
   カウント時間によりデータ送信の１サイクルの処理時間
   を求める手段と、この手段にて求めたデータ送信の１サ
   イクルの処理時間を予め設定した１サイクルの最短処理
   時間と比較し、１サイクルの処理時間が最短処理時間よ
   りも長くなるように遅延時間を挿入する手段を設けたこ
   とを特徴とするインターフェース装置。