JPH07249712A - 窒化アルミニウム基板上に抵抗性導電パターンを形成する方法 - Google Patents

窒化アルミニウム基板上に抵抗性導電パターンを形成する方法

Info

Publication number
JPH07249712A
JPH07249712A JP4352402A JP35240292A JPH07249712A JP H07249712 A JPH07249712 A JP H07249712A JP 4352402 A JP4352402 A JP 4352402A JP 35240292 A JP35240292 A JP 35240292A JP H07249712 A JPH07249712 A JP H07249712A
Authority
JP
Japan
Prior art keywords
resistive
substrate
aluminum nitride
film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4352402A
Other languages
English (en)
Inventor
Jerry L White
ジェリー・エル・ホワイト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH07249712A publication Critical patent/JPH07249712A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Adjustable Resistors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 RF半導体デバイス等の高周波半導体デバイ
スに用いられる窒化アルミニウム基板に抵抗性の導電パ
ターンを形成する方法を得る。 【構成】 窒化アルミニウム基板に抵抗性の接着促進膜
を形成する方法は、窒化アルミニウム基板を準備し、次
にその上に抵抗性のクロムを含有する膜を形成する段階
を含む。次に、前記抵抗性の膜に耐熱性の金属層を形成
する。耐熱金属層がひとたび形成されると、耐熱金属層
および抵抗性膜は所望の形状にパターン化される。1以
上の導電層が前記パターン化された耐熱金属層に形成さ
れて、半導体ダイが電気的に接続される導電パターンと
して機能する。抵抗は導電パターンのラインの間に形成
される。抵抗は抵抗性膜から形成される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は一般に半導体装置に関
し、さらに詳細には窒化アルミニウム基板上に導電パタ
ーンを形成する方法に関する。
【0002】
【従来の技術】RFデバイスのような高周波半導体デバ
イスは従来技術としてよく知られている。多くの高周波
パッケージには、通常、半導体を実際に取付けるための
絶縁基板が用いられている。この絶縁基板には半導体ダ
イを電気的に、通常はワイヤボンディングの方法によっ
て接続するための導電パターンがよく設けられている。
【0003】酸化ベリリウム(BeO)はRFデバイスの
絶縁基板にしばしば用いられるセラミック材料としてよ
く知られている。酸化ベリリウムは非常によい熱伝導性
を有する点で好ましい材料である。しかしながら、酸化
ベリリウムは非常に高価であり、使いづらいという欠点
がある。さらに、酸化ベリリウムは粉末状態では有毒で
あり、この問題からその使用に関して政府による規制が
厳しくなっている。酸化ベリリウム等のセラミックスを
用いたRFパッケージは周波数調整が比較的困難である
という欠点がある。これらの酸化ベリリウムに関する問
題点から、当該技術分野においては高周波デバイスの基
板として用いることのできるその他の絶縁材料が研究さ
れてきた。
【0004】酸化アルミニウム(Al2O3)がRFパッケ
ージの基板材料として研究されている。酸化アルミニウ
ムハ数多くのよい特性を持ってはいるが、その熱伝導性
がよくないので高周波におけるさまざまな応用において
は不適当である。
【0005】窒化アルミニウム基板はこれまでにも使用
されている。歴史的には窒化アルミニウム基板は厚膜プ
ロセスとともに用いられている。そのような厚膜プロセ
スの1つではモリブデン/マンガン・フィルムの転写
(スクリーニング)そして接着のための燃焼を用いる。
このフィルムは通常1ミル以上の厚みを持つ。モリブデ
ン/マンガン転写膜が形成されると、ニッケル/金のよ
うな金属化組織がモリブデン/マンガン転写膜の上に形
成される。窒化アルミニウムは金属に対する接着性が非
常にわるいので、この転写膜は厚膜プロセスにおいては
欠かせないものである。この厚い転写膜の必要性は、そ
れによって半導体パッケージの大きさを肥大化し、また
電気特性に深刻な問題を引き起こすことから、望ましい
ことではない。さらに、モリブデン/マンガン転写膜は
抵抗性のものではないので、抵抗特性をこれから得るこ
とはできない。
【0006】窒化アルミニウムを用いた様々な薄膜プロ
セスが研究されている。そのような薄膜プロセスの1つ
ではチタンまたはタングステンの膜を窒化アルミニウム
基板上にスパッタリングし、続けてこの膜を焼き付け
る。チタンまたはタングステンのスパッタリングには反
応性スパッタリングが使用できる。この反応性スパッタ
リングは、窒化アルミニウム基板と金属膜との間に窒化
物が形成されるように温度およびガスが制御される制御
容器内で通常実行される。この窒化物の働きによって基
板と金属膜は接着される。この方法における欠点はチタ
ンもタングステンも抵抗性の材料でないので、多くの所
望の抵抗特性が得られないということである。
【0007】
【解決すべき課題】したがって、これら従来技術の制限
を克服する、窒化アルミニウム基板に抵抗性の導電パタ
ーンを形成する手法を得ることは非常に望ましいことで
ある。
【0008】
【課題を解決するための手段】窒化アルミニウム基板に
抵抗性の接着促進膜を形成する方法であって、窒化アル
ミニウム基板を準備し、次にその上に抵抗性のクロムを
含有する膜を形成する段階を含む。次に、前記抵抗性の
膜に耐熱性の金属層を形成する。耐熱金属層がひとたび
形成されると、耐熱金属層および抵抗性膜は所望の形状
にパターン化される。1以上の導電層が前記パターン化
された耐熱金属層に形成されて、半導体ダイが電気的に
接続される導電パターンとして機能する。抵抗は導電パ
ターンのラインの間に形成される。抵抗は抵抗性膜から
形成される。
【0009】
【実施例】図1は半導体パッケージ10の一部を拡大平
面図で示したものである。半導体パッケージ10は半導
体ダイ14がその上に配置された窒化アルミニウム基板
を含む。さらにこの図において基板12上にパターン化
された導電ライン16およびこれら様々な導電ライン1
6の間に設けられた薄膜抵抗18が示されている。
【0010】図示された半導体パッケージ10の一部分
は、一般的にはRFパッケージのような高周波パッケー
ジの一部である。基板12は典型的には金属頭部(ヘッ
ダー)またはヒートシンクに取付けられ、リードはこれ
らの部材から伸びるように設けられる。導電ライン16
は導電ライン16はこれらのリードに電気的に、通常は
ワイヤボンディングで結合される。次に、導電ライン1
6は半導体ダイ14に電気的に結合される。半導体ダイ
全体が組み立てられると、蓋部が半導体ダイ14、導電
ライン16および抵抗器18を含む基板12を覆うよう
に配置される。窒化アルミニウムは高周波パッケージの
基板12として用いるのに非常に好適な材料である。窒
化アルミニウムはこの型のパッケージに必要な好適な熱
伝導特性を有している。さらに、窒化アルミニウムは比
較的安価であり、取り扱いが容易で、有毒でも危険物で
もない。しかしながら、窒化アルミニウムは一般に金属
に対しての接着性が貧弱であり、様々な厚膜や反応性ス
パッタリングプロセスを利用しなければならない。
【0011】図示された半導体パッケージ10の一部分
の製造方法を以下で詳説する。まず最初に、窒化アルミ
ニウム基板12が用意される。窒化アルミニウム基板1
2は清浄されて、表面には不純物は残っていない状態で
ある。一般的な清浄プロセスは基板12をアセトンで洗
浄し、次にDI水の中でスピンリンスドライを実行す
る。前記スピンリンスドライに続いて、基板12は摂氏
300度で30分間ベークされる。このベークによって
基板12は完全に乾燥する。
【0012】清浄工程に続いて、抵抗性のクロムを含む
膜が窒化アルミニウム基板12上に形成される。一酸化
硅素クロム(CrSiO)が好適な膜である。この一酸化硅
素クロム膜はアルゴン雰囲気中RFスパッタリングの方
法で基板12に形成される。これは当該技術分野におい
ては周知の方法である。好適には、一酸化硅素クロムを
デポジションするのには、90%のクロムと10%の一
酸化硅素との組み合わせがターゲットとして用いられ
る。この一酸化硅素クロム膜は1500オングストロー
ム以下の厚さであるべきであり、さらに300から60
0オングストローム程度の範囲の厚さであるのが望まし
い。さらにより好適には400から500オングストロ
ームの厚さが得られるのがよい。一酸化硅素クロム膜は
単位面積当り100から150オームの範囲の面抵抗率
を有し、さらに好適には単位面積につき127オームの
面抵抗率を有する。ここで理解されるべきは、この一酸
化硅素クロム膜の抵抗率は特定の用途に対応して変化さ
せうるということである。
【0013】一酸化硅素クロムは窒化アルミニウム基板
12に対して非常によい接着性を持っている。窒化アル
ミニウム上に一酸化硅素クロムがデポジションされる
と、それはCr2O3-Siとなって堆積する。つまり、オキシ
窒化アルミナが形成されるために窒化アルミニウム表面
への粘着性が非常に優れているのである。この抵抗性の
クロム含有膜によって、基板12上に直接に薄膜抵抗1
8を形成することが可能になる。抵抗18は所望の電気
的特性を得るためにパッケージ10のような高周波半導
体パッケージには非常に望ましいものである。
【0014】抵抗性のクロム含有膜の形成に続いて、耐
熱性の金属層が抵抗膜の上に形成される。この耐熱金属
膜は好適には金を含んで成るが、その他の耐熱金属も使
用可能である。この耐熱金属層は好適には200から2
000オングストローム程度の厚さを持つが、もっとも
好適には1000オングストロームのオーダーである。
この耐熱金属層の抵抗膜へのデポジションは、抵抗膜が
デポジションされた際の真空状態を維持したまま行うの
が望ましい。これにより予測しうる汚染による問題を避
けることができる。この耐熱金属層はこれから述べる導
電層のための接着促進層として働く。しかしながら、理
解されるべきは、抵抗膜の上に形成された耐熱金属層を
単独で導電ライン16として用いることが可能であると
いうことである。
【0015】耐熱金属層の形成に続いて、耐熱金属層お
よび抵抗膜はともに導電ライン16のパターンを定義す
るためにフォトレジストでパターン化される。次に1つ
またはそれ以上の導電層がパターン化された耐熱金属層
の上に形成される。好適には、この1またはそれ以上の
導電層は金属または金属組織から構成される。好適実施
例においては、銅の層が耐熱金属層上に形成され、ニッ
ケル層がこの銅の層上に形成され、さらに金の層がこの
ニッケル層上に形成される。これら導電層は好適にはパ
ターン化された耐熱金属層の上にめっきされる。ここで
理解されるべきは、めっきの際にフォトレジストのパタ
ーンによって窒化アルミニウム基板にはめっきが行われ
ず、めっきがおこなわれるのは耐熱金属層のパターン化
された部分だけであるということである。ここでは金属
導電層について説明しているが、その他の導電材料も使
用可能であることは理解されるであろう。導電ライン1
6は抵抗膜、耐熱性金属層、およびパターン化された導
電層を含んで構成されている。
【0016】導電ライン16の形成に続いて、抵抗18
が形成される。導電ライン16をパターン化するのに用
いたフォトレジスト層を取り除いた後、第2フォトレジ
ストパターンを用いて抵抗18が定義される。耐熱金属
層および抵抗膜のパターン化もめっきもされていない部
分は取り除かれて、導電ライン16も抵抗18も形成さ
れない部分については基板12が露出させる。この第2
のフォトレジスト層は取り除かれ、抵抗パターン18に
配置された耐熱金属層の部分は取り除かれてクロム含有
膜からなる抵抗18が残される。抵抗18はそれらの大
きさや抵抗膜の面抵抗を変えることによって、所望の値
を得るように製造可能である。さらに、抵抗18はある
特定の値にレーザーを用いて調整可能である。
【0017】次に、半導体ダイ14は窒化アルミニウム
基板12に取付けられ、導電ライン16に電気的に結合
される。半導体14は不導電性のダイ取付用材料を用い
て取付け可能であり、次に導電ライン16にワイヤボン
ディングされる。これとは逆に、接着パッドまたはそれ
に類似した半導体14の裏側に設置されるものによって
導電ライン16に直接結合することもできる。ボールボ
ンディング技術およびそれらに類似したこの種の電気的
結合を可能にする技術はすでによく知られているもので
ある。
【0018】ここで説明した発明によって導電ライン1
6および抵抗18を窒化アルミニウム基板12上に形成
することが可能になる。クロムを含む抵抗膜はさらに窒
化アルミニウム基板12に対して非常によく接着する。
耐熱金属層は抵抗膜に対して非常によく接着し、その上
にさらに耐熱金属層に接着する追加の導電層を形成する
ことを可能にする。さらに、耐熱金属層の形成によって
その上にさらに追加の金属導電層をめっきすることが可
能になる。ここで説明した種類のパッケージはRFデバ
イスパッケージのような高周波応用製品においては非常
に有用である。
【図面の簡単な説明】
【図1】図1は導電パターンを表面上に持つ窒化アルミ
ニウム基板の上に配置された半導体ダイを拡大平面図で
示したものである。
【符号の説明】
12 窒化アルミニウム基板 14 半導体ダイ 16 導電ライン 18 抵抗

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 窒化アルミニウム基板に抵抗性の接着促
    進膜を形成する方法であって:窒化アルミニウム基板を
    準備する段階;前記基板に抵抗性のクロムを含有する膜
    を形成する段階;および前記抵抗性の膜に耐熱性の金属
    層を形成する段階;からなることを特徴とする方法。
  2. 【請求項2】 窒化アルミニウム基板に導電パターンを
    形成する方法であって:窒化アルミニウム基板を準備す
    る段階;前記基板に抵抗性のクロムを含有する膜を形成
    する段階;前記抵抗性の膜に耐熱性の金属層を形成する
    段階;前記抵抗性膜および前記耐熱金属層をパターン化
    する段階;および前記パターン化された耐熱金属層に1
    以上の導電層を形成する段階;からなることを特徴とす
    る方法。
  3. 【請求項3】 窒化アルミニウム基板の上に半導体デバ
    イスを製造する方法であって:窒化アルミニウム基板を
    準備する段階;前記基板を清浄する段階;1500オン
    グストローム以下の厚みを持ち抵抗性を有する一酸化硅
    素クロム層を前記基板に形成する段階;200から20
    00オングストローム程度の厚みを持つ金の層を前記抵
    抗性層に形成する段階;前記抵抗性層および金の層をパ
    ターン化する段階;1以上の導電層を前記金の層に形成
    する段階;前記パターン化された層の間に前記抵抗性層
    において抵抗を形成する段階;および前記基板に半導体
    ダイを配置し、前記ダイを前記1以上の導電層に対して
    電気的に結合する段階;からなることを特徴とする方
    法。
  4. 【請求項4】 半導体パッケージであって:窒化アルミ
    ニウム基板;前記基板に配置される複数の導電ラインで
    あって、前記ラインは、前記基板に配置される抵抗性ク
    ロム含有層、前記抵抗性層に配置される耐熱金属層およ
    び前記耐熱金属層に配置される1以上の導電層から構成
    される導電ライン;前記基板上前記ラインの間に配置さ
    れる抵抗であって、前記抵抗性層から形成される抵抗;
    および前記基板上に配置され、前記導電ラインに電気的
    に結合される半導体ダイ;から構成されることを特徴と
    する半導体パッケージ。
JP4352402A 1991-10-20 1992-12-11 窒化アルミニウム基板上に抵抗性導電パターンを形成する方法 Pending JPH07249712A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/811,272 US5221639A (en) 1991-10-20 1991-10-20 Method of fabricating resistive conductive patterns on aluminum nitride substrates
US811272 1991-12-20

Publications (1)

Publication Number Publication Date
JPH07249712A true JPH07249712A (ja) 1995-09-26

Family

ID=25206082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4352402A Pending JPH07249712A (ja) 1991-10-20 1992-12-11 窒化アルミニウム基板上に抵抗性導電パターンを形成する方法

Country Status (3)

Country Link
US (1) US5221639A (ja)
EP (1) EP0548652A1 (ja)
JP (1) JPH07249712A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254869A (en) * 1991-06-28 1993-10-19 Linear Technology Corporation Aluminum alloy/silicon chromium sandwich schottky diode
US5494845A (en) * 1993-08-17 1996-02-27 Raytheon Company Method of fabrication of bilayer thin film resistor
JP3845925B2 (ja) * 1996-02-05 2006-11-15 住友電気工業株式会社 窒化アルミニウム基材を用いた半導体装置用部材及びその製造方法
US5976392A (en) * 1997-03-07 1999-11-02 Yageo Corporation Method for fabrication of thin film resistor
US6023086A (en) * 1997-09-02 2000-02-08 Motorola, Inc. Semiconductor transistor with stabilizing gate electrode
JP2003023239A (ja) * 2001-07-05 2003-01-24 Sumitomo Electric Ind Ltd 回路基板とその製造方法及び高出力モジュール
JP2003023224A (ja) * 2001-07-05 2003-01-24 Sumitomo Electric Ind Ltd 回路基板とその製造方法及び高出力モジュール
JP2003124590A (ja) * 2001-10-17 2003-04-25 Sumitomo Electric Ind Ltd 回路基板とその製造方法及び高出力モジュール
US7106167B2 (en) * 2002-06-28 2006-09-12 Heetronix Stable high temperature sensor system with tungsten on AlN

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2532472B1 (fr) * 1982-08-31 1985-12-20 Lignes Telegraph Telephon Procede de fabrication de connexions electriques pour circuit hybride et circuit hybride comportant de telles connexions
JPS61107542U (ja) * 1984-12-19 1986-07-08
JPS63317357A (ja) * 1987-06-22 1988-12-26 Hitachi Ltd サ−マルヘツド
DE68922118T2 (de) * 1988-01-25 1995-10-12 Toshiba Kawasaki Kk Schaltungsplatte.
DD283755A7 (de) * 1988-11-22 1990-10-24 Akademie Der Wissenschaften Der Ddr,Dd Praezisions-widerstands-duennschicht
JP2772001B2 (ja) * 1988-11-28 1998-07-02 株式会社日立製作所 半導体装置
US4951014A (en) * 1989-05-26 1990-08-21 Raytheon Company High power microwave circuit packages
EP0421680B1 (en) * 1989-09-27 1994-03-16 Kabushiki Kaisha Toshiba Aluminium nitride circuit board
US5028306A (en) * 1990-09-04 1991-07-02 Motorola, Inc. Process for forming a ceramic-metal adduct

Also Published As

Publication number Publication date
US5221639A (en) 1993-06-22
EP0548652A1 (en) 1993-06-30

Similar Documents

Publication Publication Date Title
CA1189748A (en) Maskless coating of metallurgical features of a dielectric substrate
JPH07283077A (ja) 薄膜コンデンサ
Rairden et al. Interdiffusion in thin conductor films—chromium/gold, nickel/gold and chromium silicide/gold
US5427983A (en) Process for corrosion free multi-layer metal conductors
JPH07249712A (ja) 窒化アルミニウム基板上に抵抗性導電パターンを形成する方法
WO2000069219A1 (fr) Plaque chauffante et son procede de fabrication
JP3646548B2 (ja) SiC半導体デバイス
US6993828B2 (en) Method for manufacturing metal thin film resistor
JPS62199043A (ja) 薄膜回路及びその製造法
JPS6260662A (ja) サ−マルヘツドの製造方法
JPH10125508A (ja) チップサーミスタ及びその製造方法
JP2004087913A (ja) 銅メッキセラミックス基板およびその製造方法ならびに銅メッキセラミックス基板を備えた熱電モジュール
JP4707890B2 (ja) チップ抵抗器およびその製造方法
JPH0423401B2 (ja)
JP2555898B2 (ja) ダイヤモンド薄膜へのメタライズ方法およびパターン形成方法
JP2760560B2 (ja) 回路基板
JP3677381B2 (ja) 配線基板
JP2727541B2 (ja) 薄膜サーミスタの製造法
JPH03173195A (ja) 窒化アルミニウム基板における導体回路の形成方法
JP2524129B2 (ja) セラミツク配線基板
JPH05148067A (ja) セラミツクス基板及びその製造方法
JP2643004B2 (ja) ハイブリッドic基板
JPS62109664A (ja) サ−マルヘツド
JPS62202753A (ja) 薄膜型サ−マルヘツド
JP2004022475A (ja) セラミックスヒータ及びその製造方法