JPH07245356A - 半導体パッケージおよびその製造方法 - Google Patents
半導体パッケージおよびその製造方法Info
- Publication number
- JPH07245356A JPH07245356A JP3558794A JP3558794A JPH07245356A JP H07245356 A JPH07245356 A JP H07245356A JP 3558794 A JP3558794 A JP 3558794A JP 3558794 A JP3558794 A JP 3558794A JP H07245356 A JPH07245356 A JP H07245356A
- Authority
- JP
- Japan
- Prior art keywords
- lid
- sealing
- semiconductor package
- package
- frame portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】 （修正有）
【目的】気密封止型半導体パッケージの気密性、生産性
を良くし、該パッケージを得る工程の円滑化を図る。 【構成】半導体素子載置用基板２１と、この基板上の前
記半導体素子を含む被封止部を取り囲み、断面形状が段
形の封止用枠部２２と、この枠部の前記段形の部分には
め込まれるごとく配置され、前記被封止部を蓋する蓋体
２３とを具備した。
を良くし、該パッケージを得る工程の円滑化を図る。 【構成】半導体素子載置用基板２１と、この基板上の前
記半導体素子を含む被封止部を取り囲み、断面形状が段
形の封止用枠部２２と、この枠部の前記段形の部分には
め込まれるごとく配置され、前記被封止部を蓋する蓋体
２３とを具備した。
Description
【０００１】
【産業上の利用分野】本発明は、気密封止型の集積回路
のパッケージとして好適する半導体パッケージおよびそ
の製造方法に関するもので、特に、放熱性が要求される
大形キャビティの半導体パッケージに使用されるもので
ある。
のパッケージとして好適する半導体パッケージおよびそ
の製造方法に関するもので、特に、放熱性が要求される
大形キャビティの半導体パッケージに使用されるもので
ある。
【０００２】
【従来の技術】従来の気密封止型キャビティダウンの半
導体パッケージには、図３、図４のようなものが使用さ
れていた。図３はリッド（蓋）を除去した状態で示す平
面図、図４は図３のＡ−Ａ線に沿う断面図（ただしリッ
ド付き）である。
導体パッケージには、図３、図４のようなものが使用さ
れていた。図３はリッド（蓋）を除去した状態で示す平
面図、図４は図３のＡ−Ａ線に沿う断面図（ただしリッ
ド付き）である。
【０００３】即ち、積層セラミックス基板１のキャビテ
ィ２を囲むようにろう付けした、上面（封止面）が平坦
なシールリングもしくはウエルドリング（枠部：以下、
シールリングと称する）３に、金属板状のリッド（蓋
体）４を載せ、リッド４のエッジに電極ローラで断続的
に抵抗溶接を行うシーム溶接封止用のパッケージ、或い
はこれと同様なパッケージを使用してレーザ溶接により
封止を行うものであった。
ィ２を囲むようにろう付けした、上面（封止面）が平坦
なシールリングもしくはウエルドリング（枠部：以下、
シールリングと称する）３に、金属板状のリッド（蓋
体）４を載せ、リッド４のエッジに電極ローラで断続的
に抵抗溶接を行うシーム溶接封止用のパッケージ、或い
はこれと同様なパッケージを使用してレーザ溶接により
封止を行うものであった。
【０００４】また別の例として、図５、図６のようなも
のも使用されていた。図５はリッド（蓋）を除去した状
態で示す平面図、図６は図５のＢ−Ｂ線に沿う断面図
（ただしリッド付き）である。
のも使用されていた。図５はリッド（蓋）を除去した状
態で示す平面図、図６は図５のＢ−Ｂ線に沿う断面図
（ただしリッド付き）である。
【０００５】即ち、積層セラミックス基板６のキャビテ
ィ７の周辺のシールめっき８とリッド１１との間に、半
田の薄板９を挟み込み、荷重を与えながら、半田９を溶
融して、リッド１１を溶融してリッドを接合することに
より、封止を行うパッケージである。
ィ７の周辺のシールめっき８とリッド１１との間に、半
田の薄板９を挟み込み、荷重を与えながら、半田９を溶
融して、リッド１１を溶融してリッドを接合することに
より、封止を行うパッケージである。
【０００６】ところで図３〜図６において、パッケージ
が高放熱性を備えるには、封止面が、実装面側即ちＩ／
Ｏ（入出力）ピン５、１０側に存在する、キャビティダ
ウン（キャビティ２、７が基板１、６の下側に配置され
る）の構造をとる。
が高放熱性を備えるには、封止面が、実装面側即ちＩ／
Ｏ（入出力）ピン５、１０側に存在する、キャビティダ
ウン（キャビティ２、７が基板１、６の下側に配置され
る）の構造をとる。
【０００７】しかし、キャビティダウン型パッケージを
抵抗シーム溶接で封止するためには、ローラ電極の軌跡
にはＩ／Ｏピン５を設置できないため、パッケージの平
面積が大きくなる。
抵抗シーム溶接で封止するためには、ローラ電極の軌跡
にはＩ／Ｏピン５を設置できないため、パッケージの平
面積が大きくなる。
【０００８】また、従来のパッケージを前記のレーザで
封止すると、溶接の際に発生する金属微粒子の炎がパッ
ケージの外側に発生し、Ｉ／Ｏピン５を汚染するのみな
らず、溶接雰囲気から微粒子を除去することが困難であ
る。従って、封止前にピンのカバーを取り付けておくこ
ととか、封止後に外装の洗浄工程が必要になる。
封止すると、溶接の際に発生する金属微粒子の炎がパッ
ケージの外側に発生し、Ｉ／Ｏピン５を汚染するのみな
らず、溶接雰囲気から微粒子を除去することが困難であ
る。従って、封止前にピンのカバーを取り付けておくこ
ととか、封止後に外装の洗浄工程が必要になる。
【０００９】また、大形キャビティのパッケージでは、
リッド４を厚くする必要があるが、リッドとシールリン
グ３の溶接継ぎ手が重ね合わせであるため、高いレーザ
出力が必要で、生産効率が低くなる。さらに高出力であ
る分、より金属微粒子量が多くなり、それを考慮する
と、レーザ装置の稼働率も低下する。
リッド４を厚くする必要があるが、リッドとシールリン
グ３の溶接継ぎ手が重ね合わせであるため、高いレーザ
出力が必要で、生産効率が低くなる。さらに高出力であ
る分、より金属微粒子量が多くなり、それを考慮する
と、レーザ装置の稼働率も低下する。
【００１０】一方、半田９で封止すると、パッケージの
表面状態、封止条件に対して敏感性があって、封止不良
が比較的多い。また、シール面積に比例した荷重を与え
ることが必要となるが、大形キャビティのパッケージで
は、大きな荷重を付与する必要があり、リッド１１に反
りが発生しやすく、また、自動化が困難である。そして
半田の機械的強度が低く、大形キャビティには不向きで
ある。
表面状態、封止条件に対して敏感性があって、封止不良
が比較的多い。また、シール面積に比例した荷重を与え
ることが必要となるが、大形キャビティのパッケージで
は、大きな荷重を付与する必要があり、リッド１１に反
りが発生しやすく、また、自動化が困難である。そして
半田の機械的強度が低く、大形キャビティには不向きで
ある。
【００１１】また、図３〜図６のどのタイプのパッケー
ジも、封止前においては、リッド５、１０は、封止箇所
に載置されているだけであって、位置が安定せず、封止
後のパッケージは、リッド５、１０の位置精度が悪い。
ジも、封止前においては、リッド５、１０は、封止箇所
に載置されているだけであって、位置が安定せず、封止
後のパッケージは、リッド５、１０の位置精度が悪い。
【００１２】
【発明が解決しようとする課題】本発明は、上記実情に
鑑みてなされたもので、Ｉ／Ｏピンなどのパッケージ形
状に影響を受けず、大形キャビティダウン構成に対応
し、堅固で確実な封止を実現できる半導体パッケージお
よびその製造方法を提供するものである。
鑑みてなされたもので、Ｉ／Ｏピンなどのパッケージ形
状に影響を受けず、大形キャビティダウン構成に対応
し、堅固で確実な封止を実現できる半導体パッケージお
よびその製造方法を提供するものである。
【００１３】
【課題を解決するための手段と作用】本発明は、半導体
素子載置用基板と、この基板上の前記半導体素子を含む
被封止部を取り囲み、断面形状が段形の封止用枠部と、
この枠部の前記段形の部分にはめ込まれるごとく配置さ
れ、前記被封止部を蓋する蓋体とを具備したことを特徴
とする半導体パッケージである。
素子載置用基板と、この基板上の前記半導体素子を含む
被封止部を取り囲み、断面形状が段形の封止用枠部と、
この枠部の前記段形の部分にはめ込まれるごとく配置さ
れ、前記被封止部を蓋する蓋体とを具備したことを特徴
とする半導体パッケージである。
【００１４】即ち本発明は、蓋体（リッド）と封止用枠
部（シールリング）とが、段部による突き合わせ形状で
あるため、これら両者間の接合工程が、従来のそれより
容易に行えるし、大形キャビティによる大面積の場合
で、板厚が大になったリッドの場合でも、従来より低い
パワー密度であっても、確実なシールが行える。
部（シールリング）とが、段部による突き合わせ形状で
あるため、これら両者間の接合工程が、従来のそれより
容易に行えるし、大形キャビティによる大面積の場合
で、板厚が大になったリッドの場合でも、従来より低い
パワー密度であっても、確実なシールが行える。
【００１５】上記シールリングの段部に落とし込まれる
形で該リッドがサポートされるため、リッドの位置が確
実に決まり、リッドの位置精度が上がる。また、リッド
とシールリングとの溶接はレーザ溶接とするのが好まし
い。この場合、溶接が非接触状態で行えるため、溶接の
再現性が高く、かつパッケージの形状に影響されずに、
均一で、堅固な封止が実現できる。
形で該リッドがサポートされるため、リッドの位置が確
実に決まり、リッドの位置精度が上がる。また、リッド
とシールリングとの溶接はレーザ溶接とするのが好まし
い。この場合、溶接が非接触状態で行えるため、溶接の
再現性が高く、かつパッケージの形状に影響されずに、
均一で、堅固な封止が実現できる。
【００１６】またリッドを嵌め込むシールリングの段差
により、レーザ溶接の際に発生する金属微粒子の炎の方
向を、Ｉ／Ｏピンに対して反対方向に変えることがで
き、炎長も短くなる。また溶接時の雰囲気を不活性ガス
とすることで、炎幅を細くすることができる。またこの
様な微粒子の炎の傾斜化および短縮化、微粒子の炎の細
束化などの総合効果により、パッケージ外側の汚染を防
止でき、後の洗浄工程などを省略できるようになる。ま
たリッド全周を溶接する間、微粒子の炎をパッケージの
中心方向に集めることができるため、その吸引による金
属微粒子の除去効率が向上する。
により、レーザ溶接の際に発生する金属微粒子の炎の方
向を、Ｉ／Ｏピンに対して反対方向に変えることがで
き、炎長も短くなる。また溶接時の雰囲気を不活性ガス
とすることで、炎幅を細くすることができる。またこの
様な微粒子の炎の傾斜化および短縮化、微粒子の炎の細
束化などの総合効果により、パッケージ外側の汚染を防
止でき、後の洗浄工程などを省略できるようになる。ま
たリッド全周を溶接する間、微粒子の炎をパッケージの
中心方向に集めることができるため、その吸引による金
属微粒子の除去効率が向上する。
【００１７】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図１、図２はこの実施例を示し、図１はリッド
（蓋体）を除去した状態で示す平面図、図２は図１のＣ
−Ｃ線に沿う断面図（ただしリッド付き）である。
する。図１、図２はこの実施例を示し、図１はリッド
（蓋体）を除去した状態で示す平面図、図２は図１のＣ
−Ｃ線に沿う断面図（ただしリッド付き）である。
【００１８】本実施例の気密封止パッケージは、従来の
ものと同様にセラミックス基板２１、封止用枠部として
のシールリング２２、リッド２３、Ｉ／Ｏ（入出力）ピ
ン２４を備える。
ものと同様にセラミックス基板２１、封止用枠部として
のシールリング２２、リッド２３、Ｉ／Ｏ（入出力）ピ
ン２４を備える。
【００１９】また、導電部（配線）にタングステン、モ
リブデン等を使用し、アルミナまたは窒化アルミニウム
のようなセラミックスをマトリクスとしてレイヤー
（層）を形成し、これらを重ね合わせて、焼結した積層
セラミックスをセラミックス基板２１とする。この基板
２１は、その後、設けられるキャビティ２５内の半導体
素子からの放熱性を向上させるため、キャビティ２５を
下向きとする（基板２１の下面が上側。つまりキャビテ
ィダウン構成）。従って、Ｉ／Ｏピン２４は、キャビテ
ィ２５側の面に設置される。ダイベッド部およびボンデ
ィングパッド部のように、電気的導通が必要な箇所のよ
うな表面のタングステン露出部には、ニッケルや金のよ
うなめっきを施し、Ｉ／Ｏピン２４およびシールリング
２２の設置箇所にも、組み立ての際のロウ付けの下地と
して、同様のめっきを施しておく。
リブデン等を使用し、アルミナまたは窒化アルミニウム
のようなセラミックスをマトリクスとしてレイヤー
（層）を形成し、これらを重ね合わせて、焼結した積層
セラミックスをセラミックス基板２１とする。この基板
２１は、その後、設けられるキャビティ２５内の半導体
素子からの放熱性を向上させるため、キャビティ２５を
下向きとする（基板２１の下面が上側。つまりキャビテ
ィダウン構成）。従って、Ｉ／Ｏピン２４は、キャビテ
ィ２５側の面に設置される。ダイベッド部およびボンデ
ィングパッド部のように、電気的導通が必要な箇所のよ
うな表面のタングステン露出部には、ニッケルや金のよ
うなめっきを施し、Ｉ／Ｏピン２４およびシールリング
２２の設置箇所にも、組み立ての際のロウ付けの下地と
して、同様のめっきを施しておく。
【００２０】また、セラミックスと線膨脹係数が近いコ
バールのような金属板から、打ち抜き加工により、リッ
ド２３を形成し、これを基板２１上のボンディングパッ
ド部、ダイベッド部のような被封止部分（キャビティ部
２５）の蓋とする。リッド２３のサイズは、シールリン
グ２２の段壁間サイズから加工公差を差し引いたものと
する。
バールのような金属板から、打ち抜き加工により、リッ
ド２３を形成し、これを基板２１上のボンディングパッ
ド部、ダイベッド部のような被封止部分（キャビティ部
２５）の蓋とする。リッド２３のサイズは、シールリン
グ２２の段壁間サイズから加工公差を差し引いたものと
する。
【００２１】上記コバールのような金属板から、打ち抜
き加工により、リング状のシールリング２２を形成し、
さらのこのリングの内側に、プレスまたはエッチング加
工を用いて段部２２ａを形成する。この段幅（段２２ａ
の縦方向）量としては、リッド２３の厚みに０．２〜
０．４ｍｍを加えた量が適当である。
き加工により、リング状のシールリング２２を形成し、
さらのこのリングの内側に、プレスまたはエッチング加
工を用いて段部２２ａを形成する。この段幅（段２２ａ
の縦方向）量としては、リッド２３の厚みに０．２〜
０．４ｍｍを加えた量が適当である。
【００２２】上記セラミックス基板２１に、上記シール
リング２２、Ｉ／Ｏピン２４をろう付けし、完成基板と
なる。この完成基板に、上記半導体素子を組み込んだ
後、リッド２３を、シールリング２２の段部２２ａに落
とし込む。そしてリッド２３のエッジ付近にレーザを照
射して、リッド２３をシールリング２２に溶接すること
により、リッド２３の全周を封止する。レーザ溶接の際
の雰囲気は、窒素のような不活性ガスで満たしておく。
リング２２、Ｉ／Ｏピン２４をろう付けし、完成基板と
なる。この完成基板に、上記半導体素子を組み込んだ
後、リッド２３を、シールリング２２の段部２２ａに落
とし込む。そしてリッド２３のエッジ付近にレーザを照
射して、リッド２３をシールリング２２に溶接すること
により、リッド２３の全周を封止する。レーザ溶接の際
の雰囲気は、窒素のような不活性ガスで満たしておく。
【００２３】この様な実施例の気密封止型の半導体パッ
ケージでは、レーザ溶接が非接触の封止法であるため、
溶接の再現性が高くて、パッケージ形状の影響がなく、
このため均一で堅固な封止を再現でき、しかも溶接部
は、母材と同程度の引張強度が得られる。
ケージでは、レーザ溶接が非接触の封止法であるため、
溶接の再現性が高くて、パッケージ形状の影響がなく、
このため均一で堅固な封止を再現でき、しかも溶接部
は、母材と同程度の引張強度が得られる。
【００２４】また、上記パッケージに備えたシールリン
グ上面の段差により、リッドのレーザ溶接の際に発生す
る金属微粒子の炎の方向を、Ｉ／Ｏピン２４に対して反
対方向に変えることができ、炎長も短くできる。例え
ば、段幅０．２〜０．４ｍｍで炎が約１３〜２５度傾斜
し、炎長が約２０〜４０％短縮する。また、レーザ溶接
雰囲気を不活性ガスとすることで、炎幅を細くすること
ができる。例えば、レーザ出力５〜２０Ｊで、平均約６
０％細束化する。
グ上面の段差により、リッドのレーザ溶接の際に発生す
る金属微粒子の炎の方向を、Ｉ／Ｏピン２４に対して反
対方向に変えることができ、炎長も短くできる。例え
ば、段幅０．２〜０．４ｍｍで炎が約１３〜２５度傾斜
し、炎長が約２０〜４０％短縮する。また、レーザ溶接
雰囲気を不活性ガスとすることで、炎幅を細くすること
ができる。例えば、レーザ出力５〜２０Ｊで、平均約６
０％細束化する。
【００２５】これらの段幅による微粒子の炎の傾斜化お
よび短縮化効果と、不活性ガス雰囲気による微粒子の炎
の細束化効果を総合させることにより、レーザの光学系
やＩ／Ｏピン２４のような外装の汚染を防止できて、封
止時のピン・カバーを廃止でき、封止装置の維持頻度お
よび半導体パッケージの外装の洗浄工程を軽減できる。
しかも、リッド全周を溶接する間、常に微粒子炎をパッ
ケージの中止心方向に集めることができるため、その吸
引による金属微粒子の除去の効率が上り、この点でも、
外装汚染を軽減できる。
よび短縮化効果と、不活性ガス雰囲気による微粒子の炎
の細束化効果を総合させることにより、レーザの光学系
やＩ／Ｏピン２４のような外装の汚染を防止できて、封
止時のピン・カバーを廃止でき、封止装置の維持頻度お
よび半導体パッケージの外装の洗浄工程を軽減できる。
しかも、リッド全周を溶接する間、常に微粒子炎をパッ
ケージの中止心方向に集めることができるため、その吸
引による金属微粒子の除去の効率が上り、この点でも、
外装汚染を軽減できる。
【００２６】また、リッド２３とシールリング２２の継
ぎ手形状が、段部２２ａによる突き合わせであるため、
溶接工程が、従来のパッケージよりも容易にできる。そ
して大形キャビティの大面積で、板厚が厚いリッドで
も、従来よりも低いパワー密度で確実なシール性を確保
できる。
ぎ手形状が、段部２２ａによる突き合わせであるため、
溶接工程が、従来のパッケージよりも容易にできる。そ
して大形キャビティの大面積で、板厚が厚いリッドで
も、従来よりも低いパワー密度で確実なシール性を確保
できる。
【００２７】さらに、溶接に供する際に、段付きシール
リング２２にリッド２３を落とし込む形でサポートされ
ているため、リッド２３の位置が確実に決まって、ずれ
を生じることがなく、従ってリッド位置精度にばらつき
を生じることがなくなるものである。
リング２２にリッド２３を落とし込む形でサポートされ
ているため、リッド２３の位置が確実に決まって、ずれ
を生じることがなく、従ってリッド位置精度にばらつき
を生じることがなくなるものである。
【００２８】
【発明の効果】以上説明したように、本発明による気密
封止型パッケージでは、蓋体としてのリッドの位置ずれ
を生じることなく、しかもピンカバーや封止後の外装の
洗浄工程が必要なくなる。また本発明によれば、生産性
に優れ、堅固な封止が実現でき、大形キャビティのもの
においても、確実な封止を得ることができるものであ
る。
封止型パッケージでは、蓋体としてのリッドの位置ずれ
を生じることなく、しかもピンカバーや封止後の外装の
洗浄工程が必要なくなる。また本発明によれば、生産性
に優れ、堅固な封止が実現でき、大形キャビティのもの
においても、確実な封止を得ることができるものであ
る。
【図１】本発明の一実施例を蓋なし状態で示す平面図。
【図２】図１のＣ−Ｃ線に沿う断面形状を、蓋付状態で
示す図。
示す図。
【図３】従来の半導体パッケージの例を、蓋なし状態で
示す平面図。
示す平面図。
【図４】図３のＡ−Ａ線に沿う断面形状を、蓋付状態で
示す図。
示す図。
【図５】従来の他の半導体パッケージの例を、蓋なし状
態で示す平面図。
態で示す平面図。
【図６】図５のＢ−Ｂ線に沿う断面形状を、蓋付状態で
示す図。
示す図。
２１…半導体素子載置用基板、２２…封止用枠部（シー
ルリング）、２３…蓋体（リッド）、２４…Ｉ／Ｏピ
ン、２５…キャビティ。
ルリング）、２３…蓋体（リッド）、２４…Ｉ／Ｏピ
ン、２５…キャビティ。
Claims (5)
- 【請求項１】半導体素子載置用基板と、この基板上の前
記半導体素子を含む被封止部を取り囲み、断面形状が段
形の封止用枠部と、この枠部の前記段形の部分にはめ込
まれるごとく配置され、前記被封止部を蓋する蓋体とを
具備したことを特徴とする半導体パッケージ。 - 【請求項２】前記枠部の外側の前記基板上には、前記半
導体素子に対する入出力端子が設立されて、キャビティ
ダウン型半導体パッケージを構成する請求項１に記載の
半導体パッケージ。 - 【請求項３】前記枠部の段形の部分は、前記枠部の被封
止部側で低くなる形状である請求項１に記載の半導体パ
ッケージ。 - 【請求項４】半導体素子載置用基板と、この基板上の前
記半導体素子を含む被封止部を取り囲み、断面形状が段
形の封止用枠部と、この枠部の前記段形の部分にはめ込
まれるごとく配置され、前記被封止部を蓋する蓋体とを
具備した半導体パッケージを形成するに当たり、前記枠
部と前記蓋体との間の封止は、レーザ溶接により行うこ
とを特徴とする半導体パッケージの製造方法。 - 【請求項５】前記枠部と前記蓋体との間の封止は、不活
性ガスの雰囲気中でレーザ溶接により行う請求項４に記
載の半導体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3558794A JPH07245356A (ja) | 1994-03-07 | 1994-03-07 | 半導体パッケージおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3558794A JPH07245356A (ja) | 1994-03-07 | 1994-03-07 | 半導体パッケージおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07245356A true JPH07245356A (ja) | 1995-09-19 |
Family
ID=12445921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3558794A Pending JPH07245356A (ja) | 1994-03-07 | 1994-03-07 | 半導体パッケージおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07245356A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6001673A (en) * | 1999-02-11 | 1999-12-14 | Ericsson Inc. | Methods for packaging integrated circuit devices including cavities adjacent active regions |
| US6013946A (en) * | 1996-09-11 | 2000-01-11 | Samsung Electronics Co., Ltd. | Wire bond packages for semiconductor chips and related methods and assemblies |
-
1994
- 1994-03-07 JP JP3558794A patent/JPH07245356A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6013946A (en) * | 1996-09-11 | 2000-01-11 | Samsung Electronics Co., Ltd. | Wire bond packages for semiconductor chips and related methods and assemblies |
| US6001673A (en) * | 1999-02-11 | 1999-12-14 | Ericsson Inc. | Methods for packaging integrated circuit devices including cavities adjacent active regions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5248901A (en) | Semiconductor devices and methods of assembly thereof | |
| EP0098176A2 (en) | The packaging of semiconductor chips | |
| JP2000106408A (ja) | 電子部品収納用パッケージおよびこれに用いられる金属製蓋体 | |
| JP4219524B2 (ja) | 半導体素子用パッケージ | |
| JPH07245356A (ja) | 半導体パッケージおよびその製造方法 | |
| US5585310A (en) | Methods of mass production of semiconductor devices | |
| JP2005353885A (ja) | 電子デバイスの製造方法 | |
| JP2002050710A (ja) | 電子部品装置 | |
| JPH08141745A (ja) | Ｉｃの気密封止方法 | |
| JP3694670B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2001144201A (ja) | 電子部品装置 | |
| JP4511214B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP4824063B2 (ja) | 半導体素子用パッケージ | |
| JP5568416B2 (ja) | 電子デバイスの製造方法 | |
| US11437296B2 (en) | Semiconductor package, semiconductor apparatus, and method for manufacturing semiconductor package | |
| USH260H (en) | Metallization for hermetic sealing of ceramic modules | |
| JP2004253556A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP4893602B2 (ja) | 圧電振動デバイスおよび圧電振動デバイスの気密封止方法 | |
| JP2000277639A (ja) | 電子装置の製造方法 | |
| JPH0346259A (ja) | 半導体装置とその製造方法 | |
| JP2631397B2 (ja) | 半導体素子収納用パッケージ | |
| JP2870501B2 (ja) | 半導体装置 | |
| WO2020045563A1 (ja) | 半導体パッケージおよびこれを備えた半導体装置 | |
| JP2001237333A (ja) | 気密型電子部品の製造方法 | |
| JP2000003973A (ja) | 電子部品用パッケージ |