JPH0724262B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH0724262B2 JPH0724262B2 JP1818487A JP1818487A JPH0724262B2 JP H0724262 B2 JPH0724262 B2 JP H0724262B2 JP 1818487 A JP1818487 A JP 1818487A JP 1818487 A JP1818487 A JP 1818487A JP H0724262 B2 JPH0724262 B2 JP H0724262B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- semiconductor substrate
- gaas
- warp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Led Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は格子定数の異なる半導体材料を積層した半導体
基板に形成する半導体素子に関し、特にこの半導体基板
の表面に素子を形成する方法に関する。
基板に形成する半導体素子に関し、特にこの半導体基板
の表面に素子を形成する方法に関する。
従来、たとえば発光ダイオード用半導体基板として、砒
素ガリウムGaAs又はリン化ガリウムGaP基板上に、組成
傾斜領域を介して砒素リン化ガリウムGaAs1-xPx（０＜
Ｘ＜１）層をエピタキシャル成長させた半導体基板が使
用されている。ところが、これらは成長基板材料とエピ
タキシャル成長層の格子定数が異なるために、エピタキ
シャル成長後の半導体基板全体は一般的に格子定数の大
きい材料側が凸状となる方向に反り易い。
素ガリウムGaAs又はリン化ガリウムGaP基板上に、組成
傾斜領域を介して砒素リン化ガリウムGaAs1-xPx（０＜
Ｘ＜１）層をエピタキシャル成長させた半導体基板が使
用されている。ところが、これらは成長基板材料とエピ
タキシャル成長層の格子定数が異なるために、エピタキ
シャル成長後の半導体基板全体は一般的に格子定数の大
きい材料側が凸状となる方向に反り易い。
また、砒素リン化ガリウムGaAs1-xPx層を気相成長法に
より大量生産する場合には、エピタキシャル成長層の厚
さは基板面内で約２倍のばらつきが生じ易い。
より大量生産する場合には、エピタキシャル成長層の厚
さは基板面内で約２倍のばらつきが生じ易い。
しかしながら従来は、これら反りや厚さのばらつきにつ
いてはそれ程考慮せず、前述の砒素ガリウム又はリン化
ガリウム基板にエピタキシャル成長させた半導体基板
を、反りの大きいままで通常のフォトリソグラフィ法に
より素子のパターニングを行っている。
いてはそれ程考慮せず、前述の砒素ガリウム又はリン化
ガリウム基板にエピタキシャル成長させた半導体基板
を、反りの大きいままで通常のフォトリソグラフィ法に
より素子のパターニングを行っている。
上述した従来の方法では、反りの大きいままで砒素リン
化ガリウム表面に通常のフォトリソグラフィ法により素
子のパターニングを行うと、露光時に基板表面の一部し
か焦点が合わず、他の部分はパターンぼけとなり、素子
の外観不良又は特性不良の原因となる。
化ガリウム表面に通常のフォトリソグラフィ法により素
子のパターニングを行うと、露光時に基板表面の一部し
か焦点が合わず、他の部分はパターンぼけとなり、素子
の外観不良又は特性不良の原因となる。
本発明は反りが存在しない或いはこれと同等の条件下で
の素子パターンの形成を可能とし、パターンぼけによる
素子不良が生じることのない半導体素子の製造方法を提
供することを目的としている。
の素子パターンの形成を可能とし、パターンぼけによる
素子不良が生じることのない半導体素子の製造方法を提
供することを目的としている。
本発明の半導体素子の製造方法は、半導体基板の表面に
格子定数の異なる半導体材料を順次成長する工程と、こ
の半導体材料の表面が平坦となるように半導体基板の反
りを低減させ、かつ半導体材料の表面を基準として半導
体基板の裏面を研磨する工程と、素子パターン形成時に
半導体材料の表面をフォトマスクに密接して強制的に基
板を平坦化してパターン露光を行う工程とを含んでい
る。
格子定数の異なる半導体材料を順次成長する工程と、こ
の半導体材料の表面が平坦となるように半導体基板の反
りを低減させ、かつ半導体材料の表面を基準として半導
体基板の裏面を研磨する工程と、素子パターン形成時に
半導体材料の表面をフォトマスクに密接して強制的に基
板を平坦化してパターン露光を行う工程とを含んでい
る。
次に、本発明を図面を参照して説明する。
第１図及び第２図は本発明の一実施例を示す図であり、
ここでは本発明を１つのペレット内に64個の発光ダイオ
ードを有する発光ダイオードアレイを形成する例で示し
ている。なお、隣接する発光ダイオード間のピッチは8
4.5μｍで、隣接する電極間の最短距離は14.5μｍであ
るものとする。
ここでは本発明を１つのペレット内に64個の発光ダイオ
ードを有する発光ダイオードアレイを形成する例で示し
ている。なお、隣接する発光ダイオード間のピッチは8
4.5μｍで、隣接する電極間の最短距離は14.5μｍであ
るものとする。
第１図（ａ）はn+−GaAs基板３に気相成長法にてリン
（Ｐ）成分をＸが0.39になるまで徐々に増やしたｎ−Ga
As1-xPx組成傾斜エピタキシャル層２を積層し、次にリ
ン成分が0.39のｎ−GaAs0.61P0.39エピタキシャル層１
を積層したものである。ここで、GaAs1-xPx組成傾斜エ
ピタキシャル層２の厚さは20〜40μｍ、GaAs0.61P0.31
エピタキシャル層１の厚さは30〜60μｍである。またGa
As基板３からGaAs0.61P0.39エピタキシャル層１までの
全厚は460〜510μｍである。また、基板の反りの定義を
第１図（ａ）の（d1〜d2）の値で定義すると、第１図
（ａ）の基板の反りは100μｍであった。
（Ｐ）成分をＸが0.39になるまで徐々に増やしたｎ−Ga
As1-xPx組成傾斜エピタキシャル層２を積層し、次にリ
ン成分が0.39のｎ−GaAs0.61P0.39エピタキシャル層１
を積層したものである。ここで、GaAs1-xPx組成傾斜エ
ピタキシャル層２の厚さは20〜40μｍ、GaAs0.61P0.31
エピタキシャル層１の厚さは30〜60μｍである。またGa
As基板３からGaAs0.61P0.39エピタキシャル層１までの
全厚は460〜510μｍである。また、基板の反りの定義を
第１図（ａ）の（d1〜d2）の値で定義すると、第１図
（ａ）の基板の反りは100μｍであった。
この基板のGaAs0.61P0.39エピタキシャル層１の表面側
を研磨板に対向させてエレクトロンワックスにて第１図
（ａ）の基板を研磨板に貼り付ける。この際、GaAs基板
３から基板全体に圧力を加え、強制的に基板の反りを低
減させた状態に研磨板に基板を貼り付け固定する。
を研磨板に対向させてエレクトロンワックスにて第１図
（ａ）の基板を研磨板に貼り付ける。この際、GaAs基板
３から基板全体に圧力を加え、強制的に基板の反りを低
減させた状態に研磨板に基板を貼り付け固定する。
次に、＃2000のアルミナ研磨剤にて基板の全厚が350±3
0μｍになるように研磨を行い、その後基板を研磨板か
ら取り外し、第１図（ｂ）の基板を得る。
0μｍになるように研磨を行い、その後基板を研磨板か
ら取り外し、第１図（ｂ）の基板を得る。
この後、GaAs0.61P0.39エピタキシャル層１の表面に、C
VD法により窒化膜Si3N4を1000Å積層させ、この窒化膜
上にネガタイプのフォトレジストを塗布し、素子パター
ニング用のフォトレジストマスクに前記フォトレジスト
を塗布した窒化膜積層済基板を密着させて露光させ、そ
の後現像，窒化膜エッチングを行い、第２図（ａ）のよ
うなパターンを形成する。４は窒化膜、501，502…564
は選択拡散窓として窒化膜を除去した部分である。
VD法により窒化膜Si3N4を1000Å積層させ、この窒化膜
上にネガタイプのフォトレジストを塗布し、素子パター
ニング用のフォトレジストマスクに前記フォトレジスト
を塗布した窒化膜積層済基板を密着させて露光させ、そ
の後現像，窒化膜エッチングを行い、第２図（ａ）のよ
うなパターンを形成する。４は窒化膜、501，502…564
は選択拡散窓として窒化膜を除去した部分である。
次に、窒化膜上にCVD酸化膜を2000Å積層し、この基板
をＰ型拡散源の亜鉛Znとともに、石英管中に真空封止し
て780℃,50分の拡散を行い、PN接合を形成する。なお、
接合深さは3.5μｍである。次に、CVD酸化膜を除去し、
アルミニウムAlを前記基板の窒化膜上に蒸着し、前述と
同様にフォトレジストマスクを密着させて露光させるフ
ォトリソグラフィ法により、露光，現像，アルミニウム
エッチングを行い、第２図（ｂ）のようなアルミニウム
電極６のパターンを形成し、窒素ガス雰囲気にて470℃,
28分のシンタを行う。
をＰ型拡散源の亜鉛Znとともに、石英管中に真空封止し
て780℃,50分の拡散を行い、PN接合を形成する。なお、
接合深さは3.5μｍである。次に、CVD酸化膜を除去し、
アルミニウムAlを前記基板の窒化膜上に蒸着し、前述と
同様にフォトレジストマスクを密着させて露光させるフ
ォトリソグラフィ法により、露光，現像，アルミニウム
エッチングを行い、第２図（ｂ）のようなアルミニウム
電極６のパターンを形成し、窒素ガス雰囲気にて470℃,
28分のシンタを行う。
本実施例においては素子パターニングの前に半導体基板
を薄くするために、仮に反りは低減されなくても、フォ
トレジストマスクと半導体基板を密着させて露光する際
に、基板が押し拡げられ、結果的に反りがない場合と同
じ状態で露光させるため、基板面内で素子のパターンぼ
けは発生しない。
を薄くするために、仮に反りは低減されなくても、フォ
トレジストマスクと半導体基板を密着させて露光する際
に、基板が押し拡げられ、結果的に反りがない場合と同
じ状態で露光させるため、基板面内で素子のパターンぼ
けは発生しない。
因に、従来の方法では、エピタキシャル成長後の反りが
大きくかつ基板全厚が厚いため、フォトレジスト露光時
に基板面内でフォトレジストマスクと密着しない部分が
生じてパターンぼけが発生してしまう。このようなパタ
ーンぼけが生じると、第２図（ｃ）のように形成された
発光ダイオードの隣接するアルミニウム電極パターン6A
が短絡して特性不良が生じることになる。
大きくかつ基板全厚が厚いため、フォトレジスト露光時
に基板面内でフォトレジストマスクと密着しない部分が
生じてパターンぼけが発生してしまう。このようなパタ
ーンぼけが生じると、第２図（ｃ）のように形成された
発光ダイオードの隣接するアルミニウム電極パターン6A
が短絡して特性不良が生じることになる。
なお、ぼけによる素子間短絡不良率を比較すると、従来
法では不良率が35％、本発明の本実施例では不良率が10
％で大幅な改善結果が得られた。
法では不良率が35％、本発明の本実施例では不良率が10
％で大幅な改善結果が得られた。
（発明の効果） 以上説明したように本発明は、格子定数の異なる半導体
材料を形成して反りの生じている半導体基板を、半導体
材料の表面が平坦になるように反りを少なくした状態で
半導体材料の表面を基準にして半導体基板の裏面を研磨
し、しかる上で半導体材料の表面をフォトマスクに密接
して強制的に基板を平坦化してパターン露光を行ってい
るので、フォトリソグラフィ法によるパターニングのパ
ターンぼけを防止又は低減でき、素子不良の発生を防止
することができる。また、本発明では、半導体基板の裏
面を研磨して薄くすることで、半導体材料が薄くされる
ことがなく、特に格子定数の異なる半導体材料のうち、
上層の半導体材料が部分的に研磨されてその膜厚が極端
に不均一になることが防止でき、形成される素子の特性
不良を未然に防止できる効果もある。
材料を形成して反りの生じている半導体基板を、半導体
材料の表面が平坦になるように反りを少なくした状態で
半導体材料の表面を基準にして半導体基板の裏面を研磨
し、しかる上で半導体材料の表面をフォトマスクに密接
して強制的に基板を平坦化してパターン露光を行ってい
るので、フォトリソグラフィ法によるパターニングのパ
ターンぼけを防止又は低減でき、素子不良の発生を防止
することができる。また、本発明では、半導体基板の裏
面を研磨して薄くすることで、半導体材料が薄くされる
ことがなく、特に格子定数の異なる半導体材料のうち、
上層の半導体材料が部分的に研磨されてその膜厚が極端
に不均一になることが防止でき、形成される素子の特性
不良を未然に防止できる効果もある。
【図面の簡単な説明】 第１図（ａ）及び（ｂ）は本発明方法の第１実施例を製
造工程順に示す断面図、第２図（ａ）及び（ｂ）は夫々
発光ダイオードアレイの製造工程における平面図、第２
図（ｃ）は従来の製造工程における平面図である。 1,11…ｎ−GaAs0.61P0.39エピタキシャル層、2,12…ｎ
−GaAs1-xPx組成傾斜エピタキシャル層、3,13…n+−GaA
s基板、４…窒化膜、501〜564…選択拡散窓、6,6A…ア
ルミニウム電極パターン。
造工程順に示す断面図、第２図（ａ）及び（ｂ）は夫々
発光ダイオードアレイの製造工程における平面図、第２
図（ｃ）は従来の製造工程における平面図である。 1,11…ｎ−GaAs0.61P0.39エピタキシャル層、2,12…ｎ
−GaAs1-xPx組成傾斜エピタキシャル層、3,13…n+−GaA
s基板、４…窒化膜、501〜564…選択拡散窓、6,6A…ア
ルミニウム電極パターン。
Claims (1)
- 【請求項１】格子定数の異なる半導体材料を積層して半
導体基板を形成し、この半導体基板にフォトリソグラフ
ィ技術を用いて半導体素子をパターン形成する方法にお
いて、半導体基板の表面に格子定数の異なる半導体材料
を順次成長する工程と、この半導体材料の表面が平坦と
なるように前記半導体基板の反りを低減させ、かつ前記
半導体材料の表面を基準として前記半導体基板の裏面を
研磨する工程と、素子パターン形成時に前記半導体材料
の表面をフォトマスクに密接して強制的に基板を平坦化
してパターン露光を行う工程とを含むことを特徴とする
半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1818487A JPH0724262B2 (ja) | 1987-01-30 | 1987-01-30 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1818487A JPH0724262B2 (ja) | 1987-01-30 | 1987-01-30 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63187632A JPS63187632A (ja) | 1988-08-03 |
| JPH0724262B2 true JPH0724262B2 (ja) | 1995-03-15 |
Family
ID=11964521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1818487A Expired - Lifetime JPH0724262B2 (ja) | 1987-01-30 | 1987-01-30 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0724262B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4600743B2 (ja) * | 2004-10-01 | 2010-12-15 | ソニー株式会社 | 発光素子の製造方法 |
| JP5335576B2 (ja) * | 2009-06-26 | 2013-11-06 | 株式会社ディスコ | 半導体ウエーハの加工方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5228874A (en) * | 1975-08-29 | 1977-03-04 | Nippon Kogaku Kk <Nikon> | Mask holder |
| JPS61271841A (ja) * | 1985-05-27 | 1986-12-02 | Fujitsu Ltd | 半導体基板の研磨方法 |
| JPS61276319A (ja) * | 1985-05-31 | 1986-12-06 | Hitachi Electronics Eng Co Ltd | ステツプ式のマスクベンド方法 |
-
1987
- 1987-01-30 JP JP1818487A patent/JPH0724262B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63187632A (ja) | 1988-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2792785B2 (ja) | 半導体デバイスおよびその製造方法 | |
| US4928154A (en) | Epitaxial gallium arsenide semiconductor on silicon substrate with gallium phosphide and superlattice intermediate layers | |
| US20020136932A1 (en) | GaN-based light emitting device | |
| KR100878512B1 (ko) | ＧａＮ 반도체 기판 제조 방법 | |
| TW200306019A (en) | Process for producing group III nitride compound semiconductor, group III nitride compound semiconductor component, and method for producing group III nitride compound semiconductor substrate | |
| JPH04242985A (ja) | 窒化ガリウム系化合物半導体レーザダイオード | |
| JP2001210598A (ja) | エピタキシャル成長用基板およびその製造方法 | |
| JPH10321911A (ja) | 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード | |
| TWI405354B (zh) | 半導體結構及發光二極體 | |
| JP2000331937A (ja) | 半導体基材及びその作製方法 | |
| JP3341576B2 (ja) | ３族窒化物化合物半導体発光素子 | |
| JP4743989B2 (ja) | 半導体素子およびその製造方法ならびに半導体基板の製造方法 | |
| JP3336855B2 (ja) | ３族窒化物化合物半導体発光素子 | |
| JP2002008998A (ja) | Ｉｉｉ族窒化物系化合物半導体素子の製造方法 | |
| JPH0724262B2 (ja) | 半導体素子の製造方法 | |
| JPH11214749A (ja) | 半導体発光装置 | |
| JP2785253B2 (ja) | 窒化ガリウム系化合物半導体のｐ型化方法 | |
| JPH02237021A (ja) | 半導体装置の製造方法 | |
| KR100816490B1 (ko) | 발광 다이오드 및 그의 제조방법 | |
| JP2706369B2 (ja) | 化合物半導体の成長方法及び半導体レーザの製造方法 | |
| JP2001261500A (ja) | エピタキシャル成長用基板およびその製造方法 | |
| JP3471687B2 (ja) | 半導体基材及びその製造方法 | |
| JP3164478B2 (ja) | 半導体装置およびその製造方法 | |
| JP3564811B2 (ja) | ３族窒化物半導体発光素子 | |
| JPH10229051A (ja) | ＧａＮ系半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |