JPH0723929Y2 - チップインダクタンス素子 - Google Patents

Description

【考案の詳細な説明】 ［考案の分野］ 本考案は、チップインダクタンス素子に関し、特にリー
ド線端末間の短絡防止効果に優れまた基板への装着に高
い安定度を有するチップインダクタンス素子に関するも
のである。

［従来技術と問題点］ 第８図ないし第14図を参照しながら従来技術に係るチッ
プインダクタンス素子の問題点を詳述する。

以下、これらの従来例について詳述する。

第８図は実開昭56−157717号公報に記載されたチップイ
ンダクタンス素子を図示するものである。第８図から明
らかなように、鼓形コア61の一方の鍔部63の外端面69の
一部に凹部65を形成し、この凹部65が溝部64を介して内
端面62へ開放された構成のチップインダクタンス素子が
開示されている。外部接続用の電極層67、67は外端面6
9、69に形成されると同時に凹部65を画然する面に延長
しており、リード線端末66、66が溝部64を挿通し、凹部
65へ延長した外部接続用電極層67と半田接続が行なわれ
る。しかし、チップインダクタンス素子の原寸は図に記
載のものよりもはるかに小さく、微小なチップインダク
タンス素子の凹部65を画然する面へのリード線端末66、
66の半田接続は非常に困難な作業であり事実上不可能で
ある上に、このような構成のチップインダクタンス素子
では、リード線端末66、66の電極層67、67への半田接続
および電極層67、67の基板68の導電パターン70、70への
半田接続を各別に行なう必要があり、半田接続工程の複
雑化を招く問題点がある。また、電極層67を基板68の導
電パターン70、70へ半田接続する際に、半田接続部71、
71間に溶融半田が流出し、リード線端末66、66間の短絡
を招く問題点がある。

第９図は実開昭58−5316号公報に記載されたチップイン
ダクタンス素子を図示するものである。第９図から明ら
かなように、鼓形コア81の鍔部83の底面が、２つの凹部
82、82によって３つの面84、85、85に仕切られた構成の
チップインダクタンス素子を開示している。チップイン
ダクタンス素子81の基板89への仮止めは、電極層87、87
が存在しない面84への接着材の塗布により行なわれ、し
かも、電極層87、87が形成される面85、85と面84との間
には凹部82、82が形成されているため仮止め用の接着材
の電極層87、87への拡がりもなく、また半田溶融の際
の、半田によるリード線端末間の短絡も防止できるよう
に思われる。しかし、リード線端末を所定の位置に確実
に位置決めし、リード線端末の外傷を防止するための処
理が何ら施されておらず、そのため、リード線端末の位
置決めが困難であると同時にリード線端末の外傷をも招
くという問題点がある。また、リード線端末を面85、85
へ引き出した上で半田接続しようとする場合、リード線
端末が面85、85と基板89との間に介在することとなり、
チップインダクタンス素子81が不安定となり、そのた
め、リード線端末の半田接続状態が一定せずリード線端
末の半田接続の不良の原因となるという問題点がある。

第10図（ａ）、（ｂ）〜第12図は、実開昭59−87113号
公報に記載されたチップインダクタンス素子を図示する
ものである。第10図（ａ）および（ｂ）から明らかなよ
うに、鼓形コア91の鍔部93、94の側面95および底面97に
は、リード線端末100,100を引き出してこれを案内する
とともにこれを所定の位置に収容するための凹部99、9
9′が形成されている。リード線が鼓形コア91に巻回さ
れた後、リード線端末100、100は、各々底面に形成され
た溝部99′またはこの凹部と連通し側面に形成された溝
部99のいずれかに載置される。その後、予め基板96の導
電パターンに対応して所定の位置および寸法にて穿設さ
れた嵌合穴101に鍔部94が嵌合せられ、リード線端末10
0、100が半田98、98の溶融により接続される。第12図
は、基板に嵌合穴がなく、チップインダクタンス素子10
2の鍔部93′の底面が直接基板の所定の位置に、半田9
8、98により半田接続が行なわれる例を図示したもので
ある。第10図に図示される例では、基板96の微細な導電
パターンに対応して所定の位置にまた所定の寸法にて嵌
合穴101が形成されるので、チップインダクタンス素子
の基板への仮止めを行なう必要性は解消できるが、基板
の穴開けの作業が余分に必要とされるので、基板の製造
工程が複雑化するという問題点がある上に、混成集積回
路への応用が困難であるという問題点がある。さらに、
第10図（ｂ）および第12図に図示されるいずれの例で
も、半田98、98の溶融により、リード線端末100、100間
に短絡が生ずるという問題点がある。

第13図は特開昭61−97809号公報に記載された従来のチ
ップインダクタンス素子を図示するものである。第13図
から明らかなように、鼓形コア111の鍔部115の底面121
にはリード線端末113、113が、半田119、119を介して電
極117、117に接続される。このような構成のチップイン
ダクタンス素子は、接着材を、電極117、117が存在しな
い底面121の所定の場所に塗布することにより、基板へ
の仮止めが行なわれた後、半田119、119の溶融により基
板の所望の導電パターンに半田接続される。底面121に
塗布された接着材は、上述したように、仮止めの際に電
極117、117へと拡がり、仮止めが確実に行なえないとい
う問題点がある。また、半田119、119の溶融による半田
接続の際に、半田119、119が流動して互いに連絡してし
まい、その結果、リード線端末間の短絡が生ずるという
問題点がある。また、リード線端末113、113が引き出さ
れる鍔部115の側面116、116および底面121にはリード線
端末を案内しこれを所定の位置に収容するための何らの
処理も行なわれていないので、リード線端末を確実に一
定の場所に保持することができないという問題点があ
る。さらに、基板とチップインダクタンス素子111との
間には底面121と同一平面上にない電極117、117および
半田119、119が介在するので、安定した状態でチップイ
ンダクタンス素子の半田接続が行なえず、リード線端末
の半田接続状態が一定せずリード線端末の半田接続の不
良の原因となるという問題点がある。

第14図は、特開昭62−189706号公報に記載された従来の
チップインダクタンス素子を図示するものである。第14
図から明らかなように、絶縁性のスペーサ部材145が半
田139、139の間に装入されており、半田139、139の溶融
の際の、半田流動によるリード線端末間の短絡が防止で
きるが、鼓形コア131とは別個の部材であるスペーサ部
材145を余分に必要とするので、チップインダクタンス
素子の基板への組み込み作業に手数がかかるという問題
点がある。また、リード線端末が引き出されそして案内
される側面148、148および底面147にはリード線端末を
位置決めするための何らの処理も行なわれていないの
で、リード線端末を確実に一定の場所に保持することが
できないという問題点がある。さらに、基板とチップイ
ンダクタンス素子131との間にはリード線端末が介在す
るので、安定した状態でチップインダクタンス素子の半
田接続が行なえず、リード線端末の半田接続状態が一定
せずリード線端末の半田接続の不良の原因となるという
問題点がある。

［考案の目的］ したがって、本考案の目的は、半田溶融の際に、溶融半
田がリード線端末間を短絡することのないチップインダ
クタンス素子を提供することである。

本考案の他の目的は、リード線端末の位置決めを確実に
行なうことができ、リード線端末の外傷が防止でき、チ
ップインダクタンス素子の基板への半田接続を安定した
状態で行なうことができるチップインダクタンス素子を
提供することである。

本考案の他の目的は、仮止め用の接着材が電極層にまで
拡がることなく、チップインダクタンス素子の基板への
仮止めが確実に行なわるチップインダクタンス素子を提
供することである。

本考案の他の目的は、リード線端末およびチップインダ
クタンス素子の半田接続が同時にしかも簡単に行なうこ
とができ、半田接続工程が簡単なチップインダクタンス
素子を提供することである。

本考案のさらに他の目的は、基板の穴開け等の作業を必
要とせず、基板の製造工程が簡単であり、混成集積回路
への応用が可能なチップインダクタンス素子を提供する
ことである。

［考案の概要］ 上述の従来の問題を解決するために本出願人は次の技術
手段を考案した。

第７図は、鼓形コア47′にリード線42を巻回した本出願
人が試みたチップインダクタンス素子の拡大斜視図であ
る。第７図に図示されているように、フェライト等の磁
性材料を成形して得られる鼓形コア47′の一方の鍔部の
端面の中央部には凹溝43が形成され、この凹溝43にリー
ド線端末42′、42′が引き出され、凹溝43の底面に載置
される。リード線端末42′、42′をほぼ被覆した形で銀
−パラジウム合金等を印刷ないし浸漬して互いに離間し
て電極層40、40が端面の一部に塗布される。かかる構成
のチップインダクタンス素子が基板の導電パターン上に
半田接続を介して装着されるわけである。第６図は、後
述する本考案の種々の作用効果を説明するための図であ
るが、本出願人が試みたチップインダクタンス素子の問
題点を説明するために便宜的に使用する。参照番号33で
図示される部材は基板であり、参照番号31は基板に形成
された導電パターンである。チップインダクタンス素子
47′を基板33に半田接続するには、適当量の半田を、チ
ップインダクタンス素子が装着されるべき導電パターン
上の所定の場所に被着しておき、チップインダクタンス
素子47′の電極層が塗布されていない端面の一部41、41
に適当な樹脂性の接着材を塗布して所定の場所への仮止
めを行なった後、基板の表裏を反転して、チップインダ
クタンス素子47′を装着した面とは反対側の面から加熱
して、半田の溶融を行なって電極層40、40と基板の導電
パターン31との一体半田接続を行なう。ところが、端面
41、41に塗布された接着材が、仮止めの際に電極層40、
40まで拡がって、半田付けが確実に行なえないという問
題点があった。さらに、半田溶融の際に、半田が、電極
層40、40間へ流動し、リード線端末42′、42′間が短絡
してしまい、チップインダクタンス素子の所望される装
着が行なわれないという問題点があった。

そこで、本考案者はさらに検討を進めて本考案を着想し
た。

第１図〜第４図は、本考案によるチップインダクタンス
素子７を図示する。

第１図〜第４図から明らかなように、鼓形コア７の一方
の鍔部６の端面は、この端面のほぼ中央部を延長する仕
切部10と、この仕切部10とほぼ同一平面上にあり、電極
層が塗布された隅部１、１と隅部１′、１′との区分さ
れ、仕切部10の両側部に阻止壁４、４′（図示せず）を
有する凹部３、３′が形成されている。以下、説明の便
宜上、端面の片側部分について本考案を説明する。

凹部３の底面にはリード線端末２が載置され、リード線
端末２を被覆するよう電極槽が形成される。この電極槽
は凹部３の底面から隅部１、１へと連続している。

本考案によれば、チップインダクタンス素子７の基板へ
の半田接続の際に、凹部３が半田溜の役目を果たすの
で、半田流出によるリード線端末２、２′間の短絡が防
止できる。

また、リード線端末２は凹部３の底面に、基板と当接す
る隅部１、１、および仕切部10から退却した状態で載置
されるので、チップインダクタンス素子７が安定した状
態で基板へ仮止めできる。また基板への仮止めは、第７
図に図示の従来の面41、41よりも比較的広い仕切部10の
全体で行なわれるので、従来より問題となっていた接着
材の電極層への拡がりによるチップインダクタンス素子
の基板からの離脱が防止でき、仮止めを確実に行なうこ
とができる。

また、リード線端末およびチップインダクタンス素子の
半田接続は、リード線端末２を含み連続して塗布された
電極層１、３、１により同時にしかも簡単に行なうこと
ができ、半田接続工程が簡単である。

また、基板への仮止めは接着材により行なわれるので、
基板の穴開け等の作業を必要とせず、基板の製造工程が
簡単であり、混成集積回路への応用が可能である。

本考案のそのほかの目的および作用効果は以下の好まし
い実施例の説明で詳述する。

［好ましい実施例の説明］ 第１図は、本考案によるチップインダクタンス素子の拡
大斜視図である。

第１図の鼓形コア７は、仮焼結された磁性粉（好ましく
はフェライト）に適当な割合でバインダを混練りしたも
のを、適当な金型を使用して加圧成形しその後焼結して
得られる。鼓形コア７の一方の鍔部６の端面は、端面の
ほぼ中央部を延長する仕切部10と、この仕切部10とほぼ
同一平面上にあり、後に電極層が塗布される隅部１、１
と隅部１′、１′とに区分され、仕切部10の両側部に阻
止壁４、４′（図示せず）を有する凹部３、３′が形成
される。他方の鍔部６の端面は好ましくは平面状に形成
される。

以下、説明の便宜上、仕切部10を境にして一側の端面に
ついて詳述するが他側の端面についても同様である。

成形によって得られた鼓形コア７の一側の端面に、仕切
部10を残して、絶縁層（図示せず）を印刷ないし塗布す
る。次にリード線２を鼓形コア７のリード線巻回部に巻
装し、リード線２の一方の端末を、鍔部６の周面５を通
じて引き出し、絶縁層が塗布された凹部３の底面に載置
する。この凹部３は第１図および第１図のＡ−Ａ′線に
沿って得られた鼓形コアの断面図である第２図に図示さ
れるように、半円形状の阻止壁４を有するよう成形して
もよいし、または、第３図に図示されるようにＶ字形に
成形してもよい。また、鍔部６の周面５には、リード線
端末２を案内し、リード線端末の外傷を防止するための
溝部８、８′（第４図（ｂ）参照）を形成することもで
きる。この溝部８は鍔部周面５のほぼ相対向する部分に
形成され、溝部８の深さはリード線端末２の線径よりも
深い寸法とする（本考案の一実施例では線径よりも0.1
〜0.2mm程度深くする）。また、鼓形コアの端面は、第
４図（ａ）（ｂ）に図示されるような円形形状だけでな
く、同図（ｃ）、（ｄ）に図示されるように、周面５の
一部分を切除した方向規制切除部９、９（この方向規制
切除部の目的、構成、作用効果については後述する）を
賦形してもよい。この場合にも、溝部８（第４図（ｄ）
参照）が形成可能である。凹部３の底面に載置されるリ
ード線端末２は、第２図および第３図に図示されるよう
に、凹部３の底面のうち、仕切部10から最も退却した部
分に自動的に案内される。リード線端末２の載置の後、
銀または銀−パラジウム合金などを、リード線端末２を
含めて凹部３の底面および隅部１、１に連続印刷ないし
浸漬する。この場合、電極層が塗布された隅部１、１と
仕切部10とはほぼ同一平面上にあるようにする。

上記のようにして得られたチップインダクタンス素子
を、基板の上にパターン印刷された導電パターンの所定
の位置に、仕切部10に接着材を塗布することにより仮止
めを行なう。仮止めの後、第６図に図示されるように、
基板の表裏を反転して、基板の導電パターン31に予め塗
布された半田を、チップインダクタンス素子が仮止めさ
れた面とは逆の面から加熱して溶融させ、基板の導電パ
ターン31とリード線端末２と電極層１、３、１とを一体
に同時半田接続する。上述のように、鍔部６の端面に
は、凹部３が形成されているので、基板の面にチップイ
ンダクタンス素子の隅部１、１および仕切部10が当接し
た状態で、基板の面と端面との間に隙間が形成される。

次に、前述の方向規制切除部９、９の役割について説明
する。リード線を巻回したチップインダクタンス素子
は、チップインダクタンス素子製造工場から出荷される
段階では、運搬上の利便性、取扱いの容易性等の理由に
より、第５図（ａ）および（ｂ）に図示されるような、
他のチップ部品をも包含するよう賦形された厚めのポリ
エチレンフィルム21にチップインダクタンス素子27を個
装し、適当な粘着材を用いて薄いポリエチレンフィルム
25を被着したものをリール巻にして出荷する。ユーザー
は、このリール巻を適当な自動機械を用いてポリエチレ
ンフィルム25を引き剥しながら、適当な吸着手段を用い
てチップインダクタンス素子を吸着し、基板の所定の位
置に位置決めする。ところが、方向規制切除部９、９が
ないほとんど円形の端面を有するチップインダクタンス
素子はポリエチレンフィルム内で空回りし、電極層１、
３（したがって、電極層１′、３′）でのフィルム内の
相対的位置が変化し、チップインダクタンス素子ごとに
電極の方向を確認した上で基板への位置決めを行なわな
ければならない。方向規制切除部９、９を形成すれば、
ポリエチレンフィルム内でのチップインダクタンス素子
の空回りが防止でき、常に一定の方向に素子を個装でき
る。したがって、方向規制切除部は、平面的である必要
はなく、フィルム内の空回りが防止できるならば曲面で
も可能である。また必ずしも２つ以上の部位に設ける必
要はなく１つの部位でもよい。さらに、鍔部６の周面５
の特定部位の一部に形成することも可能である。さら
に、方向規制切除部は単なる例示であり、鍔部の端面が
真円以外の形状となるよう周面を形成することは、本考
案の技術思想内に包含されるべきものである。

［考案の作用効果］ 本考案によれば、鍔部６の端面には、凹部３、３′が形
成されており、基板の面にチップインダクタンス素子の
隅部（１、１、１′、１′）および仕切部（10）が当接
した状態で、基板の面と端面との間に隙間が形成される
ので、この隙間が溶融半田に対して逃げの役割を果た
し、しかも、対向するリード線端末２、２′間には、阻
止壁４、４′が介在しているので、溶融半田の流出が阻
止され、リード線端末間の短絡が防止できるという効果
がある。

さらに、この隙間が溶融半田に対して逃げの役割を果た
しハンダが隙間に溜り基板面と端面との隙間がなくなる
ので、電気的接続の信頼度が高く、基板装着後のハンダ
ヌレ確認も簡単に行えるという効果がある。

また基板への仮止めは比較的広い仕切部10に接着材を塗
布することによって行なわれ、電極層１、１および電極
層１′、１′への接着材の付着もなく、確実に基板への
仮止めが行なえるという効果がある。

また、リード線端末２を案内しリード線端末の外傷を防
止するための溝部８を鍔部６の側面５に形成すれば、リ
ード線端末２の外傷が防止でき、リード線端末処理を確
実に行なうことができ、リード線引き出し位置が一定す
るという効果がある。

また、凹部３、３′の底面に載置されるリード線端末
２、２′は、凹部３、３′の底面のうち仕切部10から最
も退却した部分に載置されるので、チップインダクタン
ス素子を基板に半田接続する際に、リード線端末２、
２′が基板に当接せず、さらに仕切部10のみならず電極
層を塗布した４つの隅部１、１、１′、１′も基板に当
接するので、安定した状態でかつ確実に半田接続を行な
うことができる。

さらに、鍔部６の端面の周面に一またはそれ以上の方向
規制切除部が形成されれば、ポリエチレンフィルム内で
のチップ素子の空回りが防止でき、常に一定の方向が維
持でき、チップインダクタンス素子の基板への位置決め
が簡単にできるという効果がある。

また本考案によれば、基板の導電パターン31とリード線
端末と電極層とを一体に同時半田接続するので、リード
線端末およびチップインダクタンス素子の半田接続が同
時にしかも簡単に行なうことができ、半田接続工程を簡
単にすることができる。

また本考案によるチップインダクタンス素子は接着材に
よる仮止めが確実に行なわれるので、チップインダクタ
ンス素子を嵌合させるための基板の穴開け等の作業が必
要とされず、基板の製造工程が簡単であり、混成集積回
路への応用も可能である。

また、本考案によれば、リード線端末間の短絡を防止す
るために何ら特別の手段を講じることなく、チップイン
ダクタンス素子を基板へ半田接続できるので、基板への
半田接続工程が簡略化できる。

以上、本考案の好ましい実施例について説明したけれど
も、本考案の技術思想から逸脱することなく種々の応用
および変更が可能であることは当業者には明らかであろ
う。たとえば凹部の形状、寸法等は適宜変更可能であ
る。また鼓形コアの形状、寸法、材質等も適宜変更可能
である。

【図面の簡単な説明】 第１図は、本考案の一実施例によるチップインダクタン
ス素子の拡大斜視図である。 第２図は、第１図のＡ−Ａ′線に沿って得られる本考案
の一実施例によるチップインダクタンス素子の拡大断面
図である。 第３図は、本考案の別の実施例によるチップインダクタ
ンス素子の第２図と同様の拡大断面図である。 第４図（ａ）〜（ｄ）は、本考案の種々の実施例のチッ
プインダクタンス素子の端面の形態を図示する拡大平面
図である。 第５図（ａ）および（ｂ）は、それぞれ、本考案による
一実施例のチップインダクタンス素子を個装するための
ポリエチレンフィルムの拡大平面図および拡大側面図で
ある。 第６図は、本考案によるチップインダクタンス素子を基
板へ半田接続する様子を図示した模式図である。 第７図は、本考案者によるチップインダクタンス素子の
斜視図である。 第８図は、従来技術によるチップインダクタンス素子の
拡大側面図である。 第９図は、従来技術によるチップインダクタンス素子の
拡大側面図である。 第10図（ａ）は、従来技術による鼓形コアの側面図であ
り、第10図（ｂ）は第10図（ａ）のコアを基板に装着し
たときの側面図である。 第11図は、第10図（ａ）の鼓形コアの底面図である。 第12図は、従来技術に係るチップインダクタンス素子を
基板に装着したときの側面図である。 第13図は、従来技術による鼓形コアの断面図である。 第14図は、従来技術に係るチップインダクタンス素子を
基板に装着したときの側面図である。 図中の各参照番号が示す主な名称を以下に挙げる。な
お、同一参照番号は同一部位を示すものとする。 １、１……（電極層が塗布される）隅部 １′、１′……（電極層が塗布される）隅部 ２、２′……リード線端末 ３、３′……凹部 ４、４′……阻止壁 ５……（鍔部６）の周面 ６……鍔部 ７……鼓形コア ８、８′……溝部 ９、９……方向規制切除部 21……ポリエチレンフィルム 25……ポリエチレンフィルム 31……導電パターン 33……基板 40、40……電極層 41、41……端面 42……リード線 42′、42′……リード線端末 43……凹溝 47′……鼓形コア 61……鼓形コア 63……鍔部 64……溝部 65……凹部 66、66……リード線端末 67……外部接続用電極層 68……基板 70、70……導電パターン 81……鼓形コア 82、82……凹部 83……鍔部 87、87……電極層 89……基板 91……鼓形コア 93、94……鍔部 96……基板 98、98……半田 99、99′……凹部 99′……溝部 100、100……リード線端末 101……嵌合穴 111……鼓形コア 113、113……リード線端末 115……鍔部 117、117……電極 119、119……半田 131……鼓形コア 139、139……半田 145……スペーサ部材

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 実開 昭58−5320（ＪＰ，Ｕ) 実開 昭58−187117（ＪＰ，Ｕ) 実開 昭56−114512（ＪＰ，Ｕ) 実開 昭58−5316（ＪＰ，Ｕ) 実公 昭62−20975（ＪＰ，Ｙ２) 実公 昭59−40739（ＪＰ，Ｙ２)

Claims (6)

【実用新案登録請求の範囲】
1. 【請求項１】端面と周面とを有する２つの鍔部と１つの
   リード線巻回部とを有し、基板面に装着可能なチップイ
   ンダクタンス素子において、一方の鍔部の端面には比較
   的広い仕切部を介して互いに離間したリード線端末を収
   容するための２つの凹部および各凹部の両側に隣接した
   各一対の平面状の隅部とが形成され、前記仕切部と前記
   隅部とがほぼ同一平面上にあるとともに前記端面のうち
   前記仕切部を除く各凹部およびそれに隣接する一対の隅
   部がそれぞれ連続した電極層で被覆されていることを特
   徴とするチップインダクタンス素子。
2. 【請求項２】前記凹部の断面形状はほぼＶ字形である請
   求項第１項記載のチップインダクタンス素子。
3. 【請求項３】２つの凹部は壁によって仕切られているこ
   とを特徴とする請求項第１項記載のチップインダクタン
   ス素子。
4. 【請求項４】前記鍔部の周面は方向規制のため端面が真
   円以外の形状となるよう形成されていることを特徴とす
   る請求項第１項記載のチップインダクタンス素子。
5. 【請求項５】前記鍔部の周面には少くとも一つの溝部が
   形成されており、該溝部の深さはリード線端末の線径よ
   りも大きい請求項第１項記載のチップインダクタンス素
   子。
6. 【請求項６】前記電極層が基板面と当接した状態で、電
   極層と基板面との間に多少の隙間が形成される請求項第
   １項記載のチップインダクタンス素子。