JPH07231973A - Game machine - Google Patents

Game machine

Info

Publication number
JPH07231973A
JPH07231973A JP19350994A JP19350994A JPH07231973A JP H07231973 A JPH07231973 A JP H07231973A JP 19350994 A JP19350994 A JP 19350994A JP 19350994 A JP19350994 A JP 19350994A JP H07231973 A JPH07231973 A JP H07231973A
Authority
JP
Japan
Prior art keywords
mpu
winning
microprocessor
control
game
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19350994A
Other languages
Japanese (ja)
Other versions
JP2797975B2 (en
Inventor
Seiichiro Fukushima
征一郎 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Bussan Co Ltd
Original Assignee
Sanyo Bussan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16309247&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH07231973(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sanyo Bussan Co Ltd filed Critical Sanyo Bussan Co Ltd
Priority to JP6193509A priority Critical patent/JP2797975B2/en
Publication of JPH07231973A publication Critical patent/JPH07231973A/en
Application granted granted Critical
Publication of JP2797975B2 publication Critical patent/JP2797975B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Pinball Game Machines (AREA)

Abstract

PURPOSE:To carry out a complex control and then improve the entertainingness by providing a first microprocessor to control a game and a second microprocessor to input commands or data therefrom and drive peripherals. CONSTITUTION:Both MPU 1 and MPU 2 have an internal ROM and internal RAM, respectively. A win detection switch 7, a grand-prize win detection switch 9 and a V win detection switch 11 are connected to MPU l through a waveform shaping circuit 13. The signal of a startup switch 23 is inputted to a reset signal generation circuit 19 and a reset signal, an output signal thereof, is inputted to the reset terminals of MPU 1 and MPU 2 to run an initial program. An indicator drive circuit 25, an indicator selection circuit 31, and a driver 39 are connected to each output port of MPU 1. SSG33 connected to MPU 2 inputs control data for sound output from MPU 2 to each register and convert a waveform generated on the basis of the control data from digital to analog and output to a speaker 35.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、コンピュータを用いた
遊技機に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a game machine using a computer.

【0002】[0002]

【従来技術】近年の遊技機は、球の入賞確率を電子的に
制御するために、コンピュータを用いているものがあ
る。係る遊技機では、当たりモードを決定するために、
偶然性に左右される事象を生起させ、その事象から当た
りモードを決定し、その当たりモードに対応してより複
雑なゲームの展開を制御するようにしている。しかし、
発光装置、発音装置等の出力装置は、単音、単発光等の
単純な制御しか行われておらず、娯楽性を向上させるた
め、複雑なゲームのモードに対応して、より木目細かな
制御を行うことが要望されている。
2. Description of the Related Art Some recent game machines use a computer to electronically control the winning probability of a ball. In this gaming machine, in order to determine the winning mode,
An event that depends on the chance is caused, the winning mode is determined from the event, and the development of a more complicated game is controlled according to the winning mode. But,
Output devices such as light emitting devices and sounding devices perform only simple control such as single tone and single light emission, and in order to improve entertainment, more detailed control is required in response to complicated game modes. It is requested to do so.

【0003】[0003]

【発明が解決しようとする問題点】ところが、従来の遊
技機では、係る複雑なゲーム展開を主とした制御のた
め、処理能力が飽和しつつあり、又、一人でプログラム
の開発を進めなければならなかった。このため、発音装
置、発光装置等の出力装置の制御において、より複雑な
制御、たとえば、ゲームの進行状態に応じて、各音がよ
り音楽的な音で構成され、しかもメロデイーを有する連
続音楽を出力したり、複雑なイルミネーションを発生さ
せるような制御は、困難である。
However, in the conventional game machine, the processing capacity is being saturated because of the control mainly for such complicated game development, and the program must be developed by one person. did not become. Therefore, in the control of the output device such as the sounding device and the light emitting device, more complicated control, for example, each sound is composed of more musical sounds according to the progress state of the game, and continuous music having melody is generated. It is difficult to control the output or the generation of complicated illumination.

【0004】本発明は、係る欠点を改良するためになさ
れたものであり、その目的とするところは、遊技機のよ
り複雑な制御を実現し、より娯楽性を向上させることに
ある。
The present invention has been made to remedy the above drawbacks, and an object of the present invention is to realize more complicated control of a gaming machine and further improve entertainment.

【0005】[0005]

【問題点を解決するための手段】上記問題点を解決する
ための、発明の構成は、次の通りである。即ち、特定入
賞口に於ける玉の入賞を検出する入賞検出装置を設け、
該特定入賞口への入賞に応じて乱数を発生させ、ゲーム
を制御すると共に、発光装置、発音装置等の周辺装置を
駆動する制御装置とからなる乱数を利用した遊技機にお
いて、制御装置は、ゲームを制御する第1のマイクロプ
ロセッサと、その第1のマイクロプロセッサからの指令
又はデータを入力して、周辺装置を駆動する少なくとも
1つ以上の第2のマイクロプロセッサとを有することを
特徴とする。
The structure of the present invention for solving the above problems is as follows. That is, a prize detection device for detecting a prize of a ball at a specific winning opening is provided,
In a gaming machine that uses a random number that generates a random number in accordance with the winning of the specific winning opening, controls the game, and controls peripheral devices such as a light emitting device and a sounding device, the control device is A first microprocessor for controlling the game, and at least one second microprocessor for inputting a command or data from the first microprocessor to drive a peripheral device. .

【0006】前記2のマイクロプロセッサの分業には、
例えば、次の様な手段がある。第1は、第1のマイクロ
プロセッサが入賞確率と乱数発生を制御して、遊技機の
ゲーム進行を主として管理し、他の仕事を第2のマイク
ロプロセッサが行う方法である。第2は、第2のマイク
ロプロセッサが発音装置、発光装置、その他の出力装置
の内、少なくとも1を制御すると共に、乱数発生の動作
を行い、他の仕事を第1のマイクロプロセッサが行う方
法である。
In the division of labor of the microprocessor of the above 2,
For example, there are the following means. The first is a method in which the first microprocessor controls the winning probability and random number generation, mainly manages the game progress of the gaming machine, and the second microprocessor performs other tasks. The second is a method in which the second microprocessor controls at least one of the sounding device, the light emitting device, and the other output devices, performs the operation of generating a random number, and performs other work by the first microprocessor. is there.

【0007】[0007]

【作用及び発明の効果】第1のマイクロプロセッサは、
例えば、ゲームの進行状態を制御する主処理に使用し、
第2のマイクロプロセッサは、発音装置、発光装置、そ
の他の出力装置を制御するための副処理に使用する。第
2のマイクロプロセッサは、第1のマイクロプロセッサ
からの指令又はデータを入力して、動作することが可能
となり、両マイクロプロセッサは並行に動作することが
できる。こうして、両マイクロプロセッサは、制御デー
タを共有しつつ、並行に動作することが出来る。
The operation and effect of the invention:
For example, it is used for the main processing that controls the progress of the game,
The second microprocessor is used for sub-processing to control the sounding device, the light emitting device, and other output devices. The second microprocessor can operate by receiving a command or data from the first microprocessor, and both microprocessors can operate in parallel. Thus, both microprocessors can operate in parallel while sharing control data.

【0008】したがって、リアルタイム並行処理が可能
となるので、たとえば、ゲームの進行の管理と、出力装
置の管理とを並行に分業して行うことが出来る。このた
め、より木目細かな複雑な制御が出来る。また、割込み
処理の如く、レジスタの退避等の割り込み処理特有の処
理を行う必要がないので、動作が効率的である。
Therefore, since real-time parallel processing is possible, for example, management of the progress of the game and management of the output device can be performed separately in parallel. Therefore, more detailed and complicated control can be performed. Further, unlike interrupt processing, it is not necessary to perform processing unique to interrupt processing such as saving of registers, so that the operation is efficient.

【0009】又、処理負荷の大きい乱数発生の処理は、
いずれかのマイクロプロセッサで選択的に実行させるこ
とができるので、設計が極めて容易となる。
Further, the processing of random number generation, which has a large processing load, is
Since it can be selectively executed by any of the microprocessors, the design becomes extremely easy.

【0010】又、両マイクロプロセッサは、独自の処理
プログラムに沿って、必要なデータを共有しつつ、並行
的に実行することが出来るので、異なる仕事の同時処理
が可能となる。このため、パチンコ機のゲーム展開をよ
り複雑にしたり、ゲームの進行と並行して、複雑な楽音
で構成されたメロディーを出力したり、複雑に変動する
照明を実現したりすることが可能となり、より娯楽性を
向上させることが出来る。また、プログラムの開発は、
それぞれの中央処理装置に制御させる独自のプログラム
を他のマイクロプロセッサのプログラムに影響されるこ
となく別個に行うことができる。従って、ゲームプログ
ラムの開発と、発音制御等のプログラムの開発とを、そ
れぞれの専門家の手で行うことができ、装置の開発が容
易となる。
Further, since both microprocessors can execute in parallel along with their own processing programs while sharing necessary data, different jobs can be processed simultaneously. Therefore, it is possible to make the game development of the pachinko machine more complicated, to output a melody composed of complicated musical sounds in parallel with the progress of the game, and to realize lighting that changes in a complicated manner. It is possible to improve entertainment. Also, the program development is
A unique program for controlling each central processing unit can be executed independently without being affected by the programs of other microprocessors. Therefore, the development of the game program and the development of the program for controlling the pronunciation can be carried out by the respective experts, and the development of the device becomes easy.

【0011】[0011]

【実施例】以下本発明を具体的な実施例に基づいて説明
する。本実施例は、第2のマイクロプロセッサ(以下
「MPU2」と略記する)をゲームの状態に応じて各種
のメロディーを発生するための制御に使用し、第1のM
PU(以下「MPU1」と略記する)をゲームの進行の
管理に用いたもである。
EXAMPLES The present invention will be described below based on specific examples. In this embodiment, a second microprocessor (hereinafter abbreviated as “MPU2”) is used for control for generating various melodies depending on the state of the game, and the first M
PU (hereinafter abbreviated as “MPU1”) is used to manage the progress of the game.

【0012】図2は、パチンコ機の機構を示した外観図
である。50は枠体であり、その枠体50により、遊戯
盤51が支持されている。遊戯盤51には、各種の入賞
口が設けられており、その内52、53、54は、特定
入賞口であり、その特定入賞口に入賞すると、当たりモ
ードを決定する組合せ動作が開始される。56、57、
58、59、60は、普通入賞口であり、61、62
は、チューリップ式役物付き入賞口である。63は、当
たりモードに応じて開閉される大入賞口であり、開閉扉
64が内部に設けられたソレノイド41によって、開閉
されるようになっている。又、大入賞口の中央部には、
V入賞口63が設けられており、その入賞口に入賞した
時は、開閉扉64が、継続して開閉する継続権利を発生
するようにしている。
FIG. 2 is an external view showing the mechanism of the pachinko machine. Reference numeral 50 denotes a frame body, and the play board 51 is supported by the frame body 50. The game board 51 is provided with various winning openings, among which 52, 53 and 54 are specific winning openings, and when the specific winning openings are won, a combination operation for determining a winning mode is started. . 56, 57,
58, 59, 60 are ordinary winning openings, 61, 62
Is a winning entrance with a tulip-style accessory. 63 is a special winning opening that is opened / closed according to the winning mode, and an opening / closing door 64 is opened / closed by a solenoid 41 provided inside. Also, in the central part of the big prize hole,
A V winning opening 63 is provided, and when the winning opening is won, the opening / closing door 64 generates a continuation right to continuously open and close.

【0013】遊戯盤51の中央部には、特定入賞口5
2、53、54に球が入賞した時に、偶然性の組合せ状
態を表示する数値表示器27と、ランプ表示器29が配
設されている。数値表示器27は、3桁のLED表示器
であり、ランプ表示器29は、サイクリックに赤と青の
LEDが配設されたランプである。特定入賞口に入賞し
た時は、当たりモードを決定する為に、3桁の数値の各
桁の数値と、ランプ表示器29の点燈LEDが、それぞ
れ、異なる周期で回転し、それらが静止状態になった時
の、組合せで当たりモードが決定され、そのモードに応
じて、大入賞口63の開閉扉64の開時間等が制御され
る。
At the center of the game board 51, a specific winning opening 5
A numerical display 27 and a lamp display 29 are provided for displaying a combination of chances when a ball is won in 2, 53, 54. The numerical display 27 is a 3-digit LED display, and the lamp display 29 is a lamp in which red and blue LEDs are cyclically arranged. When a specific winning opening is won, in order to determine the winning mode, the numerical value of each of the three-digit numerical value and the lighting LED of the lamp indicator 29 rotate in different cycles, respectively, and they are in a stationary state. The winning mode is determined based on the combination when the game becomes, and the opening time of the opening / closing door 64 of the special winning opening 63 is controlled in accordance with the mode.

【0014】また、遊戯盤51には、動作状態を表示す
るための各種の表示器、ランプが設けられている。中央
部の30は、特定入賞口に入賞し、当たり処理が保留さ
れている球の数を表示する為の記憶個数表示器である。
47a〜47jは、当たりモードを決定するための組合
せ動作時に、点滅する動作ランプである。43a〜43
cは、大当たり時に、ランプ47a〜47jと共に点滅
するパニックランプである。又、45a〜45cは、V
入賞口63への入賞がある時に点滅するVランプであ
る。
The play board 51 is also provided with various indicators and lamps for displaying the operating state. Reference numeral 30 in the center is a memory number indicator for displaying the number of balls which have won a specific winning opening and whose winning process is suspended.
47a to 47j are operation lamps that blink during the combination operation for determining the winning mode. 43a-43
c is a panic lamp that blinks together with the lamps 47a to 47j at the time of a big hit. Also, 45a to 45c are V
It is a V lamp that blinks when there is a winning in the winning opening 63.

【0015】図1は、本実施例装置の電気的な構成を示
したブロックダイヤグラムである。MPU1とMPU2
は、それぞれ、内部ROM、内部RAMを有している。
また、外部には、双方からアクセスすることが可能なよ
うに、マルチプレクサ6を介してRAM5が接続されて
いる。そして、それぞれのCPUは、独自のプログラム
に沿って、並行に動作させることが可能である。
FIG. 1 is a block diagram showing the electrical construction of the apparatus of this embodiment. MPU1 and MPU2
Have an internal ROM and an internal RAM, respectively.
A RAM 5 is connected to the outside via a multiplexer 6 so that both sides can access it. Then, the respective CPUs can be operated in parallel along with their own programs.

【0016】特定入賞口における入賞球を検出する入賞
検出スイッチ7、大入賞口における入賞球を検出する大
入賞口入賞検出スイッチ9、V入賞口における入賞球を
検出するV入賞検出スイッチ11は、チャタリングを防
止するためのフリップフロップからなる波形整形回路1
3を介してMPU1に接続されている。上記のスイッチ
は、リミットスイッチで構成されており、各入賞口から
入賞した球を案内するレールに配設されている。クロッ
ク発生回路17は、4MHzのクロック信号をMPU
1、MPU2に出力すると共に、分周器15に信号を出
力している。分周器15は、クロック信号を分周し、周
期4.096msec の外部割込み信号をMPU1に出力してい
る。MPU1の主制御は、この割込み信号に同期して起
動される。
The winning detection switch 7 for detecting a winning ball at a specific winning opening, the large winning opening winning detecting switch 9 for detecting a winning ball at the big winning opening, and the V winning detection switch 11 for detecting a winning ball at the V winning opening, Waveform shaping circuit 1 consisting of flip-flops for preventing chattering
3 is connected to MPU1. The above-mentioned switch is composed of a limit switch, and is arranged on a rail for guiding a ball won from each winning port. The clock generation circuit 17 outputs a 4 MHz clock signal to the MPU.
1, and outputs the signal to the frequency divider 15 as well as to the MPU 2. The frequency divider 15 frequency-divides the clock signal and outputs an external interrupt signal having a cycle of 4.096 msec to the MPU 1. The main control of the MPU 1 is activated in synchronization with this interrupt signal.

【0017】21は電源回路であり、起動スイッチ23
の信号は、リセット信号発生回路19に入力し、その出
力信号であるリセット信号は、MPU1,MPU2のリ
セット端子に入力しており、そのリセット信号により、
初期プログラムが実行される。MPU1の各出力ポート
には、表示器駆動回路25、表示器選択回路31、ドラ
イバ39が接続されている。表示器駆動回路25、表示
器選択回路31には、前述した数値表示器27、ランプ
表示器29、記憶個数表示器30が接続されている。そ
れらの表示器は、MPU1からの選択データと、表示デ
ータとを定周期で出力することにり、ダイナミック駆動
される。即ち、表示器選択回路31により、各表示単位
が選択され、その時の表示器駆動回路25の出力信号に
応じて表示される。ドライバ39は、MPU1からの信
号に応じて、ソレノイド41を駆動し、パニックランプ
43、Vランプ45、動作ランプ47の点燈動作を制御
する。
Reference numeral 21 is a power supply circuit, and a start switch 23
Is input to the reset signal generation circuit 19, and the output reset signal is input to the reset terminals of the MPU1 and MPU2.
The initial program is executed. The display drive circuit 25, the display selection circuit 31, and the driver 39 are connected to each output port of the MPU 1. The display unit drive circuit 25 and the display unit selection circuit 31 are connected to the numerical display unit 27, the lamp display unit 29, and the stored number display unit 30 described above. These display devices are dynamically driven by outputting the selection data from the MPU 1 and the display data at fixed intervals. That is, each display unit is selected by the display selection circuit 31 and displayed according to the output signal of the display drive circuit 25 at that time. The driver 39 drives the solenoid 41 according to the signal from the MPU 1 to control the lighting operation of the panic lamp 43, the V lamp 45, and the operation lamp 47.

【0018】ソフトウエア・コントロールド・サウンド
ジェネレータ(以下単に「SSG」と言う)33は、M
PU2に接続されている。SSG33は、MPU2から
音出力のための制御データを各レジスタに入力して、こ
の制御データに基づいて作成された波形をD/A変換し
てスピーカ35に出力している。係る発音のための制御
データは、MPU2に接続されているROM3に記憶さ
れている。
The software controlled sound generator (hereinafter simply referred to as "SSG") 33 is an M
It is connected to PU2. The SSG 33 inputs control data for sound output from the MPU 2 to each register, D / A converts a waveform created based on the control data, and outputs the converted waveform to the speaker 35. The control data for such sounding is stored in the ROM 3 connected to the MPU 2.

【0019】次に、係る構成のパチンコ機の作用を、M
PU1,MPU2の処理手順を示したフローチャートに
基づいて説明する。
Next, the operation of the pachinko machine having such a configuration will be described as follows.
Description will be given based on a flowchart showing the processing procedure of PU1 and MPU2.

【0020】(1)電源投入時の初期セット 起動スイッチ23がオンされると、MPU1,MPU2
に給電されると共に、リセット信号発生回路19は、リ
セット信号S4をリッセト端子に出力する。すると、M
PU1は、図3に示す処理を実行する。即ち、数値表示
器27に表示する3桁の各数値を記憶する数値表示レジ
スタX1,X2,X3を初期値に設定し、ランプ表示器
29の点燈ランプを記憶している表示ランプレジスタL
を初期値に設定する。また、特定入賞口に入賞し保留さ
れている入賞球の数をカウントする入賞球カウンタCを
零に、大入賞口への入賞球の個数をカウントする大入賞
口入賞カウンタGを零に、V入賞口への入賞球の個数を
カウントするV入賞球カウンタAを零に初期設定する。
(1) Initial setting when power is turned on When the start switch 23 is turned on, MPU1 and MPU2
The reset signal generating circuit 19 outputs the reset signal S4 to the reset terminal. Then M
PU1 performs the process shown in FIG. That is, the numerical display registers X1, X2, X3 for storing the three-digit numerical values displayed on the numerical display 27 are set to initial values, and the display lamp register L for storing the lighting lamp of the lamp display 29 is set.
Is set to the initial value. In addition, a winning ball counter C that counts the number of winning balls that have been won and held in a specific winning port is set to zero, and a large winning hole winning counter G that counts the number of winning balls to the special winning port is set to zero, V A V winning ball counter A that counts the number of winning balls to the winning opening is initialized to zero.

【0021】また、制御状態を記憶した状態レジスタF
を零に、当たりモードを記憶する当たりモードレジスタ
Rを零に初期設定し、タイマT1,T2,T3は零に初
期設定される。また、MPU2の起動状態を記憶した起
動フラグSがリセットされる。これらのレジスタ、カウ
ンタ、フラグ、タイマ等は、RAM5に設けられてい
る。
A state register F storing the control state
To 0 and the hit mode register R for storing the hit mode is initialized to zero, and the timers T1, T2 and T3 are initialized to zero. Further, the activation flag S that stores the activation state of the MPU 2 is reset. These registers, counters, flags, timers, etc. are provided in the RAM 5.

【0022】(2)バックグランド処理 初期セット後、定時間(4.096msec) ごとの外部割り込み
信号が入力されるごとに、MPU1は、図4、図5及び
図6のプログラムを実行する。ステップ100で、タイ
マの更新処理が行われ、ステップ102で、スイッチ群
の状態信号S1,S2,S3が読み込まれる。これらの
状態信号は、負論理で構成されており、信号が低レベル
の時にスイッチがオン状態にあり、入賞球を検出したこ
とを示している。したがって、ステップ104、11
0、114で各状態信号の立ち下がりを検出し、その時
にのみ、各カウンタC,G,Aを1更新する。ただし、
保留されている入賞球の数は、ステップ106で、4ま
でしか計数しないようにしている。
(2) Background processing After the initial setting, the MPU 1 executes the programs shown in FIGS. 4, 5 and 6 each time an external interrupt signal is input at fixed time intervals (4.096 msec). In step 100, the timer updating process is performed, and in step 102, the status signals S1, S2, S3 of the switch group are read. These status signals are composed of negative logic and indicate that the switch is in the ON state when the signal is at a low level and a winning ball is detected. Therefore, steps 104, 11
The falling of each state signal is detected at 0 and 114, and only at that time, the counters C, G, and A are updated by 1. However,
In step 106, the number of held winning prize balls is limited to four.

【0023】ステップ118〜ステップ166は、各状
態に応じた処理ステップである。又、ステップ170〜
ステップ184は、出力機器の処理ステップである。当
たりモードレジスタRが0の時は、ソレノイド41はオ
フ状態とされるので、大入賞口は閉じるか、閉状態を継
続する。また、レジスタRが0以外の時は、ソレノイド
41がオンにされるので、大入賞口が開状態となるか、
開状態を維持する(ステップ170〜174)。
Steps 118 to 166 are processing steps corresponding to each state. Also, from step 170
Step 184 is a processing step of the output device. When the winning mode register R is 0, the solenoid 41 is turned off, so the special winning opening is closed or the closed state is continued. When the register R is other than 0, the solenoid 41 is turned on, so whether the special winning opening is open or not.
The open state is maintained (steps 170 to 174).

【0024】即ち、レジスタRの内容によって、大入賞
口の開閉が制御される。数値表示器27は、レジスタX
1,X2,X3の値を表示し、ランプ表示器29はレジ
スタLで特定されたLEDを点燈する(ステップ17
6)。レジスタFが1の時即ち、組合せ動作中の時は、
動作ランプ47が点滅され、レジスタFが2の時、即
ち、大入賞口が開状態の時には、動作ランプ47とパニ
ックランプ43が点滅され、レジスタFが2で、カウン
タAが0でない時、即ち、V入賞球がある時は、Vラン
プ45が点燈される。
That is, the opening and closing of the special winning opening is controlled by the contents of the register R. The numerical display 27 is the register X
1, the value of X2, X3 is displayed, and the lamp indicator 29 turns on the LED specified by the register L (step 17).
6). When the register F is 1, that is, during the combination operation,
When the operation lamp 47 is blinking and the register F is 2, that is, when the special winning opening is open, the operation lamp 47 and the panic lamp 43 are blinking, when the register F is 2 and the counter A is not 0, that is, When there is a V winning ball, the V lamp 45 is turned on.

【0025】また、カウンタCの値は、記憶個数表示器
30に表示される(ステップ178)。ステップ180
〜184は、発音制御の有無に応じて、MPU2を起動
するためのステップである。発音制御の時即ち、レジス
タFが0以外の時、起動フラグSがセットされる。その
後は、起動フラグSがセットされると、MPU1とMP
U2は、リアルタイム並行処理を行うことになる。ま
た、レジスタFが0になると、発音制御を停止するた
め、起動フラグSはリセットされ、MPU2は停止す
る。
The value of the counter C is displayed on the memory quantity display 30 (step 178). Step 180
184 are steps for activating the MPU 2 according to the presence / absence of sound generation control. During tone generation control, that is, when the register F is other than 0, the activation flag S is set. After that, when the activation flag S is set, MPU1 and MP
U2 will perform real-time parallel processing. When the register F becomes 0, the tone generation control is stopped, so the activation flag S is reset and the MPU 2 is stopped.

【0026】(3)入賞球が存在しない時の処理 入賞球が存在しない時は、即ち、カウンタCが0の時
は、ステップ100〜124,170〜184の処理が
行われ、それにより、数値表示器、ランプ表示器、各ラ
ンプ群は、所定の表示を行う。
(3) Processing when no winning ball is present When the winning ball is not present, that is, when the counter C is 0, the processes of steps 100 to 124 and 170 to 184 are performed, whereby numerical values are obtained. The display unit, the lamp display unit, and each lamp group perform a predetermined display.

【0027】(4)入賞球が存在する時(C≠0) (a)組合せ動作処理 ステップ124でカウンタCの値が判定され、入賞が検
出されると、カウンタCの値を1減算し、組合せ動作状
態を示すためレジスタFを1にセットし、タイマT1を
所定値に設定する(ステップ124〜130)。そし
て、ステップ132で、乱数発生処理を行い、発生した
乱数をレジスタX1,X2,X3,Lに記憶する。ステ
ップ134でタイムアップとなるまで、ステップ100
〜118,132,134,170〜184の処理を繰
り返す。そして、この乱数の設定は、ステップ132を
通過するごとに行う様にしている。タイムアップする
と、ステップ136で、レジスタX1,X2,X3,L
に設定されている内容から当たりモードが決定され、レ
ジスタRにそのモードが設定される。0は外れ、1は小
当たり、2は中当たり、3は、大当たりである。外れの
時は、レジスタFを0にして、次の入賞球の判定のサイ
クルへ移行する。
(4) When there is a winning ball (C ≠ 0) (a) Combination operation processing In step 124, the value of the counter C is determined, and when the winning is detected, the value of the counter C is decremented by 1, The register F is set to 1 to indicate the combined operation state, and the timer T1 is set to a predetermined value (steps 124 to 130). Then, in step 132, random number generation processing is performed, and the generated random numbers are stored in the registers X1, X2, X3, and L. Step 100 until the time is up in step 134
~ 118, 132, 134, 170-184 are repeated. The random number is set every time the step 132 is passed. When the time is up, in Step 136, registers X1, X2, X3, L
The winning mode is determined from the contents set in, and the mode is set in the register R. 0 is off, 1 is small hit, 2 is medium hit, and 3 is big hit. When the player is out of position, the register F is set to 0, and the process goes to the next winning ball determination cycle.

【0028】(b)当たりの時の処理 ステップ136の判定結果が当たりの時は、その当たり
モードに応じて、タイマT2に時間が設定される。そし
て、タイムアップと判定されるまで、上述したバックグ
ランド処理が行われる。この結果、大入賞口は、所定時
間だけ開状態となり、ランプ群は、パニック状態を示す
表示となり、スピーカ35からは、パニック状態の音楽
が流れる。この時、大入賞口への入賞球の数が10個に
なると、タイムアップ前でも、タイムアップと同様の処
理を行う。即ち、カンウタGを0にレジスタRを0に設
定する(ステップ150,152)。
(B) Processing when hitting When the result of the determination in step 136 is hitting, the time is set in the timer T2 according to the hitting mode. Then, the background process described above is performed until it is determined that the time is up. As a result, the special winning opening is opened for a predetermined time, the lamp group is displayed to indicate the panic state, and the speaker 35 plays the panic state music. At this time, when the number of winning balls to the special winning opening becomes 10, the same process as the time-up is performed even before the time-up. That is, the counter G is set to 0 and the register R is set to 0 (steps 150 and 152).

【0029】(c)V入賞球の存在する時の処理 大入賞口が開状態の時にV入賞球が存在すると、即ち、
カウンタAが0でないと(ステップ156)ステップ1
58で継続権利の発生を示すためレジスタFの値を3に
設定する。そして、カウンタAを1減算し、タイマT3
を所定時間に設定し、タイムアップを判定する(ステッ
プ158〜164)。この処理は、続いて、大入賞口を
開状態にするまで、一定の遅延を持たせるためものであ
る。この後、ステップ166でレジスタRを大当たりを
示す3に設定し、ステップ142へ移行して、上記の当
たり時の処理を行う。ただし、継続権は、10回より大
きく発生しない様にステップ152で、調整している。
(C) Processing when V winning ball is present When the V winning ball is present when the special winning opening is open, that is,
If the counter A is not 0 (step 156), step 1
At 58, the value of register F is set to 3 to indicate the occurrence of a continuing right. Then, the counter A is decremented by 1, and the timer T3
Is set to a predetermined time, and it is determined whether the time is up (steps 158 to 164). This process is to give a certain delay until the special winning opening is subsequently opened. After that, in step 166, the register R is set to 3 indicating a big hit, and the process proceeds to step 142 to perform the above-described hitting process. However, the continuation right is adjusted in step 152 so that it does not occur more than 10 times.

【0030】(5)発音制御の処理 ステップ180〜184のバックグランド処理で、発音
制御状態と判定され、起動フラグSがセットされると、
MPU2は、図7の処理をMPU1の処理と並行に実行
する。即ち、MPU2は、ステップ200で起動フラグ
Sがセットされたかを判定し、セットされた場合には、
ステップ201以下へ移行して、発音制御を行う。ステ
ップ201では、状態レジスタF、入賞球カウンタC、
当たりモードレジスタR、大入賞口入賞カウンタG、V
入賞球カウンタAの値から、発音モードが決定され、そ
の値がレジスタWに設定される。ROM3には、図8に
示すように発音モード毎に異なるメロディーを出力する
ための制御データ群が記憶されている。
(5) Sound Generation Control Processing In the background processing of steps 180 to 184, when the sound generation control state is determined and the activation flag S is set,
The MPU 2 executes the process of FIG. 7 in parallel with the process of the MPU 1. That is, the MPU 2 determines whether the activation flag S is set in step 200, and if it is set,
The process proceeds to step 201 and subsequent steps, and the tone generation control is performed. In step 201, the status register F, the winning ball counter C,
Winning mode register R, big winning award winning counter G, V
The sound generation mode is determined from the value of the winning ball counter A, and the value is set in the register W. As shown in FIG. 8, the ROM 3 stores a control data group for outputting a different melody for each sounding mode.

【0031】制御データは、音の周波数、音量、エンベ
ロープ等の1組の発音データと、その1音の発音継続時
間を示す時間データとからなる。ステップ202で、レ
ジスタWの値の変化から発音モードに変化があったかが
判定され、変化があった場合には、ステップ204へ移
行して、そのモードの制御データ群を記憶した先頭アド
レスをデータポインタPに設定する。次にステップ20
6でデータポインタPの示すアドレスの記憶内容をRO
M3から読み込み、データの終端コードでない時は、ス
テップ210で、制御データに基づき時間データをタイ
マに設定する。次にステップ212で、発音データをS
SG33の各レジスタに出力することにより、スピーカ
35からステップ214でタイムアップと判定されるま
で、1音発音される。次にステップ214でタイムアッ
プと判定された時は、ステップ216へ移行して、デー
タポインタPを次の制御データのアドレスに更新してス
テップ201へ復帰する。ステップ202で発音モード
に変化がないと判定された時は、アドレスの初期設定を
ジャンプしているので、そのモードの次の音の制御デー
タが入力される。
The control data consists of a set of sounding data such as sound frequency, sound volume, envelope, and time data indicating the sounding duration of the sound. In step 202, it is determined whether the tone generation mode has changed from the change in the value of the register W. If there is a change, the process proceeds to step 204, and the head address storing the control data group of that mode is set to the data pointer. Set to P. Next step 20
In step 6, the stored content of the address indicated by the data pointer P is RO
When the data is read from M3 and is not the end code of the data, in step 210, time data is set in the timer based on the control data. Next, in step 212, the pronunciation data is S
By outputting to each register of SG33, one sound is produced from the speaker 35 until it is determined in step 214 that the time is up. Next, when it is determined in step 214 that the time is up, the process moves to step 216, the data pointer P is updated to the address of the next control data, and the process returns to step 201. When it is determined in step 202 that the tone generation mode has not changed, the initialization of the address is jumped, so that the control data of the next tone in that mode is input.

【0032】以上述べたように、本実施例では、MPU
1は、パチンコ機の主制御に用い、MPU2は、制御の
複雑な、発音装置の制御専用に使用されている。したが
って、個々に独立のプログラムを開発すれば良いので、
製作が簡単である。また、MPU2をランプ群の制御用
に用いることも出来る。その制御データは、図9に示す
ように、複数のランプの内、どのランプを点燈するかを
指定した発光データと、その状態を継続する時間データ
を1組のデータとし、係るデータ列を発光モード毎に作
成されている。そして、MPU2の処理手順は、図7と
同様であり、ステップ201を発光モードの決定に、ス
テップ204を発光モードに対応した初期アドレスの設
定に、ステップ210を時間データの設定に、ステップ
212は発光データの出力に換えれば、制御データに従
った動的な発光制御が可能である。
As described above, in this embodiment, the MPU
1 is used for main control of a pachinko machine, and MPU 2 is used only for controlling a sounding device, which has complicated control. Therefore, it is only necessary to develop an independent program,
Easy to make. Also, the MPU 2 can be used for controlling the lamp group. As shown in FIG. 9, the control data includes, as one set of data, light emission data designating which lamp of the plurality of lamps is to be turned on and time data for maintaining the state, and the data string is It is created for each light emission mode. The processing procedure of the MPU 2 is the same as that of FIG. 7. Step 201 is to determine the light emission mode, step 204 is to set an initial address corresponding to the light emission mode, step 210 is to set time data, and step 212 is By changing to the output of light emission data, it is possible to perform dynamic light emission control according to the control data.

【0033】又、MPU2を、乱数発生、数値表示器の
駆動回数、大当たりモードでの大入賞口の開口回数等の
加算、その他の統計処理に使用することもできる。又、
上記の実施例では、ROM3を外付のROMとしたが、
MPU2の内部に組み込まれているROMとしても良
い。そと付ROMの場合には、ROMの交換によって、
周辺装置の動作パターンの容易に変更することが可能で
ある。
The MPU 2 can also be used for random number generation, the number of times the numerical display is driven, the number of times the special winning opening is opened in the big hit mode, and other statistical processing. or,
Although the ROM 3 is an external ROM in the above embodiment,
It may be a ROM incorporated in the MPU 2. In the case of a ROM with a soft cloth, by replacing the ROM,
It is possible to easily change the operation pattern of the peripheral device.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の具体的な一実施例に係るパチンコ機の
電気的構成を示したブロックダイヤグラム。
FIG. 1 is a block diagram showing an electrical configuration of a pachinko machine according to a specific embodiment of the present invention.

【図2】同実施例のパチンコ機の外観を示した平面図。FIG. 2 is a plan view showing the outer appearance of the pachinko machine of the same embodiment.

【図3】同実施例のパチンコ機で使用されたマイクロプ
ロセッサの処理手順を示したフローチャート。
FIG. 3 is a flowchart showing a processing procedure of a microprocessor used in the pachinko machine of the embodiment.

【図4】同実施例のパチンコ機で使用されたマイクロプ
ロセッサの処理手順を示したフローチャート。
FIG. 4 is a flowchart showing a processing procedure of a microprocessor used in the pachinko machine of the embodiment.

【図5】同実施例のパチンコ機で使用されたマイクロプ
ロセッサの処理手順を示したフローチャート。
FIG. 5 is a flowchart showing a processing procedure of a microprocessor used in the pachinko machine of the embodiment.

【図6】同実施例のパチンコ機で使用されたマイクロプ
ロセッサの処理手順を示したフローチャート。
FIG. 6 is a flowchart showing a processing procedure of a microprocessor used in the pachinko machine of the embodiment.

【図7】同実施例のパチンコ機で使用されたマイクロプ
ロセッサの処理手順を示したフローチャート。
FIG. 7 is a flowchart showing a processing procedure of a microprocessor used in the pachinko machine of the embodiment.

【図8】発音制御の為の制御データの構造を示した構造
図。
FIG. 8 is a structural diagram showing a structure of control data for controlling pronunciation.

【図9】他の実施例に係るパチンコ機の発光装置を制御
するための制御データの構造を示した構造図。
FIG. 9 is a structural diagram showing a structure of control data for controlling a light emitting device of a pachinko machine according to another embodiment.

【符号の説明】[Explanation of symbols]

27…数値表示器 29…ランプ表示器 30…記憶個数表示器 43a〜43c…パニックランプ 45a〜45c…Vランプ 47a〜47j…動作ランプ 50…枠体 51…遊戯盤 52,53,54…特定入賞口 63…大入賞口 64…開閉扉 65…V入賞口 27 ... Numerical value display 29 ... Lamp display 30 ... Memory number display 43a-43c ... Panic lamp 45a-45c ... V lamp 47a-47j ... Operation lamp 50 ... Frame 51 ... Play board 52, 53, 54 ... Specific prize Mouth 63 ... Large winning hole 64 ... Opening / closing door 65 ... V winning hole

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】特定入賞口に於ける玉の入賞を検出する入
賞検出装置を設け、該特定入賞口への入賞に応じて乱数
を発生させ、ゲームを制御すると共に、発光装置、発音
装置等の周辺装置を駆動する制御装置とからなる乱数を
利用した遊技機において、 前記制御装置は、前記ゲームを制御する第1のマイクロ
プロセッサと、その第1のマイクロプロセッサからの指
令又はデータを入力して、前記周辺装置を駆動する少な
くとも1つ以上の第2のマイクロプロセッサとを有する
ことを特徴とする遊技機。
1. A winning detection device for detecting a winning of a ball at a specific winning opening is provided, a random number is generated in accordance with winning at the specific winning opening, a game is controlled, a light emitting device, a sounding device, etc. In a gaming machine using a random number including a control device that drives peripheral devices of the game machine, the control device inputs a first microprocessor that controls the game and a command or data from the first microprocessor. And at least one second microprocessor for driving the peripheral device.
JP6193509A 1994-07-25 1994-07-25 Pachinko machine Expired - Lifetime JP2797975B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6193509A JP2797975B2 (en) 1994-07-25 1994-07-25 Pachinko machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6193509A JP2797975B2 (en) 1994-07-25 1994-07-25 Pachinko machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP61026096A Division JPH078303B2 (en) 1986-02-08 1986-02-08 Amusement machine

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP8134079A Division JP2639382B2 (en) 1996-04-19 1996-04-19 Pachinko machine

Publications (2)

Publication Number Publication Date
JPH07231973A true JPH07231973A (en) 1995-09-05
JP2797975B2 JP2797975B2 (en) 1998-09-17

Family

ID=16309247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6193509A Expired - Lifetime JP2797975B2 (en) 1994-07-25 1994-07-25 Pachinko machine

Country Status (1)

Country Link
JP (1) JP2797975B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57196990A (en) * 1981-05-18 1982-12-03 Atari Inc Apparatus for carrying some selective predetermined operation in television game
JPS6029168A (en) * 1983-07-25 1985-02-14 株式会社大一商会 Pinball machine

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57196990A (en) * 1981-05-18 1982-12-03 Atari Inc Apparatus for carrying some selective predetermined operation in television game
JPS6029168A (en) * 1983-07-25 1985-02-14 株式会社大一商会 Pinball machine

Also Published As

Publication number Publication date
JP2797975B2 (en) 1998-09-17

Similar Documents

Publication Publication Date Title
JP2000070468A (en) Game machine
JP2639382B2 (en) Pachinko machine
JP2900934B2 (en) Pachinko machine
JPH07231973A (en) Game machine
JP3941935B2 (en) Game machine
JP2708035B2 (en) Pachinko machine
JPH078303B2 (en) Amusement machine
JP2639379B2 (en) Pachinko machine
JP2894350B2 (en) Pachinko machine
JP2547184B2 (en) Pachinko machine
JP2894349B2 (en) Pachinko machine
JP3315662B2 (en) Pachinko machine
JP2708036B2 (en) Pachinko machine
JP3330101B2 (en) Pachinko machine
JP3315666B2 (en) Pachinko machine
JP2856201B2 (en) Pachinko machine
JPH0910397A (en) Game machine
JPH10314378A (en) Pachinko game device
JPH11235417A (en) Pachinko game machine
JP2639382C (en)
JP3225228B2 (en) Pachinko machine
JPH11244496A (en) Pachinko game machine
JP2003024600A (en) Game machine
JPH09701A (en) Game machine
JPH09182865A (en) Game equipment

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term