JPH078303B2 - Amusement machine - Google Patents

Amusement machine

Info

Publication number
JPH078303B2
JPH078303B2 JP61026096A JP2609686A JPH078303B2 JP H078303 B2 JPH078303 B2 JP H078303B2 JP 61026096 A JP61026096 A JP 61026096A JP 2609686 A JP2609686 A JP 2609686A JP H078303 B2 JPH078303 B2 JP H078303B2
Authority
JP
Japan
Prior art keywords
winning
microprocessor
game
winning opening
gaming machine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61026096A
Other languages
Japanese (ja)
Other versions
JPS62183781A (en
Inventor
征一郎 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Bussan Co Ltd
Original Assignee
Sanyo Bussan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Bussan Co Ltd filed Critical Sanyo Bussan Co Ltd
Priority to JP61026096A priority Critical patent/JPH078303B2/en
Publication of JPS62183781A publication Critical patent/JPS62183781A/en
Publication of JPH078303B2 publication Critical patent/JPH078303B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention 【産業上の利用分野】[Industrial applications]

本発明は、コンピュータを用いた遊技機に関する。 The present invention relates to a game machine using a computer.

【従来技術】[Prior art]

近年の遊技機、例えば、パチンコ機は、球の入賞確率を
電子的に制御するために、コンピュータを用いているも
のがある。係るパチンコ機では、当たりモードを決定す
るために、偶然性に左右される事象を生起させ、その事
象から当たりモードを決定し、その当たりモードに対応
してより複雑なゲームの展開を制御するようにしてい
る。しかし、発光装置、発音装置等の出力装置は、単
音、単発光等の単純な制御しか行われておらず、娯楽性
を向上させるため、複雑なゲームのモードに対応して、
より木目細かな制御を行うことが要望されいてる。
Some recent game machines, for example, pachinko machines, use a computer in order to electronically control the winning probability of a ball. In such a pachinko machine, in order to determine the hit mode, an event that is influenced by chance is caused, the hit mode is determined from the event, and the development of a more complicated game is controlled in accordance with the hit mode. ing. However, the output devices such as the light emitting device and the sounding device perform only simple control such as single tone and single light emission, and in order to improve the entertainment, in order to improve the mode of a complicated game,
There is a demand for more detailed control.

【発明が解決しようとする問題点】[Problems to be Solved by the Invention]

ところが、従来のパチンコ機では、係る複雑なゲーム展
開を主とした制御のため、処理能力が飽和しつつあり、
又、一人でプログラムの開発を進めなければならなかっ
た。このため、発音装置、発光装置等の出力装置の制御
において、より複雑な制御、たとえば、ゲームの進行状
態に応じて、各音がより音楽的な音で構成され、しかも
メロデイーを有する連続音楽を出力したり、複雑なイル
ミネーションを発生させるような制御は、困難である。 本発明は、係る欠点を改良するためになされたものであ
り、その目的とするところは、遊技機のより複雑な制御
を実現し、より娯楽性を向上させることにある。
However, in conventional pachinko machines, the processing capacity is becoming saturated because of the control mainly for such complicated game development.
Also, I had to advance the development of the program by myself. Therefore, in the control of the output device such as the sounding device and the light emitting device, more complicated control, for example, each sound is composed of more musical sounds according to the progress state of the game, and continuous music having melody is generated. It is difficult to control the output or the generation of complicated illumination. The present invention has been made to remedy such drawbacks, and an object of the present invention is to realize more complicated control of a gaming machine and further improve entertainment.

【問題点を解決するための手段】[Means for solving problems]

上記問題点を解決するための、発明の構成は、次の通り
である。 即ち、本発明は、特定入賞口に於ける玉の入賞を検出す
る入賞検出装置を設け、該特定入賞口への入賞に応じ
て、ゲームを制御すると共に、発光装置、発音装置等の
周辺装置を駆動する制御装置とからなる遊技機におい
て、 前記制御装置は、前記ゲームを制御する第1のマイクロ
プロセッサと、その第1のマイクロプロセッサからの指
令又はデータを入力して、前記周辺装置を駆動する少な
くとも1つ以上の第2のマイクロプロセッサと、その第
2のマイクロプロセッサの動作を規定するデータを記憶
したROMとを有することを特徴とする。 前記2のマイクロプロセッサの分業には、例えば、次の
様な手段がある。第1は、第1のマイクロプロセッサが
入賞確率を制御して、パチンコ機のゲーム進行を主とし
て管理し、他の仕事を第2のマイクロプロセッサが行う
方法である。第2は、第2のマイクロプロセッサが発音
装置、発光装置、その他の出力装置の内、少なくとも1
を制御し、他の仕事を第1のマイクロプロセッサが行う
方法である。第3は、第2のマイクロプロセッサが偶然
性に左右される事象を生起する処理を行い、他の仕事を
第1のマイクロプロセッサが行う方法である。
The configuration of the invention for solving the above problems is as follows. That is, the present invention is provided with a prize detecting device for detecting a prize of a ball at a specific winning opening, controls a game according to the winning of the specific winning opening, and is a peripheral device such as a light emitting device or a sounding device. In a gaming machine including a control device that drives the peripheral device, the control device drives the peripheral device by inputting a first microprocessor that controls the game and a command or data from the first microprocessor. At least one or more second microprocessors, and a ROM storing data defining the operation of the second microprocessors. The division of labor of the above-mentioned 2 microprocessor includes, for example, the following means. The first is a method in which the first microprocessor controls the winning probability, mainly manages the game progress of the pachinko machine, and the second microprocessor performs other tasks. Second, at least one of the sounding device, the light emitting device, and the other output device has a second microprocessor.
And the first microprocessor does the other work. The third is a method in which the second microprocessor performs a process that causes an event that depends on contingency and the first microprocessor performs other work.

【作用】[Action]

第1のマイクロプロセッサは、例えば、ゲームの進行状
態を制御する主処理に使用し、第2のマイクロプロセッ
サは、発音装置、発光装置、その他の出力装置を制御す
るための副処理に使用する。第2のマイクロプロセッサ
は、第1のマイクムプロセッサからの指令又はデータを
入力して、動作することが可能となり、両マイクロプロ
セッサは並行に動作することができる。 したがって、リアルタイム平行処理が可能となるので、
たとえば、ゲームの進行の管理と、出力装置の管理とを
平行に分業して行うことが出来る。このため、より木目
細かな複雑な制御が出来る。また、割込み処理の如く、
レジスタの退避等の割り込み処理特有の処理を行う必要
がないので、動作が効率的である。
The first microprocessor is used, for example, in a main process for controlling the progress state of the game, and the second microprocessor is used as a sub-process for controlling the sounding device, the light emitting device, and other output devices. The second microprocessor can operate by inputting a command or data from the first microprocessor, and both microprocessors can operate in parallel. Therefore, real-time parallel processing is possible,
For example, the progress of the game and the management of the output device can be divided and performed in parallel. Therefore, more detailed and complicated control can be performed. Also, like interrupt processing,
Since it is not necessary to perform processing peculiar to interrupt processing such as saving of registers, the operation is efficient.

【実施例】【Example】

以下本発明を具体的な実施例に基づいて説明する。本実
施例は、第2のマイクロプロセッサ(以下「MPU2」と略
記する)をゲームの状態に応じて各種のメロディーを発
生するための制御に使用し、第1のMPU(以下「MPU1」
と略記する)をゲームの進行の管理に用いたもである。 第2図は、パチンコ機の機構を示した外観図である。50
は枠体であり、その枠体50により、遊戯盤51が支持され
ている。遊戯盤51には、各種の入賞口が設けられてお
り、その内52、53、54は、特定入賞口であり、その特定
入賞口に入賞すると、当たりモードを決定する組合せ動
作が開始される。56、57、58、59、60は、普通入賞口で
あり、61、62は、チューリップ式役物付き入賞口であ
る。63は、当たりモードに応じて開閉される大入賞口で
あり、開閉扉64が内部に設けられたソレノイド41によっ
て、開閉されるようになっている。又、大入賞口の中央
部には、V入賞口63が設けられており、その入賞口に入
賞した時は、開閉扉64が、継続して開閉する継続権利を
発生するようにしている。 遊戯盤51の中央部には、特定入賞口52、53、54に球が入
賞した時に、偶然性の組合せ状態を表示する数値表示器
27と、ランプ表示器29が配設されている。数値表示器27
は、3桁のLED表示器であり、ランプ表示器29は、サイ
クリックに赤と青のLEDが配設されたランプである。特
定入賞口に入賞した時は、当たりモードを決定する為
に、3桁の数値の各桁の数値と、ランプ表示器29の点燈
LEDが、それぞれ、異なる周期で回転し、それらが静止
状態になった時の、組合せで当たりモードが決定され、
そのモードに応じて、大入賞口63の開閉扉64の開時間等
が制御される。 また、遊戯盤51には、動作状態を表示するための各種の
表示器、ランプが設けられている。中央部の30は、特定
入賞口に入賞し、当たり処理が保留されている球の数を
表示する為の記憶個数表示器である。47a〜47jは、当た
りモードを決定するための組合せ動作時に、点滅する動
作ランプである。43a〜43cは、大当たり時に、ランプ47
a〜47jと共に点滅するパニックランプである。又、45a
〜45cは、V入賞口63への入賞がある時に点滅するVラ
ンプである。 第1図は、本実施例装置の電気的な構成を示したブロッ
クダイヤグラムである。MPU1とMPU2は、それぞれ、内部
ROM、内部RAMを有している。また、外部には、双方から
アクセスすることが可能なように、マルチプレクサ6を
介してRAM5が接続されている。そして、それぞれのCPU
は、独自のプログラムに沿って、平行に動作させること
が可能である。 特定入賞口における入賞球を検出する入賞検出スイッチ
7、大入賞口における入賞球を検出する大入賞口入賞検
出スイッチ9、V入賞口における入賞球を検出するV入
賞検出スイッチ11は、チャタリングを防止するためのフ
リップフロップからなる波形整形回路13を介してMPU1に
接続されている。上記のスイッチは、リミットスイッチ
で構成されており、各入賞口から入賞した球を案内する
レールに配設されている。クロック発生回路17は、4MHz
のクロック信号をMPU1、MPU2に出力すると共に、分周器
15に信号を出力している。分周器15は、クロック信号を
分周し、周期4.096msecの外部割込み信号をMPU1に出力
している。MPU1の主制御は、この割込み信号に同期して
起動される。21は電源回路であり、起動スイッチ23の信
号は、リセット信号発生回路19に入力し、その出力信号
であるリセット信号は、MPU1,MPU2のリセット端子に入
力しており、そのリセット信号により、初期プログラム
が実行される。MPU1の各出力ポートには、表示器駆動回
路25、表示器選択回路31、ドライバ39が接続されてい
る。表示器駆動回路25、表示器選択回路31には、前述し
た数値表示器27、ランプ表示器29、記憶個数表示器30が
接続されている。それらの表示器は、MPU1からの選択デ
ータと、表示データとを定周期で出力することにより、
ダイナミック駆動される。即ち、表示器選択回路31によ
り、各表示単位が選択され、その時の表示器駆動回路25
の出力信号に応じて表示される。ドライバ39は、MPU1か
らの信号に応じて、ソレノイド41を駆動し、パニックラ
ンプ43、Vランプ45、動作ランプ47の点燈動作を制御す
る。 ソフトウェア・コントロールド・サウンドジェネレータ
(以下単に「SSG」と言う)33は、MPU2に接続されてい
る。SSG33は、MPU2から音出力のための制御データを各
レジスタに入力して、この制御データに基づいて作成さ
れた波形をD/A変換してスピーカ35に出力している。係
る発音のための制御データは、MPU2に接続されているRO
M3に記憶されている。 次に、係る構成のパチンコ機の作用を、MPU1,MPU2の処
理手順を示したフローチャートに基づいて説明する。 (1)電源投入時の初期セット 起動スイッチ23がオンされると、MPU1,MPU2に給電され
ると共に、リセット信号発生回路19は、リセット信号S4
をリッセト端子に出力する。すると、MPU1は、第3図に
示す処理を実行する。即ち、数値表示器27に表示する3
桁の各数値を記憶する数値表示レジスタX1,X2,X3を初期
値に設定し、ランプ表示器29の点燈ランプを記憶してい
る表示ランプレジスタLを初期値に設定する。また、特
定入賞口に入賞し保留されている入賞球の数をカウント
する入賞球カウンタCを零に、大入賞口への入賞球の個
数をカウントする大入賞口入賞カウンタGを零に、V入
賞口への入賞球の個数をカウントするV入賞球カウンタ
Aを零に初期設定する。また、制御状態を記憶した状態
レジスタFを零に、当たりモードを記憶する当たりモー
ドレジスタRを零に初期設定し、タイマT1,T2,T3は零に
初期設定される。また、MPU2の起動状態を記憶した起動
フラグSがリセットされる。これらのレジスタ、カウン
タ、フラグ、タイマ等は、RAM5に設けられている。 (2)バックグランド処理 初期セット後、定時間(4.096msec)ごとの外部割り込
み信号が入力されるごとに、MPU1は、第4図のプログラ
ムを実行する。ステップ100で、タイマの更新処理が行
われ、ステップ102で、スイッチ群の状態信号S1,S2,S3
が読み込まれる。これらの状態信号は、負論理で構成さ
れており、信号が低レベルの時にスイッチがオン状態に
あり、入賞球を検出したことを示している。したがっ
て、ステップ104、110、114で各状態信号の立ち下がり
を検出し、その時にのみ、各カウンタC,G,Aを1更新す
る。ただし、保留されている入賞球の数は、ステップ10
6で、4までしか計数しないようにしている。 ステップ118〜ステップ166は、各状態に応じた処理ステ
ップである。又、ステップ170〜ステップ184は、出力機
器の処理ステップである。当たりモードレジスタRが0
の時は、ソレノイド41はオフ状態とされるので、大入賞
口は閉じるか、閉状態を継続する。また、レジスタRが
0以外の時は、ソレノイド41がオンにされるので、大入
賞口が開状態となるか、開状態を維持する(ステップ17
0〜174)。即ち、レジスタRの内容によって、大入賞口
の開閉が制御される。数値表示器27は、レジスタX1,X2,
X3の値を表示し、ランプ表示器29はレジスタLで特定さ
れたLEDを点燈する(ステップ176)。レジスタFが1の
時即ち、組合せ動作中の時は、動作ランプ47が点滅さ
れ、レジスタFが2の時、即ち、大入賞口が開状態の時
には、動作ランプ47とパニックランプ43が点滅され、レ
ジスタFが2で、カウンタAが0でない時、即ち、V入
賞球がある時は、Vランプ45が点燈される。また、カウ
ンタCの値は、記憶個数表示器30に表示される(ステッ
プ178)。ステップ180〜184は、発音制御の有無に応じ
て、MPU2を起動するためのステップである。発音制御の
時即ち、レジスタFが0以外の時、起動フラグSがセッ
トされる。その後は、起動フラグSがセットされると、
MPU1とMPU2は、リアルタイム平行処理を行うことにな
る。また、レジスタFが0になると、発音制御を停止す
るため、起動フラグSはリセットされ、MPU2は停止す
る。 (3)入賞球が存在しない時の処理 入賞球が存在しない時は、即ち、カウンタCが0の時
は、ステップ100〜124,170〜184の処理が行われ、それ
により、数値表示器、ランプ表示器、各ランプ群は、所
定の表示を行う。 (4)入賞球が存在する時(C≠0) (a)組合せ動作処理 ステップ124でカウンタCの値が判定され、入賞が検出
されると、カウンタCの値を1減算し、組合せ動作状態
を示すためレジスタFを1にセットし、タイマT1を所定
値に設定する(ステップ124〜130)。そして、ステップ
132で、乱数発生処理を行い、発生した乱数をレジスタX
1,X2,X3,Lに記憶する。ステップ134でタイムアップとな
るまで、ステップ100〜118,132,134,170〜184の処理を
繰り返す。そして、この乱数の設定は、ステップ132を
通過するごとに行う様にしている。タイムアップする
と、ステップ136で、レジスタX1,X2,X3,Lに設定されて
いる内容から当たりモードが決定され、レジスタRにそ
のモードが設定される。0は外れ、1は小当たり、2は
中当たり、3は、大当たりである。外れの時は、レジス
タFを0にして、次の入賞球の判定のサイクルへ移行す
る。 (b)当たりの時の処理 ステップ136の判定結果が当たりの時は、その当たりモ
ードに応じて、タイマT2に時間が設定される。そして、
タイムアップと判定されるまで、上述したバックグラン
ド処理が行われる。この結果、大入賞口は、所定時間だ
け開状態となり、ランプ群は、パニック状態を示す表示
となり、スピーカ35からは、パニック状態の音楽が流れ
る。この時、大入賞口への入賞球の数が10個になると、
タイムアップ前でも、タイムアップと同様の処理を行
う。即ち、カンウタGを0にレジスタRを0に設定する
(ステップ150,152)。 (c)V入賞球の存在する時の処理 大入賞口が開状態の時にV入賞球が存在すると、即ち、
カウンタAが0でないと(ステップ156)ステップ158で
継続権利の発生を示すためレジスタFの値を3に設定す
る。そして、カウンタAを1減算し、タイマT3を所定時
間に設定し、タイムアップを判定する(ステップ158〜1
64)。この処理は、続いて、大入賞口を開状態にするま
で、一定の遅延を持たせるためものである。この後、ス
テップ166でレジスタRを大当たりを示す3に設定し、
ステップ142へ移行して、上記の当たり時の処理を行
う。ただし、継続権は、10回より大きく発生しない様に
ステップ152で、調整している。 (5)発音制御の処理 ステップ180〜184のバックグランド処理で、発音制御状
態と判定され、起動フラグSがセットされると、MPU2
は、第5図の処理をMPU1の処理と平行に実行する。即
ち、MPU2は、ステップ200で起動フラグSがセットされ
たかを判定し、セットされた場合には、ステップ201以
下へ移行して、発音制御を行う。ステップ201では、状
態レジスタF、入賞球カウンタC、当たりモードレジス
タR、大入賞口入賞カウンタG、V入賞球カウンタAの
値から、発音モードが決定され、その値がレジスタWに
設定される。ROM3には、第6図に示すように発音モード
毎に異なるメロディーを出力するための制御データ群が
記憶されている。制御データは、音の周波数、音量、エ
ンベロープ等の1組の発音データと、その1音の発音継
続時間を示す時間データとからなる。ステップ202で、
レジスタWの値の変化から発音モードに変化があったか
が判定され、変化があった場合には、ステップ204へ移
行して、そのモードの制御データ群を記憶した先頭アド
レスをデータポインタPに設定する。次にステップ206
でデータポインタPの示すアドレスの記憶内容をROM3か
ら読み込み、データの終端コードでない時は、ステップ
210で、制御データに基づき時間データをタイマに設定
する。次にステップ212で、発音データをSSG33の各レジ
スタに出力することにより、スピーカ35からステップ21
4でタイムアップと判定されるまで、1音発音される。
次にステップ214でタイムアップと判定された時は、ス
テップ216へ移行して、データポインタPを次の制御デ
ータのアドレスに更新してステップ201へ復帰する。 ステップ202で発音モードに変化がないと判定された時
は、アドレスの初期設定をジャンプしているので、その
モードの次の音の制御データが入力される。 以上述べたように、本実施例では、MPU1はは、パチンコ
機の主制御に用い、MPU2は、制御の複雑な、発音装置の
制御専用に使用されている。したがって、個々に独立の
プログラムを開発すれば良いので、製作が簡単である。 また、MPU2をランプ群の制御用に用いることも出来る。
その制御データは、第7図に示すように、複数のランプ
の内、どのランプを点燈するかを指定した発光データ
と、その状態を継続する時間データを1組のデータと
し、係るデータ列を発光モード毎に作成されている。そ
して、MPU2の処理手順は、第5図と同様であり、ステッ
プ201を発光モードの決定に、ステップ204を発光モード
に対応した初期アドレスの設定に、ステップ210を時間
データの設定に、ステップ212は発光データの出力に換
えれば、制御データに従った動的な発光制御が可能であ
る。 又、MPU2を、数値表示器の駆動回数、大当たりモードで
の大入賞口の開口回数等の加算、その他の統計処理に使
用することもできる。
The present invention will be described below based on specific examples. In this embodiment, a second microprocessor (hereinafter abbreviated as "MPU2") is used for control for generating various melodies according to a game state, and a first MPU (hereinafter "MPU1") is used.
Abbreviated) was used to manage the progress of the game. FIG. 2 is an external view showing the mechanism of the pachinko machine. 50
Is a frame body, and the play board 51 is supported by the frame body 50. The game board 51 is provided with various winning openings, among which 52, 53 and 54 are specific winning openings, and when winning in the specific winning openings, a combination operation for determining a winning mode is started. . 56, 57, 58, 59, 60 are ordinary winning holes, and 61, 62 are tulip-type winning holes with an accessory. 63 is a special winning opening that is opened / closed in accordance with the winning mode, and an opening / closing door 64 is opened / closed by a solenoid 41 provided inside. Further, a V winning opening 63 is provided in the center of the big winning opening, and when a winning is made in the winning opening, the opening / closing door 64 generates a continuation right to continuously open and close. At the center of the game board 51, a numerical indicator that displays the state of combination of chances when a ball has won a specific winning opening 52, 53, 54.
27 and a lamp indicator 29 are provided. Numeric display 27
Is a 3-digit LED display, and the lamp display 29 is a lamp in which red and blue LEDs are cyclically arranged. When you win a specific winning hole, to determine the winning mode, each digit of the three-digit number and the lamp indicator 29 lighting
The LEDs rotate in different cycles, and when they become stationary, the winning mode is determined by the combination,
The opening time of the opening / closing door 64 of the special winning opening 63 is controlled according to the mode. Further, the play board 51 is provided with various indicators and lamps for displaying the operating state. Reference numeral 30 in the central portion is a memory number indicator for displaying the number of balls which have won a specific winning opening and whose winning process is suspended. 47a to 47j are operation lamps that blink during the combination operation for determining the hit mode. 43a to 43c are lamp 47 when jackpot
It is a panic lamp that blinks with a to 47j. Also 45a
45c are V lamps that blink when there is a winning in the V winning opening 63. FIG. 1 is a block diagram showing the electrical configuration of the apparatus of this embodiment. MPU1 and MPU2 are internal
It has ROM and internal RAM. A RAM 5 is connected to the outside via a multiplexer 6 so that both sides can access it. And each CPU
Can be operated in parallel along with their own program. The winning detection switch 7 for detecting a winning ball at a specific winning opening, the large winning opening winning detection switch 9 for detecting a winning ball at the large winning opening, and the V winning detection switch 11 for detecting a winning ball at the V winning opening prevent chattering. It is connected to the MPU 1 via a waveform shaping circuit 13 composed of a flip-flop for doing so. The above-mentioned switch is composed of a limit switch, and is arranged on a rail for guiding a ball won from each winning port. Clock generation circuit 17 is 4MHz
The clock signal of is output to MPU1 and MPU2, and the frequency divider
The signal is output to 15. The frequency divider 15 frequency-divides the clock signal and outputs an external interrupt signal having a cycle of 4.096 msec to the MPU 1. The main control of MPU1 is activated in synchronization with this interrupt signal. Reference numeral 21 denotes a power supply circuit, the signal of the start switch 23 is input to the reset signal generation circuit 19, and the reset signal which is the output signal is input to the reset terminals of the MPU1 and MPU2. The program runs. The display drive circuit 25, the display selection circuit 31, and the driver 39 are connected to each output port of the MPU 1. The display unit drive circuit 25 and the display unit selection circuit 31 are connected to the numerical display unit 27, the lamp display unit 29, and the stored number display unit 30 described above. These display devices output the selection data from the MPU1 and the display data at regular intervals,
It is driven dynamically. That is, each display unit is selected by the display selection circuit 31, and the display drive circuit 25 at that time is selected.
It is displayed according to the output signal of. The driver 39 drives the solenoid 41 in response to the signal from the MPU 1 and controls the lighting operation of the panic lamp 43, the V lamp 45, and the operation lamp 47. A software controlled sound generator (hereinafter simply referred to as "SSG") 33 is connected to the MPU2. The SSG33 inputs control data for sound output from the MPU2 to each register, D / A converts the waveform created based on this control data, and outputs the converted waveform to the speaker 35. The control data for such pronunciation is RO connected to MPU2.
Remembered in M3. Next, the operation of the pachinko machine having such a configuration will be described based on the flowchart showing the processing procedure of the MPU1 and MPU2. (1) Initial setting when power is turned on When the start switch 23 is turned on, power is supplied to MPU1 and MPU2, and the reset signal generation circuit 19 resets the reset signal S4.
Is output to the reset terminal. Then, the MPU 1 executes the processing shown in FIG. That is, 3 displayed on the numerical display 27
Numerical value display registers X1, X2, and X3 that store the numerical values of the digits are set to initial values, and the display lamp register L that stores the lighting lamp of the lamp display 29 is set to an initial value. In addition, a winning ball counter C that counts the number of winning balls that have been won and held in a specific winning port is set to zero, and a large winning hole winning counter G that counts the number of winning balls to the special winning port is set to zero, V A V winning ball counter A that counts the number of winning balls to the winning opening is initialized to zero. Further, the state register F storing the control state is initialized to zero, the hit mode register R storing the hit mode is initialized to zero, and the timers T1, T2, T3 are initialized to zero. Further, the activation flag S that stores the activation state of the MPU 2 is reset. These registers, counters, flags, timers, etc. are provided in the RAM 5. (2) Background processing After the initial setting, the MPU1 executes the program shown in Fig. 4 every time an external interrupt signal is input at fixed time intervals (4.096 msec). In step 100, the timer is updated, and in step 102, the status signals S1, S2, S3 of the switch group are
Is read. These status signals are composed of negative logic and indicate that the switch is in the ON state when the signal is at a low level and a winning ball is detected. Therefore, in steps 104, 110 and 114, the trailing edge of each state signal is detected, and only at that time, the counters C, G and A are updated by 1. However, the number of winning prize balls that are suspended is 10
At 6, I try to count only up to 4. Steps 118 to 166 are processing steps corresponding to each state. Further, steps 170 to 184 are processing steps of the output device. The winning mode register R is 0
At this time, the solenoid 41 is turned off, so the special winning opening is closed or continues to be closed. When the register R is other than 0, the solenoid 41 is turned on, so that the special winning opening is opened or is maintained (step 17).
0-174). That is, the opening and closing of the special winning opening is controlled by the contents of the register R. The numerical display 27 has registers X1, X2,
The value of X3 is displayed, and the lamp indicator 29 lights the LED specified by the register L (step 176). When the register F is 1, that is, when the combination operation is in progress, the operation lamp 47 blinks. When the register F is 2, that is, when the special winning opening is open, the operation lamp 47 and the panic lamp 43 blink. When the register F is 2 and the counter A is not 0, that is, when there is a V winning ball, the V lamp 45 is turned on. Further, the value of the counter C is displayed on the stored number display 30 (step 178). Steps 180 to 184 are steps for activating the MPU 2 according to the presence / absence of sound generation control. During tone generation control, that is, when the register F is other than 0, the activation flag S is set. After that, when the activation flag S is set,
MPU1 and MPU2 will perform real-time parallel processing. When the register F becomes 0, the tone generation control is stopped, so the activation flag S is reset and the MPU 2 is stopped. (3) Processing when there is no winning ball When the winning ball does not exist, that is, when the counter C is 0, the processing of steps 100 to 124 and 170 to 184 is performed, whereby the numerical display and lamp display are performed. The lamp and each lamp group perform a predetermined display. (4) When there is a winning ball (C ≠ 0) (a) Combination operation processing When the value of the counter C is determined in step 124 and a winning is detected, the value of the counter C is decremented by 1 and the combination operation state is obtained. Register F is set to 1 to indicate that the timer T1 is set to a predetermined value (steps 124 to 130). And step
At 132, random number generation processing is performed, and the generated random number is registered in the register X.
Store in 1, X2, X3, L. The processes of steps 100 to 118, 132, 134, 170 to 184 are repeated until the time is up in step 134. The random number is set every time the step 132 is passed. When the time is up, the winning mode is determined from the contents set in the registers X1, X2, X3, L in step 136, and the mode is set in the register R. 0 is off, 1 is small hit, 2 is medium hit, and 3 is big hit. When the player is out of position, the register F is set to 0, and the process goes to the next winning ball determination cycle. (B) Processing when hitting When the judgment result of step 136 is hitting, the time is set in the timer T2 according to the hitting mode. And
The background process described above is performed until it is determined that the time is up. As a result, the special winning opening is opened for a predetermined time, the lamp group is displayed to indicate a panic state, and the speaker 35 plays panicked music. At this time, when the number of winning balls to the big winning opening becomes 10,
Even before the time is up, the same processing as the time up is performed. That is, the counter G is set to 0 and the register R is set to 0 (steps 150, 152). (C) Processing when V winning ball is present When the V winning ball is present when the special winning opening is open, that is,
If the counter A is not 0 (step 156), the value of the register F is set to 3 in step 158 to indicate the generation of the continuing right. Then, the counter A is decremented by 1, the timer T3 is set to a predetermined time, and the time-up is determined (steps 158 to 1).
64). This process is to give a certain delay until the special winning opening is subsequently opened. After that, in step 166, the register R is set to 3 indicating a big hit,
The process proceeds to step 142, and the above-described hit processing is performed. However, the continuation right is adjusted in step 152 so that it does not occur more than 10 times. (5) Processing of sound generation control In the background processing of steps 180 to 184, when the sound generation control state is determined and the activation flag S is set, MPU2
Executes the process of FIG. 5 in parallel with the process of MPU1. That is, the MPU 2 determines whether or not the activation flag S is set in step 200, and if the activation flag S is set, the process proceeds to step 201 and subsequent steps to perform sound generation control. In step 201, the tone generation mode is determined from the values of the state register F, the winning ball counter C, the winning mode register R, the special winning opening winning counter G, and the V winning ball counter A, and the values are set in the register W. As shown in FIG. 6, the ROM 3 stores a control data group for outputting a different melody for each sounding mode. The control data is composed of a set of sounding data such as sound frequency, sound volume, envelope, and time data indicating the sounding duration of the one sound. In step 202,
It is determined from the change in the value of the register W whether there is a change in the tone generation mode. If there is a change, the process proceeds to step 204, and the head address storing the control data group of that mode is set in the data pointer P. . Then step 206
Read the stored contents of the address indicated by the data pointer P from ROM3, and if it is not the end code of the data, step
At 210, time data is set in the timer based on the control data. Next, in step 212, the pronunciation data is output to each register of the SSG33 so that the speaker 35 outputs the step 21
One tone is sounded until it is judged at 4 that the time is up.
Next, when it is determined in step 214 that the time is up, the process proceeds to step 216, the data pointer P is updated to the address of the next control data, and the process returns to step 201. If it is determined in step 202 that the tone generation mode has not changed, the initialization of the address has been jumped, so control data for the next tone in that mode is input. As described above, in the present embodiment, the MPU 1 is used for main control of the pachinko machine, and the MPU 2 is used only for controlling the sounding device, which has complicated control. Therefore, since it is only necessary to develop an independent program, production is easy. The MPU2 can also be used for controlling the lamp group.
The control data is, as shown in FIG. 7, one set of data including a light emission data designating which of a plurality of lamps is to be turned on and time data for maintaining the state, and a data string Is created for each light emission mode. The processing procedure of the MPU2 is the same as that of FIG. 5, and step 201 is to determine the light emission mode, step 204 is to set an initial address corresponding to the light emission mode, step 210 is to set time data, and step 212 is. By changing the output of the light emission data, the dynamic light emission control according to the control data is possible. The MPU 2 can also be used for addition of the number of times the numerical display is driven, the number of times the special winning opening is opened in the big hit mode, and other statistical processing.

【発明の効果】【The invention's effect】

本発明は、遊技機の制御装置に、ゲームを制御する第1
のマイクロプロセッサと、その第1のマイクロプロセッ
サからの指令又はデータを入力して、周辺装置を駆動す
る少なくとも1つ以上の第2のマイクロプロセッサと、
その第2のマイクロプロセッサの動作を規定するデータ
を記憶したROMとを設けたことを特徴とするものであ
る。 したがって、両マイクロプロセッサは、独自の処理プロ
グラムに沿って、並行的に実行することが出来るので、
異なる仕事の同時処理が可能となる。又、発光装置や発
音装置等の周辺装置を複雑に制御するためのデータはRO
Mに記憶されているので、このROMを交換するだけで、容
易に発光装置や発音装置の動作パターンを変更すること
が可能となる。このため、パチンコ機のゲーム展開をよ
り複雑にしたり、ゲームの進行と平行して、複雑な楽音
で構成されたメロディーを出力したり、複雑に変動する
照明を実現したりすることが可能となり、より娯楽性を
向上させることが出来る。また、プログラムの開発は、
それぞれの中央処理装置に制御させる独自のプログラム
を他のマイクロプロセッサのプログラムに影響されるこ
となく別個に行うことができる。従って、ゲームプログ
ラムの開発と、発音制御等のプログラムの開発とを、そ
れぞれの専門家の手で行うことができ、装置の開発が容
易となる。
The present invention provides a control device for a gaming machine, which controls a game.
And at least one or more second microprocessors for inputting commands or data from the first microprocessor to drive the peripheral device,
A ROM storing data defining the operation of the second microprocessor is provided. Therefore, both microprocessors can execute in parallel according to their own processing programs.
Simultaneous processing of different jobs is possible. Also, data for controlling peripheral devices such as light emitting devices and sounding devices in a complicated manner is RO.
Since it is stored in M, it is possible to easily change the operation pattern of the light emitting device or the sounding device simply by exchanging this ROM. Therefore, it is possible to make the game development of the pachinko machine more complicated, to output a melody composed of complicated musical sounds in parallel with the progress of the game, and to realize lighting that changes in a complicated manner. It is possible to improve entertainment. Also, the program development is
A unique program for controlling each central processing unit can be executed independently without being affected by the programs of other microprocessors. Therefore, the development of the game program and the development of the program for controlling the pronunciation can be carried out by the respective experts, and the development of the device becomes easy.

【図面の簡単な説明】[Brief description of drawings]

第1図は、本発明の具体的な一実施例に係るパチンコ機
の電気的構成を示したブロックダイヤグラム、第2図
は、同実施例のパチンコ機の外観を示した平面図、第3
図、第4図(a),(b)、第5図は、それぞれ、同実
施例のパチンコ機で使用されたマイクロプロセッサの処
理手順を示したフローチャート、第6図は、発音制御の
為の制御データの構造を示した構造図である。第7図
は、他の実施例に係るパチンコ機の発光装置を制御する
ための制御データの構造を示した構造図である。 27……数値表示器、29……ランプ表示器 30……記憶個数表示器 43a〜43c……パニックランプ 45a〜45c……Vランプ 47a〜47j……動作ランプ、50……枠体 51……遊戯盤、52,53,54……特定入賞口 63……大入賞口、64……開閉扉 65……V入賞口
FIG. 1 is a block diagram showing the electrical configuration of a pachinko machine according to a specific embodiment of the present invention, and FIG. 2 is a plan view showing the appearance of the pachinko machine of the same embodiment.
FIGS. 4 (a), 4 (b) and 5 are flowcharts showing the processing procedure of the microprocessor used in the pachinko machine of the embodiment, and FIG. 6 is a flowchart for controlling the sound generation. It is a structural diagram showing a structure of control data. FIG. 7 is a structural diagram showing a structure of control data for controlling a light emitting device of a pachinko machine according to another embodiment. 27 …… Numerical display, 29 …… Lamp display 30 …… Memory quantity display 43a ~ 43c …… Panic lamp 45a ~ 45c …… V lamp 47a ~ 47j …… Operation lamp, 50 …… Frame 51 …… Play board, 52,53,54 …… Specific winning opening 63 …… Large winning opening, 64 …… Opening / closing door 65 …… V winning opening

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】特定入賞口に於ける玉の入賞を検出する入
賞検出装置を設け、該特定入賞口への入賞に応じて、ゲ
ームを制御すると共に、発光装置、発音装置等の周辺装
置を駆動する制御装置とからなる遊技機において、 前記制御装置は、前記ゲームを制御する第1のマイクロ
プロセッサと、その第1のマイクロプロセッサからの指
令又はデータを入力して、前記周辺装置を駆動する少な
くとも1つ以上の第2のマイクロプロセッサと、その第
2のマイクロプロセッサの動作を規定するデータを記憶
したROMとを有することを特徴とする遊技機。
1. A winning detection device for detecting a winning of a ball at a specific winning opening is provided, a game is controlled in accordance with winning of the specific winning opening, and peripheral devices such as a light emitting device and a sounding device are provided. In a game machine including a driving control device, the control device drives a peripheral device by inputting a first microprocessor that controls the game and a command or data from the first microprocessor. A gaming machine having at least one or more second microprocessors and a ROM storing data defining the operation of the second microprocessors.
【請求項2】前記第1のマイクロプロセッサは、遊技機
のゲーム進行を管理することを特徴とする特許請求の範
囲第1項記載の遊技機。
2. The gaming machine according to claim 1, wherein the first microprocessor manages a game progress of the gaming machine.
【請求項3】前記第2のマイクロプロセッサは、前記発
音装置、前記発光装置、その他の出力装置の内、少なく
とも1を制御することを特徴とする特許請求の範囲第1
項記載の遊技機。
3. The second microprocessor controls at least one of the sounding device, the light emitting device, and other output devices.
A gaming machine according to the item.
【請求項4】前記第2のマイクロプロセッサは、特定入
賞口への入賞に応じて、偶然性に左右される事象を生起
させ、その事象から当たりモードを決定する処理を行う
ことを特徴とする特許請求の範囲第1項記載の遊技機。
4. The second microprocessor executes a process of causing an event that depends on chance to occur in response to a winning of a specific winning opening and determining a winning mode from the event. The gaming machine according to claim 1.
JP61026096A 1986-02-08 1986-02-08 Amusement machine Expired - Lifetime JPH078303B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61026096A JPH078303B2 (en) 1986-02-08 1986-02-08 Amusement machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61026096A JPH078303B2 (en) 1986-02-08 1986-02-08 Amusement machine

Related Child Applications (5)

Application Number Title Priority Date Filing Date
JP6193509A Division JP2797975B2 (en) 1994-07-25 1994-07-25 Pachinko machine
JP8083168A Division JP2708035B2 (en) 1996-03-11 1996-03-11 Pachinko machine
JP8337896A Division JP2639379B2 (en) 1996-03-11 1996-03-11 Pachinko machine
JP6940098A Division JP2900934B2 (en) 1998-03-04 1998-03-04 Pachinko machine
JP32628398A Division JPH11216246A (en) 1986-02-08 1998-11-17 Game machine

Publications (2)

Publication Number Publication Date
JPS62183781A JPS62183781A (en) 1987-08-12
JPH078303B2 true JPH078303B2 (en) 1995-02-01

Family

ID=12184063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61026096A Expired - Lifetime JPH078303B2 (en) 1986-02-08 1986-02-08 Amusement machine

Country Status (1)

Country Link
JP (1) JPH078303B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2905999B2 (en) * 1991-05-28 1999-06-14 株式会社 平和 Pachinko machine
JP2704720B2 (en) * 1996-07-22 1998-01-26 株式会社平和 Game equipment control device
JP2698571B2 (en) * 1996-07-22 1998-01-19 株式会社ソフィア Gaming machine

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US451765A (en) * 1891-05-05 Valve-gear for ore-stamps
US4363485A (en) * 1980-07-31 1982-12-14 D. Gottlieb & Co. Time based pinball game machine
US4597043A (en) * 1982-06-16 1986-06-24 Bally Manufacturing Corporation High speed CPU/sequencer for video games
JPS59200674A (en) * 1983-04-26 1984-11-14 株式会社大一商会 Pinball machine
JPS6021781A (en) * 1983-07-19 1985-02-04 毒島 邦雄 Pinball game machine
JPS6029168A (en) * 1983-07-25 1985-02-14 株式会社大一商会 Pinball machine
JPS60126180A (en) * 1983-12-09 1985-07-05 株式会社ソフィア Pinball machine

Also Published As

Publication number Publication date
JPS62183781A (en) 1987-08-12

Similar Documents

Publication Publication Date Title
JP2673174B2 (en) Pachinko machine
JPH07108339B2 (en) Pachinko machine
JPH078303B2 (en) Amusement machine
JP2547184B2 (en) Pachinko machine
JP2639382B2 (en) Pachinko machine
JP2900934B2 (en) Pachinko machine
JP2797975B2 (en) Pachinko machine
JP2708035B2 (en) Pachinko machine
JP2894350B2 (en) Pachinko machine
JP2708036B2 (en) Pachinko machine
JP2856201B2 (en) Pachinko machine
JP2639379B2 (en) Pachinko machine
JP2894349B2 (en) Pachinko machine
JP3330101B2 (en) Pachinko machine
JP3315666B2 (en) Pachinko machine
JP3315662B2 (en) Pachinko machine
JP3225228B2 (en) Pachinko machine
JPH11235417A (en) Pachinko game machine
JPH10314378A (en) Pachinko game device
JP2639382C (en)
JPH11244496A (en) Pachinko game machine
JPS62284676A (en) Pinball game machine
JP2975551B2 (en) Pachinko machine
JP2738396B2 (en) Pachinko machine
JP2770290B2 (en) Pachinko machine

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term