JPH0722928A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0722928A JPH0722928A JP5152543A JP15254393A JPH0722928A JP H0722928 A JPH0722928 A JP H0722928A JP 5152543 A JP5152543 A JP 5152543A JP 15254393 A JP15254393 A JP 15254393A JP H0722928 A JPH0722928 A JP H0722928A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- integrated circuit
- semiconductor integrated
- circuit device
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 230000002159 abnormal effect Effects 0.000 claims abstract description 24
- 230000005611 electricity Effects 0.000 abstract description 8
- 230000003068 static effect Effects 0.000 abstract description 8
- 230000015556 catabolic process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000006378 damage Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】半導体集積回路の出力素子を静電気等による異
常電圧の印加に対し保護する。 【構成】トランジスタＱ１のコレクタエミッタ間に正常
動作時の電圧に対し十分大きい順方向電圧を有するよう
順方向極性に挿入される直列接続されたダイオードＤ３
Ａ〜Ｄ３Ｆをさらに備える。
常電圧の印加に対し保護する。 【構成】トランジスタＱ１のコレクタエミッタ間に正常
動作時の電圧に対し十分大きい順方向電圧を有するよう
順方向極性に挿入される直列接続されたダイオードＤ３
Ａ〜Ｄ３Ｆをさらに備える。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特に外部からの異常電圧の印加に対する内部回路の
保護手段を備える半導体集積回路装置に関する。
し、特に外部からの異常電圧の印加に対する内部回路の
保護手段を備える半導体集積回路装置に関する。
【０００２】
【従来の技術】静電破壊は半導体集積回路（デバイス）
固有の故障要因ではないが、製造、組立、架設、フイー
ルドユースなど全般にわたって重要である。静電放電に
より、特性劣化、接合破壊、酸化膜破壊等が生じる。高
集積度化にともなう微細化により、静電破壊耐量は減少
する傾向にあるので、静電破壊故障対策は重要である。
静電破壊のよく知られた例は、人体に帯電した静電気に
よるもので、人体は容易に帯電し環境によっては数千Ｖ
にも達する。一方、人体の容量は約２００ｐＦ、抵抗は
約１ＫΩであるので、上記帯電電圧が２ＫＶととする
と、約０．４ｍＪのエネルギーが蓄えられ、このエネル
ギーが約０．１μＳでデバイスおよび人体を経由して放
電されることになる。平均電力は数ＫＷにも達し、容易
に電極の溶断、接合の破壊または酸化膜破壊が起こる。
固有の故障要因ではないが、製造、組立、架設、フイー
ルドユースなど全般にわたって重要である。静電放電に
より、特性劣化、接合破壊、酸化膜破壊等が生じる。高
集積度化にともなう微細化により、静電破壊耐量は減少
する傾向にあるので、静電破壊故障対策は重要である。
静電破壊のよく知られた例は、人体に帯電した静電気に
よるもので、人体は容易に帯電し環境によっては数千Ｖ
にも達する。一方、人体の容量は約２００ｐＦ、抵抗は
約１ＫΩであるので、上記帯電電圧が２ＫＶととする
と、約０．４ｍＪのエネルギーが蓄えられ、このエネル
ギーが約０．１μＳでデバイスおよび人体を経由して放
電されることになる。平均電力は数ＫＷにも達し、容易
に電極の溶断、接合の破壊または酸化膜破壊が起こる。
【０００３】このような静電破壊故障に対して保護対策
を行なった従来のこの種の半導体集積回路装置として、
特開昭６３−７２１４６号公報明細書記載のように、出
力端子と電源との間に電源電圧に対し順方向となるよう
な極性にダイオードを挿入し、静電気等による異常電圧
を電源電圧レベルにクランプすることにより、内部回路
の破壊を防止するという回路が提案されている。
を行なった従来のこの種の半導体集積回路装置として、
特開昭６３−７２１４６号公報明細書記載のように、出
力端子と電源との間に電源電圧に対し順方向となるよう
な極性にダイオードを挿入し、静電気等による異常電圧
を電源電圧レベルにクランプすることにより、内部回路
の破壊を防止するという回路が提案されている。
【０００４】従来の半導体集積回路装置の一例を示す回
路図である図４を参照すると、この半導体集積回路装置
は、出力トランジスタＱ１，Ｑ２と、差動回路を構成し
各々コレクタ負荷抵抗Ｒ１，Ｒ２を有するトランジスタ
Ｑ３，Ｑ４と、その電流源のトランジスタＱ５と、出力
側の端子Ｔ１と電源電圧ＶＣおよび接地電位Ｇとの間に
これら電圧ＶＣ，Ｇに対して順方向となるような極性に
挿入したダイオードＤ１，Ｄ２とを備える。
路図である図４を参照すると、この半導体集積回路装置
は、出力トランジスタＱ１，Ｑ２と、差動回路を構成し
各々コレクタ負荷抵抗Ｒ１，Ｒ２を有するトランジスタ
Ｑ３，Ｑ４と、その電流源のトランジスタＱ５と、出力
側の端子Ｔ１と電源電圧ＶＣおよび接地電位Ｇとの間に
これら電圧ＶＣ，Ｇに対して順方向となるような極性に
挿入したダイオードＤ１，Ｄ２とを備える。
【０００５】動作について説明すると、端子Ｔ１に電源
電圧ＶＣより静電気等による高い異常電圧が印加される
とダイオードＤ１が導通し、この異常電圧が電源電圧Ｖ
Ｃの電圧にクランプされる。また、端子Ｔ１に接地電位
Ｇの電圧より低い負の異常電圧が印加されるとダイオー
ドＤ２が導通し、この異常電圧が接地電位Ｇの電圧にク
ランプされる。したがって、電源電圧ＶＣおよび接地電
位Ｇを越える電圧の印加が防止されることにより、外部
からの異常電圧に対し出力トランジスタＱ１，Ｑ２を含
む内部回路の破壊から保護する。
電圧ＶＣより静電気等による高い異常電圧が印加される
とダイオードＤ１が導通し、この異常電圧が電源電圧Ｖ
Ｃの電圧にクランプされる。また、端子Ｔ１に接地電位
Ｇの電圧より低い負の異常電圧が印加されるとダイオー
ドＤ２が導通し、この異常電圧が接地電位Ｇの電圧にク
ランプされる。したがって、電源電圧ＶＣおよび接地電
位Ｇを越える電圧の印加が防止されることにより、外部
からの異常電圧に対し出力トランジスタＱ１，Ｑ２を含
む内部回路の破壊から保護する。
【０００６】しかし、図４にさらに示すように、トラン
ジスタＱ１のベースと電源との間に抵抗Ｒ１が存在する
場合に、端子Ｔ１に対して電源ＶＣ側に静電気による高
い異常電圧が印加されると、このトランジスタＱ１は抵
抗Ｒ１による高入力インピーダンスによりコレクタ側イ
ンピーダンスが高く保持されるので、印加電圧上昇によ
る電流増加は殆どなくこの異常電圧のクランプ作用が不
完全となり、コレクタエミッタ間電圧が上昇し、遂には
耐電圧を越えることにより破壊に至るという問題点があ
る。
ジスタＱ１のベースと電源との間に抵抗Ｒ１が存在する
場合に、端子Ｔ１に対して電源ＶＣ側に静電気による高
い異常電圧が印加されると、このトランジスタＱ１は抵
抗Ｒ１による高入力インピーダンスによりコレクタ側イ
ンピーダンスが高く保持されるので、印加電圧上昇によ
る電流増加は殆どなくこの異常電圧のクランプ作用が不
完全となり、コレクタエミッタ間電圧が上昇し、遂には
耐電圧を越えることにより破壊に至るという問題点があ
る。
【０００７】
【発明が解決しようとする課題】上述した従来の半導体
集積回路装置は、出力側トランジスタの入力インピーダ
ンスが高い場合に、出力端子に対して電源端子側に電源
電圧と同極性の静電気等による高い異常電圧が印加され
た場合に、この異常電圧のクランプ作用が不完全とな
り、上記出力側トランジスタの破壊防止ができないとい
う欠点があった。
集積回路装置は、出力側トランジスタの入力インピーダ
ンスが高い場合に、出力端子に対して電源端子側に電源
電圧と同極性の静電気等による高い異常電圧が印加され
た場合に、この異常電圧のクランプ作用が不完全とな
り、上記出力側トランジスタの破壊防止ができないとい
う欠点があった。
【０００８】
【課題を解決するための手段】本発明の半導体集積回路
装置は、出力端子と電源端子との間に電源電圧に対して
順方向の極性で挿入され前記出力端子に印加される異常
電圧を前記電源電圧にクランプすることにより前記電源
端子から電源の供給を受ける第１の電極を有する保護対
象トランジスタを含む内部回路を保護する保護用の第１
のダイオードを備える半導体集積回路装置において、前
記保護対象トランジスタの前記第１の電極と他の２つの
電極のうちのいずれか１つの電極である第２の電極との
間にこれら第１および第２の電極間の正常動作時の電圧
に対し十分大きい順方向電圧を有するよう順方向極性に
挿入される予め定めた直列接続数の第２のダイオードを
さらに備えて構成されている。
装置は、出力端子と電源端子との間に電源電圧に対して
順方向の極性で挿入され前記出力端子に印加される異常
電圧を前記電源電圧にクランプすることにより前記電源
端子から電源の供給を受ける第１の電極を有する保護対
象トランジスタを含む内部回路を保護する保護用の第１
のダイオードを備える半導体集積回路装置において、前
記保護対象トランジスタの前記第１の電極と他の２つの
電極のうちのいずれか１つの電極である第２の電極との
間にこれら第１および第２の電極間の正常動作時の電圧
に対し十分大きい順方向電圧を有するよう順方向極性に
挿入される予め定めた直列接続数の第２のダイオードを
さらに備えて構成されている。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。本発明の半導体集積回路装置の第１の実施
例を図４に示す従来の半導体集積回路装置と同じ構成要
素は同一の参照符号を付して示した回路図である図１を
参照すると、この実施例の半導体集積回路装置は、上述
の従来の半導体集積回路装置と同様のトランジスタＱ１
〜Ｑ５と、ダイオードＤ１，Ｄ２とに加えて、電源電圧
ＶＣと出力端子Ｔ１との間すなわちトランジスタＱ１の
コレクタエミッタ間に電源電圧ＶＣと同一極性すなわち
順方向の極性に挿入された直列接続のダイオードＤ３Ａ
〜Ｄ３Ｆをさらに備える。
て説明する。本発明の半導体集積回路装置の第１の実施
例を図４に示す従来の半導体集積回路装置と同じ構成要
素は同一の参照符号を付して示した回路図である図１を
参照すると、この実施例の半導体集積回路装置は、上述
の従来の半導体集積回路装置と同様のトランジスタＱ１
〜Ｑ５と、ダイオードＤ１，Ｄ２とに加えて、電源電圧
ＶＣと出力端子Ｔ１との間すなわちトランジスタＱ１の
コレクタエミッタ間に電源電圧ＶＣと同一極性すなわち
順方向の極性に挿入された直列接続のダイオードＤ３Ａ
〜Ｄ３Ｆをさらに備える。
【００１０】本実施例の動作について説明すると、ま
ず、端子Ｔ１に異常電圧が印加された場合は、上述の従
来の技術で説明したように、その極性によりダイオード
Ｄ１あるいはダイオードＤ２のクランプ動作により保護
される。
ず、端子Ｔ１に異常電圧が印加された場合は、上述の従
来の技術で説明したように、その極性によりダイオード
Ｄ１あるいはダイオードＤ２のクランプ動作により保護
される。
【００１１】次に、電源端子に異常電圧が印加される場
合について説明する。ここで、電源電圧ＶＣが５Ｖ、端
子Ｔ１の正常動作時の出力電圧ＶＯを３Ｖととする。ま
た、ダイオードＤ３Ａ〜Ｄ３Ｆの各々が導通する順方向
電圧Ｖｆを０．６Ｖとすると、この６個直列分の順方向
電圧は３．６Ｖとなる。一方、正常動作時には電源電圧
ＶＣと出力電圧ＶＯとの差は５−３＝２（Ｖ）であり、
したがって、これら直列ダイオードＤ３Ａ〜Ｄ３Ｆはト
ランジスタＱ１の動作には影響しない。電源に順方向の
異常電圧が印加され電源と端子Ｔ１との間の電圧が３．
６Ｖを越えると、ダイオードＤ３Ａ〜Ｄ３Ｆが導通しこ
の異常電圧は３．６Ｖにクランプされる。これにより、
電源端子に印加される静電気等による異常電圧によるト
ランジスタＱ１の破壊を防止することができる。
合について説明する。ここで、電源電圧ＶＣが５Ｖ、端
子Ｔ１の正常動作時の出力電圧ＶＯを３Ｖととする。ま
た、ダイオードＤ３Ａ〜Ｄ３Ｆの各々が導通する順方向
電圧Ｖｆを０．６Ｖとすると、この６個直列分の順方向
電圧は３．６Ｖとなる。一方、正常動作時には電源電圧
ＶＣと出力電圧ＶＯとの差は５−３＝２（Ｖ）であり、
したがって、これら直列ダイオードＤ３Ａ〜Ｄ３Ｆはト
ランジスタＱ１の動作には影響しない。電源に順方向の
異常電圧が印加され電源と端子Ｔ１との間の電圧が３．
６Ｖを越えると、ダイオードＤ３Ａ〜Ｄ３Ｆが導通しこ
の異常電圧は３．６Ｖにクランプされる。これにより、
電源端子に印加される静電気等による異常電圧によるト
ランジスタＱ１の破壊を防止することができる。
【００１２】本発明の第２の実施例を示す図２を参照す
ると、コレクタエミッタ間のダイオードＤ３Ａ〜Ｄ３Ｆ
の代りにトランジスタＱ１のコレクタベース間に電源電
圧に順方向の極性に挿入された直列接続のダイオードＤ
４Ａ〜Ｄ４Ｅを備える。トランジスタＱ１のベースエミ
ッタ間順方向導通電圧ＶＢＥを０．６Ｖとすると、第１
の実施例と同様に、異常電圧が３．６Ｖを越えるとこれ
らダイオードＤ４Ａ〜Ｄ４ＥおよびトランジスタＱ１の
ベースエミッタ間が導通し、これによりトランジスタＱ
１が導通しコレクタ電流が流れるので上記異常電圧は
３．６Ｖにクランプされる。この回路は第１の実施例に
比較してダイオードＤ４の直列個数を一個分減少でき
る。
ると、コレクタエミッタ間のダイオードＤ３Ａ〜Ｄ３Ｆ
の代りにトランジスタＱ１のコレクタベース間に電源電
圧に順方向の極性に挿入された直列接続のダイオードＤ
４Ａ〜Ｄ４Ｅを備える。トランジスタＱ１のベースエミ
ッタ間順方向導通電圧ＶＢＥを０．６Ｖとすると、第１
の実施例と同様に、異常電圧が３．６Ｖを越えるとこれ
らダイオードＤ４Ａ〜Ｄ４ＥおよびトランジスタＱ１の
ベースエミッタ間が導通し、これによりトランジスタＱ
１が導通しコレクタ電流が流れるので上記異常電圧は
３．６Ｖにクランプされる。この回路は第１の実施例に
比較してダイオードＤ４の直列個数を一個分減少でき
る。
【００１３】本発明の効果を計算機によりシミュレーシ
ョンした結果を示す図３を参照すると、この図の横軸は
時間ｔを縦軸は電源電圧ＶＣと端子Ｔ１との間の電圧Ｖ
Ｓをそれぞれ表し、＋２５０Ｖの電圧を容量２００ｐＦ
のコンデンサに充電し電源電圧ＶＣに印加した場合の電
圧ＶＳの変化を示す。従来例（曲線１）に比し、第１お
よび第２の実施例（曲線２および３）では、ダイオード
Ｄ３あるいはＤ４によるクランプ動作により電圧ＶＳは
短時間で放電される。ここで、抵抗Ｒ１は２０ＫΩ、ト
ランジスタＱ１はエミッタサイズが１．５μｍ×８μｍ
のバイポーラトランジスタ、ダイオードＤ３Ａ〜Ｄ３Ｆ
はトランジスタＱ１のコレクタとベースとを共通接続し
て形成したダイオードを用いた。
ョンした結果を示す図３を参照すると、この図の横軸は
時間ｔを縦軸は電源電圧ＶＣと端子Ｔ１との間の電圧Ｖ
Ｓをそれぞれ表し、＋２５０Ｖの電圧を容量２００ｐＦ
のコンデンサに充電し電源電圧ＶＣに印加した場合の電
圧ＶＳの変化を示す。従来例（曲線１）に比し、第１お
よび第２の実施例（曲線２および３）では、ダイオード
Ｄ３あるいはＤ４によるクランプ動作により電圧ＶＳは
短時間で放電される。ここで、抵抗Ｒ１は２０ＫΩ、ト
ランジスタＱ１はエミッタサイズが１．５μｍ×８μｍ
のバイポーラトランジスタ、ダイオードＤ３Ａ〜Ｄ３Ｆ
はトランジスタＱ１のコレクタとベースとを共通接続し
て形成したダイオードを用いた。
【００１４】以上、本発明の実施例を説明したが、本発
明は上記実施例に限られることなく種々の変形が可能で
ある。例えば、ＭＯＳトランジスタを用いる回路におい
ても、本発明の主旨を逸脱しない限り適用できることは
勿論である。
明は上記実施例に限られることなく種々の変形が可能で
ある。例えば、ＭＯＳトランジスタを用いる回路におい
ても、本発明の主旨を逸脱しない限り適用できることは
勿論である。
【００１５】
【発明の効果】以上説明したように、本発明の半導体集
積回路装置は、トランジスタの保護対象電極間に正常動
作時の電圧に対し十分大きい順方向電圧を有するよう順
方向極性に挿入される直列接続された第２のダイオード
をさらに備えることにより、電源端子側に電源電圧と同
極性の静電気等による高い異常電圧が印加されたときで
も、この異常電圧に対するクランプ作用が完全にできる
ので、内部回路の破壊が防止できるという効果がある。
積回路装置は、トランジスタの保護対象電極間に正常動
作時の電圧に対し十分大きい順方向電圧を有するよう順
方向極性に挿入される直列接続された第２のダイオード
をさらに備えることにより、電源端子側に電源電圧と同
極性の静電気等による高い異常電圧が印加されたときで
も、この異常電圧に対するクランプ作用が完全にできる
ので、内部回路の破壊が防止できるという効果がある。
【図１】本発明の半導体集積回路装置の第１の実施例を
示す回路図である。
示す回路図である。
【図２】本発明の半導体集積回路装置の第１の実施例を
示す回路図である。
示す回路図である。
【図３】本発明の効果の一例を示すグラフである。
【図４】従来の半導体集積回路装置の一例を示す回路図
である。
である。
Ｄ１，Ｄ２，Ｄ３Ａ〜Ｄ３Ｆ，Ｄ４Ａ〜Ｄ４Ｅ ダイ
オード Ｑ１〜Ｑ５ トランジスタ
オード Ｑ１〜Ｑ５ トランジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 17/66 Ｃ 9184−5Ｊ
Claims (5)
- 【請求項１】 出力端子と電源端子との間に電源電圧に
対して順方向の極性で挿入され前記出力端子に印加され
る異常電圧を前記電源電圧にクランプすることにより前
記電源端子から電源の供給を受ける第１の電極を有する
保護対象トランジスタを含む内部回路を保護する保護用
の第１のダイオードを備える半導体集積回路装置におい
て、 前記保護対象トランジスタの前記第１の電極と他の２つ
の電極のうちのいずれか１つの電極である第２の電極と
の間にこれら第１および第２の電極間の正常動作時の電
圧に対し十分大きい順方向電圧を有するよう順方向極性
に挿入される予め定めた直列接続数の第２のダイオード
をさらに備えることを特徴とする半導体集積回路装置。 - 【請求項２】 前記トランジスタは前記第１および第２
の電極がそれぞれコレクタおよびエミッタであるバイポ
ーラトランジスタであり、 前記第２のダイオードの各々の順方向電圧の前記直列接
続数倍が前記コレクタと前記エミッタ間の正常時の動作
電圧の最大値より大きくなるように設定することを特徴
とする請求項１記載の半導体集積回路装置。 - 【請求項３】 前記トランジスタは前記第１および第２
の電極がそれぞれコレクタおよびベースであるバイポー
ラトランジスタであり、 前記第２のダイオードの各々の順方向電圧の前記直列接
続数倍が正常動作時のコレクタベース間の電圧とベース
エミッタ間の順方向導通電圧との和の最大値より大きく
なるように設定することを特徴とする請求項１記載の半
導体集積回路装置。 - 【請求項４】 前記トランジスタは前記第１および第２
の電極がそれぞれドレインおよびソースであるＭＯＳト
ランジスタであり、 前記第２のダイオードの各々の順方向電圧の前記直列接
続数倍が前記ドレインと前記ソース間の正常時の動作電
圧の最大値より大きくなるように設定することを特徴と
する請求項１記載の半導体集積回路装置。 - 【請求項５】 前記トランジスタは前記第１および第２
の電極がそれぞれドレインおよびゲートであるＭＯＳト
ランジスタであり、 前記第２のダイオードの各々の順方向電圧の前記直列接
続数倍が正常動作時のドレインゲート間の電圧とゲート
ソース間の順方向導通電圧との和の最大値より大きくな
るように設定することを特徴とする請求項１記載の半導
体集積回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5152543A JPH0722928A (ja) | 1993-06-24 | 1993-06-24 | 半導体集積回路装置 |
| EP94109827A EP0631318A1 (en) | 1993-06-24 | 1994-06-24 | An integrated circuit having a diode voltage clamp for preventing damage by electrostatic discharge |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5152543A JPH0722928A (ja) | 1993-06-24 | 1993-06-24 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0722928A true JPH0722928A (ja) | 1995-01-24 |
Family
ID=15542761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5152543A Pending JPH0722928A (ja) | 1993-06-24 | 1993-06-24 | 半導体集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0631318A1 (ja) |
| JP (1) | JPH0722928A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6801087B2 (en) * | 2000-06-28 | 2004-10-05 | Infineon Technologies Ag | Integrated circuit with an analog amplifier |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6400541B1 (en) | 1999-10-27 | 2002-06-04 | Analog Devices, Inc. | Circuit for protection of differential inputs against electrostatic discharge |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5435345A (en) * | 1977-08-24 | 1979-03-15 | Hitachi Ltd | Surge protecting circuit |
| JPS5869118A (ja) * | 1981-09-25 | 1983-04-25 | Fujitsu Ltd | スイッチング増幅方式 |
| JPS6342217A (ja) * | 1986-08-07 | 1988-02-23 | Nec Corp | 半導体集積回路 |
| JPS6316722B2 (ja) * | 1982-06-04 | 1988-04-11 | Nippon Kogaku Kk | |
| JPH01318430A (ja) * | 1988-05-06 | 1989-12-22 | Salplex Ltd | モス エフ イー ティーパワースイッチ回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6068721A (ja) * | 1983-09-22 | 1985-04-19 | Fujitsu Ltd | Ｅｃｌ回路 |
| JPH02246613A (ja) * | 1989-03-20 | 1990-10-02 | Fujitsu Ltd | 静電破壊保護回路 |
| JPH03267819A (ja) * | 1990-03-16 | 1991-11-28 | Fujitsu Ltd | Ｅｃｌ回路 |
| JPH04172816A (ja) * | 1990-11-07 | 1992-06-19 | Nec Corp | レベル変換回路 |
-
1993
- 1993-06-24 JP JP5152543A patent/JPH0722928A/ja active Pending
-
1994
- 1994-06-24 EP EP94109827A patent/EP0631318A1/en not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5435345A (en) * | 1977-08-24 | 1979-03-15 | Hitachi Ltd | Surge protecting circuit |
| JPS5869118A (ja) * | 1981-09-25 | 1983-04-25 | Fujitsu Ltd | スイッチング増幅方式 |
| JPS6316722B2 (ja) * | 1982-06-04 | 1988-04-11 | Nippon Kogaku Kk | |
| JPS6342217A (ja) * | 1986-08-07 | 1988-02-23 | Nec Corp | 半導体集積回路 |
| JPH01318430A (ja) * | 1988-05-06 | 1989-12-22 | Salplex Ltd | モス エフ イー ティーパワースイッチ回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6801087B2 (en) * | 2000-06-28 | 2004-10-05 | Infineon Technologies Ag | Integrated circuit with an analog amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0631318A1 (en) | 1994-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3009614B2 (ja) | 集積回路のための静電放電保護回路、静電放電保護装置、及び静電放電に対して保護するための方法 | |
| US5465190A (en) | Circuit and method for protecting power components against forward overvoltages | |
| JPH0216764A (ja) | 静電気放電集積回路保護装置 | |
| KR19980036986A (ko) | 정전기 보호회로 | |
| KR980006248A (ko) | 고전압 보호회로를 갖는 집적회로 | |
| JP3506489B2 (ja) | 逆バッテリ保護回路 | |
| JP3125916B2 (ja) | サージ保護機能をもつ負荷駆動回路 | |
| US5986861A (en) | Clamp | |
| JP2004087765A (ja) | 静電気放電保護回路 | |
| JPH0621356A (ja) | 半導体装置および固体撮像装置の水平レジスタ | |
| EP0802604B1 (en) | Protection circuit | |
| US6064556A (en) | Protection circuit for an electric pulse supply line in a semiconductor integrated device | |
| US6154082A (en) | Projection device against electrostatic discharges | |
| JPH0722928A (ja) | 半導体集積回路装置 | |
| EP0697757A1 (en) | Electrostatic discharge protection circuit for an integrated circuit device | |
| US6101077A (en) | Electrostatic protection circuit of a semiconductor device | |
| JP3282378B2 (ja) | パワー素子駆動保護回路及びｍｏｓｆｅｔ駆動保護回路 | |
| JPH07122650A (ja) | 半導体装置 | |
| JP3196422B2 (ja) | 入出力保護回路 | |
| JPH02244752A (ja) | 半導体集積回路の静電気保護回路 | |
| JPH06245366A (ja) | 過電圧保護回路 | |
| JPS5814562A (ja) | 半導体装置 | |
| JP2009076664A (ja) | 静電気放電保護回路 | |
| JP2871329B2 (ja) | 半導体集積回路 | |
| KR102161796B1 (ko) | 전기적 스트레스 보호회로 및 이를 포함하는 전자 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980916 |