JPH07226417A - 半導体装置の構造 - Google Patents
半導体装置の構造Info
- Publication number
- JPH07226417A JPH07226417A JP6018301A JP1830194A JPH07226417A JP H07226417 A JPH07226417 A JP H07226417A JP 6018301 A JP6018301 A JP 6018301A JP 1830194 A JP1830194 A JP 1830194A JP H07226417 A JPH07226417 A JP H07226417A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- semiconductor chip
- conductor
- semiconductor device
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 合成樹脂フレキシブルフィルム１１の上面
に、複数本の導体パターン１２を形成し、この各導体パ
ターン一端のインナーリード１２′を、半導体チップ１
４に接続する一方、前記各導体パターン他端のアウター
リード１２″に構成して成る半導体装置において、その
高集積化を、大型化を招来することなく、達成する。 【構成】 前記導体パターン１２の上面に、一層又は複
数層の導体パターン１２ａを、各導体パターンの間に絶
縁層２０を挟んで積層し、これら積層した各導体パター
ンのうち上層の導体パターン１２ａ一端のインナーリー
ド１２ａ′を、下層の導体パターンのインナーリードよ
りも長くして、半導体チップに接合し、上層の導体パタ
ーン他端のアウターリード１２ａ″を、下層の導体パタ
ーンのアウターリードよりも長くする。
に、複数本の導体パターン１２を形成し、この各導体パ
ターン一端のインナーリード１２′を、半導体チップ１
４に接続する一方、前記各導体パターン他端のアウター
リード１２″に構成して成る半導体装置において、その
高集積化を、大型化を招来することなく、達成する。 【構成】 前記導体パターン１２の上面に、一層又は複
数層の導体パターン１２ａを、各導体パターンの間に絶
縁層２０を挟んで積層し、これら積層した各導体パター
ンのうち上層の導体パターン１２ａ一端のインナーリー
ド１２ａ′を、下層の導体パターンのインナーリードよ
りも長くして、半導体チップに接合し、上層の導体パタ
ーン他端のアウターリード１２ａ″を、下層の導体パタ
ーンのアウターリードよりも長くする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップとこの半
導体チップに対する単数本の導体パターンとから成る半
導体装置を、ポリイミド樹脂等の合成樹脂製フレキシブ
ルフィルムによるテープキャリャを使用して製造するよ
うにしたいわゆるテープキャリャ方式による半導体装置
において、その構造に関するものである。
導体チップに対する単数本の導体パターンとから成る半
導体装置を、ポリイミド樹脂等の合成樹脂製フレキシブ
ルフィルムによるテープキャリャを使用して製造するよ
うにしたいわゆるテープキャリャ方式による半導体装置
において、その構造に関するものである。
【０００２】
【従来の技術】従来、この種のテープキャリャ方式によ
って製造される半導体装置は、実開昭５２−１２２６６
７号公報等に記載され、且つ、図１３及び図１４に示す
ように、ポリイミド樹脂等の合成樹脂製フレキシブルフ
ィルム１の上面に、銅等の金属箔による多数本の導体パ
ターン２を接着剤３にて貼着し、この各導体パターン２
の一端部におけるインナーリード２′を、半導体チップ
４に対して、当該半導体チップ４の上面に予め形成され
るバンプ５等にて接合すると言う構造にして、これを、
図１５に示すように、プリント基板６の上面に対して、
前記フレキシブルフィルム１及び半導体チップ４を接着
剤７，８にて接着するようにして搭載したのち、前記各
導体パターン２の他端部におけるアウターリード２″
を、前記プリント基板６の上面に予め形成されている各
種配線パターン９の各々に対して接合するようにしてい
る。
って製造される半導体装置は、実開昭５２−１２２６６
７号公報等に記載され、且つ、図１３及び図１４に示す
ように、ポリイミド樹脂等の合成樹脂製フレキシブルフ
ィルム１の上面に、銅等の金属箔による多数本の導体パ
ターン２を接着剤３にて貼着し、この各導体パターン２
の一端部におけるインナーリード２′を、半導体チップ
４に対して、当該半導体チップ４の上面に予め形成され
るバンプ５等にて接合すると言う構造にして、これを、
図１５に示すように、プリント基板６の上面に対して、
前記フレキシブルフィルム１及び半導体チップ４を接着
剤７，８にて接着するようにして搭載したのち、前記各
導体パターン２の他端部におけるアウターリード２″
を、前記プリント基板６の上面に予め形成されている各
種配線パターン９の各々に対して接合するようにしてい
る。
【０００３】
【発明が解決しようとする課題】ところで、この種の半
導体装置においては、各導体パターン２におけるインナ
ーリード２′を半導体チップ４に対してバンプ５等を介
して接合することのために、当該各インナーリード２′
の相互間におけるピッチ間隔Ｐを狭くすることには、一
定の限界値が存在するものである。
導体装置においては、各導体パターン２におけるインナ
ーリード２′を半導体チップ４に対してバンプ５等を介
して接合することのために、当該各インナーリード２′
の相互間におけるピッチ間隔Ｐを狭くすることには、一
定の限界値が存在するものである。
【０００４】これに対して、従来における半導体装置で
は、銅等の金属箔による各導体パターン２の各々を、単
層構造にしているから、半導体チップ４における一つの
辺の長さＬが決められている場合には、その一つの辺に
接続することのできる導体パターン２の本数を少なくし
なければならず、高集積化の妨げになるのであり、ま
た、高集積化を図ることの導体パターン２の本数を多く
するには、半導体チップ４における一つの辺の長さＬ
を、大きくしなければならず、半導体チップの大型化、
ひいては、半導体装置の大型化を招来すると言う問題が
あった。
は、銅等の金属箔による各導体パターン２の各々を、単
層構造にしているから、半導体チップ４における一つの
辺の長さＬが決められている場合には、その一つの辺に
接続することのできる導体パターン２の本数を少なくし
なければならず、高集積化の妨げになるのであり、ま
た、高集積化を図ることの導体パターン２の本数を多く
するには、半導体チップ４における一つの辺の長さＬ
を、大きくしなければならず、半導体チップの大型化、
ひいては、半導体装置の大型化を招来すると言う問題が
あった。
【０００５】本発明は、この問題を解消できるようにし
た半導体装置の構造を提供することを技術的課題とする
ものである。
た半導体装置の構造を提供することを技術的課題とする
ものである。
【０００６】
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、「ポリイミド樹脂等の合成樹脂製フレ
キシブルフィルムの上面に、金属箔による複数本の導体
パターンを形成し、この各導体パターンの一端部におけ
るインナーリードを、半導体チップに接合する一方、前
記各導体パターンにおける他端部をアウターリードに構
成して成る半導体装置において、前記全ての導体パター
ン、又は一部の導体パターンの上面に、同じく金属箔に
よる一層又は複数層の導体パターンを、各導体パターン
の間に絶縁層を挟んで積層し、これら積層した各導体パ
ターンのうち上層の導体パターンにおけるインナーリー
ドを、下層の導体パターンにおけるインナーリードより
も長くして、半導体チップに対してバンプにて接合する
一方、上層の導体パターンの他端部におけるアウターリ
ードを、下層の導体パターンにおけるアウターリードよ
りも長くする。」と言う構成にした。
るため本発明は、「ポリイミド樹脂等の合成樹脂製フレ
キシブルフィルムの上面に、金属箔による複数本の導体
パターンを形成し、この各導体パターンの一端部におけ
るインナーリードを、半導体チップに接合する一方、前
記各導体パターンにおける他端部をアウターリードに構
成して成る半導体装置において、前記全ての導体パター
ン、又は一部の導体パターンの上面に、同じく金属箔に
よる一層又は複数層の導体パターンを、各導体パターン
の間に絶縁層を挟んで積層し、これら積層した各導体パ
ターンのうち上層の導体パターンにおけるインナーリー
ドを、下層の導体パターンにおけるインナーリードより
も長くして、半導体チップに対してバンプにて接合する
一方、上層の導体パターンの他端部におけるアウターリ
ードを、下層の導体パターンにおけるアウターリードよ
りも長くする。」と言う構成にした。
【０００７】
【作 用】このように構成することにより、全ての導
体パターンにおけるインナーリード及びアウターリード
の各々を、半導体チップ及びプリント基板に接合するこ
とができる形態のもとで、全部又は一部の導体パターン
を、少なくとも二層以上の多層構造にすることができる
から、半導体チップにおける一つの辺に配設することが
できる導体パターンの本数を、従来のように、半導体チ
ップにおける一つの辺の長さを大きくすることなく、大
幅に増大できるのである。
体パターンにおけるインナーリード及びアウターリード
の各々を、半導体チップ及びプリント基板に接合するこ
とができる形態のもとで、全部又は一部の導体パターン
を、少なくとも二層以上の多層構造にすることができる
から、半導体チップにおける一つの辺に配設することが
できる導体パターンの本数を、従来のように、半導体チ
ップにおける一つの辺の長さを大きくすることなく、大
幅に増大できるのである。
【０００８】
【発明の効果】従って、本発明によると、テープキャリ
ャ方式によって製造される半導体装置の高集積化を、そ
の半導体チップの大型化を招来することなく、確実に達
成できる効果を有する。
ャ方式によって製造される半導体装置の高集積化を、そ
の半導体チップの大型化を招来することなく、確実に達
成できる効果を有する。
【０００９】
【実施例】以下、本発明の実施例を、図１〜図３の図面
について説明する。この図において符号１１は、ポリイ
ミド樹脂等の合成樹脂製のフレキシブルフィルムを示
し、このフレキシブルフィルム１１は、半導体チップ１
４の周囲を囲うようにリング状に構成され、その上面に
は、銅等の金属箔による多数本の第１導体パターン１２
が、接着剤１３による接着にて形成されている一方、こ
のリング状フレキシブルフィルム１１の内部に、前記半
導体チップ１４を配設する。
について説明する。この図において符号１１は、ポリイ
ミド樹脂等の合成樹脂製のフレキシブルフィルムを示
し、このフレキシブルフィルム１１は、半導体チップ１
４の周囲を囲うようにリング状に構成され、その上面に
は、銅等の金属箔による多数本の第１導体パターン１２
が、接着剤１３による接着にて形成されている一方、こ
のリング状フレキシブルフィルム１１の内部に、前記半
導体チップ１４を配設する。
【００１０】前記各第１導体パターン１２の一端部にお
けるインナーリード１２′を、フレキシブルフィルム１
１の内周面よりも適宜寸法Ｓ１だけ内側に突出して、こ
のインナーリード１２′を、前記半導体チップ１４に対
して、当該半導体チップ１４の上面に予め形成した第１
バンプ１５にて電気的に接合する一方、この各第１導体
パターン１２の他端部におけるアウターリード１２″
は、前記フレキシブルフィルム１１の外周面より適宜寸
法Ｗ１だけ外側に突出する。
けるインナーリード１２′を、フレキシブルフィルム１
１の内周面よりも適宜寸法Ｓ１だけ内側に突出して、こ
のインナーリード１２′を、前記半導体チップ１４に対
して、当該半導体チップ１４の上面に予め形成した第１
バンプ１５にて電気的に接合する一方、この各第１導体
パターン１２の他端部におけるアウターリード１２″
は、前記フレキシブルフィルム１１の外周面より適宜寸
法Ｗ１だけ外側に突出する。
【００１１】そして、前記各第１導体パターン１２の上
面に、同じく銅等の金属箔による第２導体パターン１２
ａを、当該第２導体パターン１２ａと前記第１導体パタ
ーン１２との間にポリイミド樹脂等の絶縁層２０を挟ん
で積層し、この第２導体パターン１２ａの一端部におけ
るインナーリード１２ａ′を、当該第２導体パターン１
２ａよりも下層の第１導体パターン１２におけるインナ
ーリード１２′よりも長い寸法Ｓ２だけ内側に突出し
て、このインナーリード１２ａ′を、前記半導体チップ
１４に対して、当該半導体チップ１４の上面のうち前記
第１バンプ１５よりも内側に予め形成されている第２バ
ンプ１５ａにて電気的に接合する。
面に、同じく銅等の金属箔による第２導体パターン１２
ａを、当該第２導体パターン１２ａと前記第１導体パタ
ーン１２との間にポリイミド樹脂等の絶縁層２０を挟ん
で積層し、この第２導体パターン１２ａの一端部におけ
るインナーリード１２ａ′を、当該第２導体パターン１
２ａよりも下層の第１導体パターン１２におけるインナ
ーリード１２′よりも長い寸法Ｓ２だけ内側に突出し
て、このインナーリード１２ａ′を、前記半導体チップ
１４に対して、当該半導体チップ１４の上面のうち前記
第１バンプ１５よりも内側に予め形成されている第２バ
ンプ１５ａにて電気的に接合する。
【００１２】更に、前記各第２導体パターン１２ａの他
端部におけるアウターリード１２ａ″を、当該第２導体
パターン１２ａよりも下層の第１導体パターン１２にお
けるアウターリード１２″よりも長い寸法Ｗ２だけ外側
に延長した構成にする。そして、このように構成した半
導体装置は、図３に示すように、プリント基板１６の上
面に対して、前記フレキシブルフィルム１１及び半導体
チップ１４を接着剤１７，１８にて接着するようにして
搭載したのち、前記各第１導体パターン１２の他端部に
おけるアウターリード１２″及び、各第２導体パターン
１２ａの他端部におけるアウターリード１２ａ″を、前
記プリント基板１６の上面に予め形成されている各種の
第１配線パターン１９と第２配線パターン１９ａとの各
々に対して電気的に接合するのである。
端部におけるアウターリード１２ａ″を、当該第２導体
パターン１２ａよりも下層の第１導体パターン１２にお
けるアウターリード１２″よりも長い寸法Ｗ２だけ外側
に延長した構成にする。そして、このように構成した半
導体装置は、図３に示すように、プリント基板１６の上
面に対して、前記フレキシブルフィルム１１及び半導体
チップ１４を接着剤１７，１８にて接着するようにして
搭載したのち、前記各第１導体パターン１２の他端部に
おけるアウターリード１２″及び、各第２導体パターン
１２ａの他端部におけるアウターリード１２ａ″を、前
記プリント基板１６の上面に予め形成されている各種の
第１配線パターン１９と第２配線パターン１９ａとの各
々に対して電気的に接合するのである。
【００１３】この構成により、下層の第１導体パターン
１２と、上層の第２導体パターン１２ａとを、これらの
インナーリード１２′１２ａ′及びアウターリード１
２″１２ａ″の各々を、半導体チップ１４における第１
バンプ１５及び第２バンプ１５ａとプリント基板１６に
おける第１配線パターン１９及び第２配線パターン１９
ａに対して接合することができる形態のもとで、二層構
造にすることができるから、半導体チップ１４における
一つの辺に配設することができる導体パターンの本数
を、従来のように、半導体チップにおける一つの辺の長
さＬを大きくすることなく、二倍に増大できるのであ
る。
１２と、上層の第２導体パターン１２ａとを、これらの
インナーリード１２′１２ａ′及びアウターリード１
２″１２ａ″の各々を、半導体チップ１４における第１
バンプ１５及び第２バンプ１５ａとプリント基板１６に
おける第１配線パターン１９及び第２配線パターン１９
ａに対して接合することができる形態のもとで、二層構
造にすることができるから、半導体チップ１４における
一つの辺に配設することができる導体パターンの本数
を、従来のように、半導体チップにおける一つの辺の長
さＬを大きくすることなく、二倍に増大できるのであ
る。
【００１４】なお、前記実施例は、下層の第１導体パタ
ーン１２と上層の第２導体パターン１２ａとの二層構造
にした場合を示したが、本発明は、この二層構造に限ら
ず、図４に示すように、下層の第１導体パターン１２
と、これに絶縁層２０を挟んで積層した中間層の第２導
体パターン１２ａと、更に、これに絶縁層２０ａを挟ん
で積層した上層の第３導体パターン１２ｂとの三層構造
にするとか、或いは、同様にして四層構造にしても良
く、このように三層以上の多層構造することにより、半
導体チップにおける一辺に配設することができる導体パ
ターンの本数を更に増大できるのである。
ーン１２と上層の第２導体パターン１２ａとの二層構造
にした場合を示したが、本発明は、この二層構造に限ら
ず、図４に示すように、下層の第１導体パターン１２
と、これに絶縁層２０を挟んで積層した中間層の第２導
体パターン１２ａと、更に、これに絶縁層２０ａを挟ん
で積層した上層の第３導体パターン１２ｂとの三層構造
にするとか、或いは、同様にして四層構造にしても良
く、このように三層以上の多層構造することにより、半
導体チップにおける一辺に配設することができる導体パ
ターンの本数を更に増大できるのである。
【００１５】また、前記実施例のように、半導体チップ
の周囲を囲う全ての導体パターンを、二層以上の多層構
造にすることに代えて、半導体チップの周囲を囲う全て
の導体パターンのうち、任意の導体パターンのみを二層
以上の多層構造にするように構成しても良いのである。
ところで、前記した半導体装置は、以下に述べるよう
に、テープキャリャ方式によって製造することができ
る。
の周囲を囲う全ての導体パターンを、二層以上の多層構
造にすることに代えて、半導体チップの周囲を囲う全て
の導体パターンのうち、任意の導体パターンのみを二層
以上の多層構造にするように構成しても良いのである。
ところで、前記した半導体装置は、以下に述べるよう
に、テープキャリャ方式によって製造することができ
る。
【００１６】すなわち、図５に示すようなポリイミド樹
脂等の合成樹脂製のテープキャリャＡを使用し、このテ
ープキャリャＡを、その長手方向に移送する途中におい
て、先づ、図６及び図７に示すように、半導体チップ１
４を挿入するための抜き孔Ａ１と、リング状のフレキシ
ブルフィルム１１を形成するための四つの抜き孔Ａ２と
を打ち抜く。なお、前記フレキシブルフィルム１１にお
ける四隅部には、当該フレキシブルフィルム１１に対す
る吊りリードＡ３が設けられている。
脂等の合成樹脂製のテープキャリャＡを使用し、このテ
ープキャリャＡを、その長手方向に移送する途中におい
て、先づ、図６及び図７に示すように、半導体チップ１
４を挿入するための抜き孔Ａ１と、リング状のフレキシ
ブルフィルム１１を形成するための四つの抜き孔Ａ２と
を打ち抜く。なお、前記フレキシブルフィルム１１にお
ける四隅部には、当該フレキシブルフィルム１１に対す
る吊りリードＡ３が設けられている。
【００１７】次いで、前記テープキャリャ型Ａの上面
に、図８に示すように、銅等の金属箔による第１導体パ
ターン１２を接着剤１３に貼り合わせ、この第１導体パ
ターン１２の上面に、図９に示すように、液状ポリイミ
ド樹脂を塗布して乾燥することによって、絶縁層２０を
形成したのち、この絶縁層２０の上面に、同じく銅等の
金属箔による第２導体パターン１２ａを貼り合わせる。
に、図８に示すように、銅等の金属箔による第１導体パ
ターン１２を接着剤１３に貼り合わせ、この第１導体パ
ターン１２の上面に、図９に示すように、液状ポリイミ
ド樹脂を塗布して乾燥することによって、絶縁層２０を
形成したのち、この絶縁層２０の上面に、同じく銅等の
金属箔による第２導体パターン１２ａを貼り合わせる。
【００１８】そして、前記テープキャリャＡに対する従
来から良く知られたフォトエッチング法によって、前記
第１導体パターン１２に、図１０に示すように、フレキ
シブルフィルム１１の内側へのインナーリード１２′
と、フレキシブルフィルム１１の外側へのアウターリー
ド１２″とを形成すると共に、前記第２導体パターン１
２ａに、図１１に示すように、フレキシブルフィルム１
１の内側へのインナーリード１２ａ′を形成する。
来から良く知られたフォトエッチング法によって、前記
第１導体パターン１２に、図１０に示すように、フレキ
シブルフィルム１１の内側へのインナーリード１２′
と、フレキシブルフィルム１１の外側へのアウターリー
ド１２″とを形成すると共に、前記第２導体パターン１
２ａに、図１１に示すように、フレキシブルフィルム１
１の内側へのインナーリード１２ａ′を形成する。
【００１９】そして、前記第２導体パターン１２ａのう
ちテープキャリャＡにおける四つの抜き孔Ａ２の部分
を、図１２に示すように、フレキシブルフィルム１１の
外側にアウターリード１２ａ″を残して、切断線Ｂに沿
って打ち抜き切断する（なお、この打ち抜き切断に際し
ては、前記フレキシブルフィルム１１に対する各吊りリ
ードＡ３も同時に打ち抜き切断する）ことにより、図１
に示すような半導体装置を得ることができる。
ちテープキャリャＡにおける四つの抜き孔Ａ２の部分
を、図１２に示すように、フレキシブルフィルム１１の
外側にアウターリード１２ａ″を残して、切断線Ｂに沿
って打ち抜き切断する（なお、この打ち抜き切断に際し
ては、前記フレキシブルフィルム１１に対する各吊りリ
ードＡ３も同時に打ち抜き切断する）ことにより、図１
に示すような半導体装置を得ることができる。
【図１】本発明の第１実施例による半導体装置の斜視図
である。
である。
【図２】図１のII−II視拡大断面図である。
【図３】前記第１実施例による半導体装置をプリント基
板に搭載したときの拡大断面図である。
板に搭載したときの拡大断面図である。
【図４】本発明の第２実施例による半導体装置の拡大断
面図である。
面図である。
【図５】本発明の半導体装置の使用するテープキャリャ
の斜視図である。
の斜視図である。
【図６】前記テープキャリャに抜き孔を穿設したときの
斜視図である。
斜視図である。
【図７】図６のVII −VII 視拡大断面図である。
【図８】前記テープキャリャに第１導体パターンを貼り
合わせたときの拡大断面図である。
合わせたときの拡大断面図である。
【図９】前記テープキャリャに第２導体パターンを貼り
合わせたときの拡大断面図である。
合わせたときの拡大断面図である。
【図１０】前記第１導体パターンにインナーリードとア
ウターリードとを形成したときの拡大断面図である。
ウターリードとを形成したときの拡大断面図である。
【図１１】前記第２導体パターンにインナーリードを形
成したときの拡大断面図である。
成したときの拡大断面図である。
【図１２】テープキャリャから半導体装置を打ち抜き切
断した状態の拡大断面図である。
断した状態の拡大断面図である。
【図１３】従来における半導体装置の斜視図である。
【図１４】図１３のXIV −XIV 視拡大断面図である。
【図１５】前記従来の半導体装置をプリント基板に搭載
したときの拡大断面図である。
したときの拡大断面図である。
Ａ テープキャリャ １１ フレキシブルフィルム １２ 第１導体パターン １２ａ 第２導体パターン １２′，１２ａ′ インナーリード １２″，１２ａ″ アウターリード １３ 接着剤 １４ 半導体チップ １５，１５ａ バンプ ２０ 絶縁層
Claims (1)
- 【請求項１】ポリイミド樹脂等の合成樹脂製フレキシブ
ルフィルムの上面に、金属箔による複数本の導体パター
ンを形成し、この各導体パターンの一端部におけるイン
ナーリードを、半導体チップに接続する一方、前記各導
体パターンにおける他端部をアウターリードに構成して
成る半導体装置において、前記全ての導体パターン、又
は一部の導体パターンの上面に、同じく金属箔による一
層又は複数層の導体パターンを、各導体パターンの間に
絶縁層を挟んで積層し、これら積層した各導体パターン
のうち上層の導体パターンにおけるインナーリードを、
下層の導体パターンにおけるインナーリードよりも長く
して、半導体チップに接合する一方、上層の導体パター
ンの他端部におけるアウターリードを、下層の導体パタ
ーンにおけるアウターリードよりも長くしたことを特徴
とする半導体装置の構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01830194A JP3561284B2 (ja) | 1994-02-15 | 1994-02-15 | 半導体装置の構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01830194A JP3561284B2 (ja) | 1994-02-15 | 1994-02-15 | 半導体装置の構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07226417A true JPH07226417A (ja) | 1995-08-22 |
| JP3561284B2 JP3561284B2 (ja) | 2004-09-02 |
Family
ID=11967795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01830194A Expired - Fee Related JP3561284B2 (ja) | 1994-02-15 | 1994-02-15 | 半導体装置の構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3561284B2 (ja) |
-
1994
- 1994-02-15 JP JP01830194A patent/JP3561284B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3561284B2 (ja) | 2004-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4812421A (en) | Tab-type semiconductor process | |
| US6476331B1 (en) | Printed circuit board for semiconductor package and method for manufacturing the same | |
| JPH0697225A (ja) | 半導体装置 | |
| KR970077556A (ko) | 적층형 반도체 패키지 | |
| JPH01280337A (ja) | 半導体集積回路装置 | |
| EP0598497B1 (en) | Multi-layer lead frame for a semiconductor device | |
| JP3512331B2 (ja) | 半導体装置のプラスチックパッケージ | |
| US6080604A (en) | Semiconductor device having tab-leads and a fabrication method thereof | |
| JPH07226417A (ja) | 半導体装置の構造 | |
| JPS6125215B2 (ja) | ||
| JPH05291347A (ja) | 高周波用ｔａｂ−ｉｃの実装構造 | |
| JPH0142500B2 (ja) | ||
| JP2868779B2 (ja) | Ｔａｂ用テープ | |
| JPH0278253A (ja) | 多層プラスチックチップキャリア | |
| JP4176283B2 (ja) | 可撓性微細多層回路基板の製造法 | |
| JP2766361B2 (ja) | 半導体装置 | |
| JPH0817861A (ja) | Ｔａｂテープを用いたチップ型電子部品 | |
| JPH0425144A (ja) | ３層ｔａｂ用テープを用いた半導体装置及び３層ｔａｂ用テープの製造方法 | |
| JPH04226045A (ja) | フィルムキャリア回路基板及びその製造方法 | |
| JPH057071A (ja) | 面実装用多層型配線板 | |
| JP2843401B2 (ja) | 多層構造配線基板 | |
| JPH1126504A (ja) | フィルム・キャリア半導体装置 | |
| JPH10214917A (ja) | 半導体装置及び半導体装置の製造方法並びに配線基板 | |
| JPH0227837B2 (ja) | Tasopurintobannohaisenpataankozo | |
| JPH06120624A (ja) | 微細多層配線板構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040528 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |