JP3561284B2 - 半導体装置の構造 - Google Patents
半導体装置の構造 Download PDFInfo
- Publication number
- JP3561284B2 JP3561284B2 JP01830194A JP1830194A JP3561284B2 JP 3561284 B2 JP3561284 B2 JP 3561284B2 JP 01830194 A JP01830194 A JP 01830194A JP 1830194 A JP1830194 A JP 1830194A JP 3561284 B2 JP3561284 B2 JP 3561284B2
- Authority
- JP
- Japan
- Prior art keywords
- patterns
- semiconductor chip
- conductor
- conductor patterns
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、半導体チップとこの半導体チップに対する単数本の導体パターンとから成る半導体装置を、ポリイミド樹脂等の合成樹脂製フレキシブルフィルムによるテープキャリャを使用して製造するようにしたいわゆるテープキャリャ方式による半導体装置において、その構造に関するものである。
【０００２】
【従来の技術】
従来、この種のテープキャリャ方式によって製造される半導体装置は、実開昭５２−１２２６６７号公報等に記載され、且つ、図１３及び図１４に示すように、ポリイミド樹脂等の合成樹脂製フレキシブルフィルム１の上面に、銅等の金属箔による多数本の導体パターン２を接着剤３にて貼着し、この各導体パターン２の一端部におけるインナーリード２′を、半導体チップ４に対して、当該半導体チップ４の上面に予め形成されるバンプ５等にて接合すると言う構造にして、これを、図１５に示すように、プリント基板６の上面に対して、前記フレキシブルフィルム１及び半導体チップ４を接着剤７，８にて接着するようにして搭載したのち、前記各導体パターン２の他端部におけるアウターリード２″を、前記プリント基板６の上面に予め形成されている各種配線パターン９の各々に対して接合するようにしている。
【０００３】
【発明が解決しようとする課題】
ところで、この種の半導体装置においては、各導体パターン２におけるインナーリード２′を半導体チップ４に対してバンプ５等を介して接合することのために、当該各インナーリード２′の相互間におけるピッチ間隔Ｐを狭くすることには、一定の限界値が存在するものである。
【０００４】
これに対して、従来における半導体装置では、銅等の金属箔による各導体パターン２の各々を、単層構造にしているから、半導体チップ４における一つの辺の長さＬが決められている場合には、その一つの辺に接続することのできる導体パターン２の本数を少なくしなければならず、高集積化の妨げになるのであり、また、高集積化を図ることの導体パターン２の本数を多くするには、半導体チップ４における一つの辺の長さＬを、大きくしなければならず、半導体チップの大型化、ひいては、半導体装置の大型化を招来すると言う問題があった。
【０００５】
本発明は、この問題を解消できるようにした半導体装置の構造を提供することを技術的課題とするものである。
【０００６】
【課題を解決するための手段】
この技術的課題を達成するため本発明は、
「プリント基板の上面に装着した合成樹脂製フレキシブルフィルムの上面に、金属箔による複数本の第１導体パターンを形成するとともに、この第１導体パターンのうち総ての第１導体パターン又は一部の第１導体パターンに重ねて、金属箔による一層又は複数層の第２導体パターンを、当該第２導体パターンと前記第１導体パターンとの間に絶縁層を挟んで形成して、これら積層した各導体パターンのうち下層の前記各第１導体パターンの一端部におけるインナーリードを、前記前記フレキシブルフィルムにおける一端縁から突出して前記プリント基板の上面に装着した半導体チップに接合する一方、前記各第１導体パターンにおける他端部を、前記フレキシブルフィルムの他端縁から突出して前記プリント基板の上面に形成されている第１配線パターンに接合するアウターリードに構成し、更に、前記積層した各導体パターンのうち上層の第２導体パターンにおけるインナーリードを、下層の前記第１導体パターンにおけるインナーリードよりも長くして、前記半導体チップに接合し、更に、上層の前記第２導体パターンの他端部を、下層の前記第１導体パターンにおけるアウターリードよりも長くして、前記プリント基板の上面に形成されている第２配線パターンに接合するアウターリードに構成する。」
と言う構成にした。
【０００７】
【作 用】
このように構成することにより、全ての導体パターンにおけるインナーリード及びアウターリードの各々を、半導体チップ及びプリント基板に接合することができる形態のもとで、全部又は一部の導体パターンを、少なくとも二層以上の多層構造にすることができるから、半導体チップにおける一つの辺に配設することができる導体パターンの本数を、従来のように、半導体チップにおける一つの辺の長さを大きくすることなく、大幅に増大できるのである。
【０００８】
【発明の効果】
従って、本発明によると、テープキャリャ方式によって製造される半導体装置の高集積化を、その半導体チップの大型化を招来することなく、確実に達成できる効果を有する。
【０００９】
【実施例】
以下、本発明の実施例を、図１〜図３の図面について説明する。
【００１０】
この図において符号１１は、ポリイミド樹脂等の合成樹脂製のフレキシブルフィルムを示し、このフレキシブルフィルム１１は、半導体チップ１４の周囲を囲うようにリング状に構成され、その上面には、銅等の金属箔による多数本の第１導体パターン１２が、接着剤１３による接着にて形成されている一方、このリング状フレキシブルフィルム１１の内部に、前記半導体チップ１４を配設する。
【００１１】
前記各第１導体パターン１２の一端部におけるインナーリード１２′を、フレキシブルフィルム１１の内周面（一端縁）よりも適宜寸法Ｓ１だけ内側に突出して、このインナーリード１２′を、前記半導体チップ１４に対して、当該半導体チップ１４の上面に予め形成した第１バンプ１５にて電気的に接合する一方、この各第１導体パターン１２の他端部におけるアウターリード１２″を、前記フレキシブルフィルム１１の外周面（他端縁）より適宜寸法Ｗ１だけ外側に突出するという構成にする。
【００１２】
そして、前記各第１導体パターン１２の上面に、同じく銅等の金属箔による第２導体パターン１２ａを、当該第２導体パターン１２ａと前記第１導体パターン１２との間にポリイミド樹脂等の絶縁層２０を挟んで積層し、この第２導体パターン１２ａの一端部におけるインナーリード１２ａ′を、当該第２導体パターン１２ａよりも下層の第１導体パターン１２におけるインナーリード１２′よりも長い寸法Ｓ２だけ更に内側に突出して、このインナーリード１２ａ′を、前記半導体チップ１４に対して、当該半導体チップ１４の上面のうち前記第１バンプ１５よりも内側に予め形成されている第２バンプ１５ａにて電気的に接合する。
【００１３】
更に、前記各第２導体パターン１２ａの他端部におけるアウターリード１２ａ″を、当該第２導体パターン１２ａよりも下層の第１導体パターン１２におけるアウターリード１２″よりも長い寸法Ｗ２だけ更に外側に延長した構成にする。
【００１４】
そして、このように構成した半導体装置は、図３に示すように、プリント基板１６の上面に対して、前記フレキシブルフィルム１１及び半導体チップ１４を接着剤１７，１８にて接着等するようにして搭載したのち、前記各第１導体パターン１２の他端部におけるアウターリード１２″及び、各第２導体パターン１２ａの他端部におけるアウターリード１２ａ″を、前記プリント基板１６の上面に予め形成されている各種の第１配線パターン１９と第２配線パターン１９ａとの各々に対して電気的に接合するのである。
【００１５】
この構成により、下層の第１導体パターン１２と、上層の第２導体パターン１２ａとを、これらのインナーリード１２′１２ａ′及びアウターリード１２″１２ａ″の各々を、半導体チップ１４における第１バンプ１５及び第２バンプ１５ａとプリント基板１６における第１配線パターン１９及び第２配線パターン１９ａに対して接合することができる形態のもとで、二層構造にすることができるから、半導体チップ１４における一つの辺に配設することができる導体パターンの本数を、従来のように、半導体チップにおける一つの辺の長さＬを大きくすることなく、二倍に増大できるのである。
【００１６】
なお、前記実施例は、下層の第１導体パターン１２と上層の第２導体パターン１２ａとの二層構造にした場合を示したが、本発明は、この二層構造に限らず、図４に示すように、下層の第１導体パターン１２と、これに絶縁層２０を挟んで積層した中間層の第２導体パターン１２ａと、更に、これに絶縁層２０ａを挟んで積層した上層の第３導体パターン１２ｂとの三層構造にするとか、或いは、同様にして四層構造にしても良く、このように三層以上の多層構造することにより、半導体チップにおける一辺に配設することができる導体パターンの本数を更に増大できるのである。
【００１７】
また、前記実施例のように、半導体チップの周囲を囲う全ての導体パターンを、二層以上の多層構造にすることに代えて、半導体チップの周囲を囲う全ての導体パターンのうち、任意の導体パターンのみを二層以上の多層構造にするように構成しても良いのである。
【００１８】
ところで、前記した半導体装置は、以下に述べるように、テープキャリャ方式によって製造することができる。
【００１９】
すなわち、図５に示すようなポリイミド樹脂等の合成樹脂製のテープキャリャＡを使用し、このテープキャリャＡを、その長手方向に移送する途中において、先づ、図６及び図７に示すように、半導体チップ１４を挿入するための抜き孔Ａ１と、リング状のフレキシブルフィルム１１を形成するための四つの抜き孔Ａ２とを打ち抜く。なお、前記フレキシブルフィルム１１における四隅部には、当該フレキシブルフィルム１１に対する吊りリードＡ３が設けられている。
【００２０】
次いで、前記テープキャリャ型Ａの上面に、図８に示すように、銅等の金属箔による第１導体パターン１２を接着剤１３に貼り合わせ、この第１導体パターン１２の上面に、図９に示すように、液状ポリイミド樹脂を塗布して乾燥することによって、絶縁層２０を形成したのち、この絶縁層２０の上面に、同じく銅等の金属箔による第２導体パターン１２ａを貼り合わせる。
【００２１】
そして、前記テープキャリャＡに対する従来から良く知られたフォトエッチング法によって、前記第１導体パターン１２に、図１０に示すように、フレキシブルフィルム１１の内側へのインナーリード１２′と、フレキシブルフィルム１１の外側へのアウターリード１２″とを形成すると共に、前記第２導体パターン１２ａに、図１１に示すように、フレキシブルフィルム１１の内側へのインナーリード１２ａ′を形成する。
【００２２】
そして、前記第２導体パターン１２ａのうちテープキャリャＡにおける四つの抜き孔Ａ２の部分を、図１２に示すように、フレキシブルフィルム１１の外側にアウターリード１２ａ″を残して、切断線Ｂに沿って打ち抜き切断する（なお、この打ち抜き切断に際しては、前記フレキシブルフィルム１１に対する各吊りリードＡ３も同時に打ち抜き切断する）ことにより、図１に示すような半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例による半導体装置の斜視図である。
【図２】図１のＩＩ−ＩＩ視拡大断面図である。
【図３】前記第１実施例による半導体装置をプリント基板に搭載したときの拡大断面図である。
【図４】本発明の第２実施例による半導体装置の拡大断面図である。
【図５】本発明の半導体装置の使用するテープキャリャの斜視図である。
【図６】前記テープキャリャに抜き孔を穿設したときの斜視図である。
【図７】図６のＶＩＩ −ＶＩＩ 視拡大断面図である。
【図８】前記テープキャリャに第１導体パターンを貼り合わせたときの拡大断面図である。
【図９】前記テープキャリャに第２導体パターンを貼り合わせたときの拡大断面図である。
【図１０】前記第１導体パターンにインナーリードとアウターリードとを形成したときの拡大断面図である。
【図１１】前記第２導体パターンにインナーリードを形成したときの拡大断面図である。
【図１２】テープキャリャから半導体装置を打ち抜き切断した状態の拡大断面図である。
【図１３】従来における半導体装置の斜視図である。
【図１４】図１３のＸＩＶ −ＸＩＶ 視拡大断面図である。
【図１５】前記従来の半導体装置をプリント基板に搭載したときの拡大断面図である。
【符号の説明】
Ａ テープキャリャ
１１ フレキシブルフィルム
１２ 第１導体パターン
１２ａ 第２導体パターン
１２′，１２ａ′ インナーリード
１２″，１２ａ″ アウターリード
１３ 接着剤
１４ 半導体チップ
１５，１５ａ バンプ
２０ 絶縁層
【産業上の利用分野】
本発明は、半導体チップとこの半導体チップに対する単数本の導体パターンとから成る半導体装置を、ポリイミド樹脂等の合成樹脂製フレキシブルフィルムによるテープキャリャを使用して製造するようにしたいわゆるテープキャリャ方式による半導体装置において、その構造に関するものである。
【０００２】
【従来の技術】
従来、この種のテープキャリャ方式によって製造される半導体装置は、実開昭５２−１２２６６７号公報等に記載され、且つ、図１３及び図１４に示すように、ポリイミド樹脂等の合成樹脂製フレキシブルフィルム１の上面に、銅等の金属箔による多数本の導体パターン２を接着剤３にて貼着し、この各導体パターン２の一端部におけるインナーリード２′を、半導体チップ４に対して、当該半導体チップ４の上面に予め形成されるバンプ５等にて接合すると言う構造にして、これを、図１５に示すように、プリント基板６の上面に対して、前記フレキシブルフィルム１及び半導体チップ４を接着剤７，８にて接着するようにして搭載したのち、前記各導体パターン２の他端部におけるアウターリード２″を、前記プリント基板６の上面に予め形成されている各種配線パターン９の各々に対して接合するようにしている。
【０００３】
【発明が解決しようとする課題】
ところで、この種の半導体装置においては、各導体パターン２におけるインナーリード２′を半導体チップ４に対してバンプ５等を介して接合することのために、当該各インナーリード２′の相互間におけるピッチ間隔Ｐを狭くすることには、一定の限界値が存在するものである。
【０００４】
これに対して、従来における半導体装置では、銅等の金属箔による各導体パターン２の各々を、単層構造にしているから、半導体チップ４における一つの辺の長さＬが決められている場合には、その一つの辺に接続することのできる導体パターン２の本数を少なくしなければならず、高集積化の妨げになるのであり、また、高集積化を図ることの導体パターン２の本数を多くするには、半導体チップ４における一つの辺の長さＬを、大きくしなければならず、半導体チップの大型化、ひいては、半導体装置の大型化を招来すると言う問題があった。
【０００５】
本発明は、この問題を解消できるようにした半導体装置の構造を提供することを技術的課題とするものである。
【０００６】
【課題を解決するための手段】
この技術的課題を達成するため本発明は、
「プリント基板の上面に装着した合成樹脂製フレキシブルフィルムの上面に、金属箔による複数本の第１導体パターンを形成するとともに、この第１導体パターンのうち総ての第１導体パターン又は一部の第１導体パターンに重ねて、金属箔による一層又は複数層の第２導体パターンを、当該第２導体パターンと前記第１導体パターンとの間に絶縁層を挟んで形成して、これら積層した各導体パターンのうち下層の前記各第１導体パターンの一端部におけるインナーリードを、前記前記フレキシブルフィルムにおける一端縁から突出して前記プリント基板の上面に装着した半導体チップに接合する一方、前記各第１導体パターンにおける他端部を、前記フレキシブルフィルムの他端縁から突出して前記プリント基板の上面に形成されている第１配線パターンに接合するアウターリードに構成し、更に、前記積層した各導体パターンのうち上層の第２導体パターンにおけるインナーリードを、下層の前記第１導体パターンにおけるインナーリードよりも長くして、前記半導体チップに接合し、更に、上層の前記第２導体パターンの他端部を、下層の前記第１導体パターンにおけるアウターリードよりも長くして、前記プリント基板の上面に形成されている第２配線パターンに接合するアウターリードに構成する。」
と言う構成にした。
【０００７】
【作 用】
このように構成することにより、全ての導体パターンにおけるインナーリード及びアウターリードの各々を、半導体チップ及びプリント基板に接合することができる形態のもとで、全部又は一部の導体パターンを、少なくとも二層以上の多層構造にすることができるから、半導体チップにおける一つの辺に配設することができる導体パターンの本数を、従来のように、半導体チップにおける一つの辺の長さを大きくすることなく、大幅に増大できるのである。
【０００８】
【発明の効果】
従って、本発明によると、テープキャリャ方式によって製造される半導体装置の高集積化を、その半導体チップの大型化を招来することなく、確実に達成できる効果を有する。
【０００９】
【実施例】
以下、本発明の実施例を、図１〜図３の図面について説明する。
【００１０】
この図において符号１１は、ポリイミド樹脂等の合成樹脂製のフレキシブルフィルムを示し、このフレキシブルフィルム１１は、半導体チップ１４の周囲を囲うようにリング状に構成され、その上面には、銅等の金属箔による多数本の第１導体パターン１２が、接着剤１３による接着にて形成されている一方、このリング状フレキシブルフィルム１１の内部に、前記半導体チップ１４を配設する。
【００１１】
前記各第１導体パターン１２の一端部におけるインナーリード１２′を、フレキシブルフィルム１１の内周面（一端縁）よりも適宜寸法Ｓ１だけ内側に突出して、このインナーリード１２′を、前記半導体チップ１４に対して、当該半導体チップ１４の上面に予め形成した第１バンプ１５にて電気的に接合する一方、この各第１導体パターン１２の他端部におけるアウターリード１２″を、前記フレキシブルフィルム１１の外周面（他端縁）より適宜寸法Ｗ１だけ外側に突出するという構成にする。
【００１２】
そして、前記各第１導体パターン１２の上面に、同じく銅等の金属箔による第２導体パターン１２ａを、当該第２導体パターン１２ａと前記第１導体パターン１２との間にポリイミド樹脂等の絶縁層２０を挟んで積層し、この第２導体パターン１２ａの一端部におけるインナーリード１２ａ′を、当該第２導体パターン１２ａよりも下層の第１導体パターン１２におけるインナーリード１２′よりも長い寸法Ｓ２だけ更に内側に突出して、このインナーリード１２ａ′を、前記半導体チップ１４に対して、当該半導体チップ１４の上面のうち前記第１バンプ１５よりも内側に予め形成されている第２バンプ１５ａにて電気的に接合する。
【００１３】
更に、前記各第２導体パターン１２ａの他端部におけるアウターリード１２ａ″を、当該第２導体パターン１２ａよりも下層の第１導体パターン１２におけるアウターリード１２″よりも長い寸法Ｗ２だけ更に外側に延長した構成にする。
【００１４】
そして、このように構成した半導体装置は、図３に示すように、プリント基板１６の上面に対して、前記フレキシブルフィルム１１及び半導体チップ１４を接着剤１７，１８にて接着等するようにして搭載したのち、前記各第１導体パターン１２の他端部におけるアウターリード１２″及び、各第２導体パターン１２ａの他端部におけるアウターリード１２ａ″を、前記プリント基板１６の上面に予め形成されている各種の第１配線パターン１９と第２配線パターン１９ａとの各々に対して電気的に接合するのである。
【００１５】
この構成により、下層の第１導体パターン１２と、上層の第２導体パターン１２ａとを、これらのインナーリード１２′１２ａ′及びアウターリード１２″１２ａ″の各々を、半導体チップ１４における第１バンプ１５及び第２バンプ１５ａとプリント基板１６における第１配線パターン１９及び第２配線パターン１９ａに対して接合することができる形態のもとで、二層構造にすることができるから、半導体チップ１４における一つの辺に配設することができる導体パターンの本数を、従来のように、半導体チップにおける一つの辺の長さＬを大きくすることなく、二倍に増大できるのである。
【００１６】
なお、前記実施例は、下層の第１導体パターン１２と上層の第２導体パターン１２ａとの二層構造にした場合を示したが、本発明は、この二層構造に限らず、図４に示すように、下層の第１導体パターン１２と、これに絶縁層２０を挟んで積層した中間層の第２導体パターン１２ａと、更に、これに絶縁層２０ａを挟んで積層した上層の第３導体パターン１２ｂとの三層構造にするとか、或いは、同様にして四層構造にしても良く、このように三層以上の多層構造することにより、半導体チップにおける一辺に配設することができる導体パターンの本数を更に増大できるのである。
【００１７】
また、前記実施例のように、半導体チップの周囲を囲う全ての導体パターンを、二層以上の多層構造にすることに代えて、半導体チップの周囲を囲う全ての導体パターンのうち、任意の導体パターンのみを二層以上の多層構造にするように構成しても良いのである。
【００１８】
ところで、前記した半導体装置は、以下に述べるように、テープキャリャ方式によって製造することができる。
【００１９】
すなわち、図５に示すようなポリイミド樹脂等の合成樹脂製のテープキャリャＡを使用し、このテープキャリャＡを、その長手方向に移送する途中において、先づ、図６及び図７に示すように、半導体チップ１４を挿入するための抜き孔Ａ１と、リング状のフレキシブルフィルム１１を形成するための四つの抜き孔Ａ２とを打ち抜く。なお、前記フレキシブルフィルム１１における四隅部には、当該フレキシブルフィルム１１に対する吊りリードＡ３が設けられている。
【００２０】
次いで、前記テープキャリャ型Ａの上面に、図８に示すように、銅等の金属箔による第１導体パターン１２を接着剤１３に貼り合わせ、この第１導体パターン１２の上面に、図９に示すように、液状ポリイミド樹脂を塗布して乾燥することによって、絶縁層２０を形成したのち、この絶縁層２０の上面に、同じく銅等の金属箔による第２導体パターン１２ａを貼り合わせる。
【００２１】
そして、前記テープキャリャＡに対する従来から良く知られたフォトエッチング法によって、前記第１導体パターン１２に、図１０に示すように、フレキシブルフィルム１１の内側へのインナーリード１２′と、フレキシブルフィルム１１の外側へのアウターリード１２″とを形成すると共に、前記第２導体パターン１２ａに、図１１に示すように、フレキシブルフィルム１１の内側へのインナーリード１２ａ′を形成する。
【００２２】
そして、前記第２導体パターン１２ａのうちテープキャリャＡにおける四つの抜き孔Ａ２の部分を、図１２に示すように、フレキシブルフィルム１１の外側にアウターリード１２ａ″を残して、切断線Ｂに沿って打ち抜き切断する（なお、この打ち抜き切断に際しては、前記フレキシブルフィルム１１に対する各吊りリードＡ３も同時に打ち抜き切断する）ことにより、図１に示すような半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例による半導体装置の斜視図である。
【図２】図１のＩＩ−ＩＩ視拡大断面図である。
【図３】前記第１実施例による半導体装置をプリント基板に搭載したときの拡大断面図である。
【図４】本発明の第２実施例による半導体装置の拡大断面図である。
【図５】本発明の半導体装置の使用するテープキャリャの斜視図である。
【図６】前記テープキャリャに抜き孔を穿設したときの斜視図である。
【図７】図６のＶＩＩ −ＶＩＩ 視拡大断面図である。
【図８】前記テープキャリャに第１導体パターンを貼り合わせたときの拡大断面図である。
【図９】前記テープキャリャに第２導体パターンを貼り合わせたときの拡大断面図である。
【図１０】前記第１導体パターンにインナーリードとアウターリードとを形成したときの拡大断面図である。
【図１１】前記第２導体パターンにインナーリードを形成したときの拡大断面図である。
【図１２】テープキャリャから半導体装置を打ち抜き切断した状態の拡大断面図である。
【図１３】従来における半導体装置の斜視図である。
【図１４】図１３のＸＩＶ −ＸＩＶ 視拡大断面図である。
【図１５】前記従来の半導体装置をプリント基板に搭載したときの拡大断面図である。
【符号の説明】
Ａ テープキャリャ
１１ フレキシブルフィルム
１２ 第１導体パターン
１２ａ 第２導体パターン
１２′，１２ａ′ インナーリード
１２″，１２ａ″ アウターリード
１３ 接着剤
１４ 半導体チップ
１５，１５ａ バンプ
２０ 絶縁層
Claims (1)
- プリント基板１６の上面に装着した合成樹脂製フレキシブルフィルム１１の上面に、金属箔による複数本の第１導体パターン１２を形成するとともに、この第１導体パターンのうち総ての第１導体パターン又は一部の第１導体パターンに重ねて、金属箔による一層又は複数層の第２導体パターン１２ａを、当該第２導体パターンと前記第１導体パターンとの間に絶縁層２０を挟んで形成して、これら積層した各導体パターンのうち下層の前記各第１導体パターン１２の一端部におけるインナーリード１２′を、前記前記フレキシブルフィルムにおける一端縁から突出して前記プリント基板の上面に装着した半導体チップ１４に接合する一方、前記各第１導体パターンにおける他端部を、前記フレキシブルフィルムの他端縁から突出して前記プリント基板の上面に形成されている第１配線パターン１９に接合するアウターリード１２″に構成し、更に、前記積層した各導体パターンのうち上層の第２導体パターン１２ａにおけるインナーリード１２ａ′を、下層の前記第１導体パターン１２におけるインナーリード１２′よりも長くして、前記半導体チップに接合し、更に、上層の前記第２導体パターンの他端部を、下層の前記第１導体パターンにおけるアウターリードよりも長くして、前記プリント基板の上面に形成されている第２配線パターンに接合するアウターリードに構成することを特徴とする半導体装置の構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01830194A JP3561284B2 (ja) | 1994-02-15 | 1994-02-15 | 半導体装置の構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01830194A JP3561284B2 (ja) | 1994-02-15 | 1994-02-15 | 半導体装置の構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07226417A JPH07226417A (ja) | 1995-08-22 |
| JP3561284B2 true JP3561284B2 (ja) | 2004-09-02 |
Family
ID=11967795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01830194A Expired - Fee Related JP3561284B2 (ja) | 1994-02-15 | 1994-02-15 | 半導体装置の構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3561284B2 (ja) |
-
1994
- 1994-02-15 JP JP01830194A patent/JP3561284B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07226417A (ja) | 1995-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4195195A (en) | Tape automated bonding test board | |
| JP2631287B2 (ja) | 混成多層回路基板の製造法 | |
| US5061990A (en) | Semiconductor device and the manufacture thereof | |
| KR20010043486A (ko) | 가요성 배선 기판, 필름 캐리어, 테이프형 반도체장치,반도체장치 및 그 제조방법, 회로기판 및 전자기기 | |
| JPH05152375A (ja) | フイルムキヤリア半導体装置及びその製造方法 | |
| JP2000151112A (ja) | 配線基板及びその製造方法 | |
| JPH11289029A (ja) | 半導体装置のプラスチックパッケージ | |
| JP3561284B2 (ja) | 半導体装置の構造 | |
| JP2001015629A (ja) | 半導体装置及びその製造方法 | |
| JP2513724B2 (ja) | 半導体装置用キヤリアテ―プ | |
| JP2001291792A (ja) | 半導体装置 | |
| US7566977B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN112566390B (zh) | 多层柔性线路板及其制备方法 | |
| JPH04226045A (ja) | フィルムキャリア回路基板及びその製造方法 | |
| JPH05283888A (ja) | プリント配線板およびその製造方法 | |
| JP3269506B2 (ja) | 半導体装置 | |
| JPH0278253A (ja) | 多層プラスチックチップキャリア | |
| JPS61166147A (ja) | 多層混成集積回路装置 | |
| JPH0817861A (ja) | Ｔａｂテープを用いたチップ型電子部品 | |
| JP2868779B2 (ja) | Ｔａｂ用テープ | |
| JP2843401B2 (ja) | 多層構造配線基板 | |
| JP3910937B2 (ja) | 半導体装置 | |
| JPH0142500B2 (ja) | ||
| KR100604327B1 (ko) | 다층형 ｔｂｇａ 반도체 팩키지 및, 그 제조방법 | |
| JP3161203B2 (ja) | テープキャリアパッケージ式の半導体実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040528 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |