JPH07225750A - ディジタル信号処理装置 - Google Patents
ディジタル信号処理装置Info
- Publication number
- JPH07225750A JPH07225750A JP6017183A JP1718394A JPH07225750A JP H07225750 A JPH07225750 A JP H07225750A JP 6017183 A JP6017183 A JP 6017183A JP 1718394 A JP1718394 A JP 1718394A JP H07225750 A JPH07225750 A JP H07225750A
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- register
- write
- debugging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Complex Calculations (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 ソフトウェア開発において、ＩＣＥでの確認
が出来ないディジタル信号処理装置のモード設定や入出
力データ用ポートの設定等のデバッグを容易に行う。 【構成】 デバッグに必要なレジスタを表すコード１６
を出力するコード変換回路１０、デバッグデータのＲ／
Ｗ信号１７を出力するＲ／Ｗ信号制御部９、デバッグ用
のデータを保持するデータラッチ部８を有し、コード変
換回路１０から出力されるデバッグコード１６とＲ／Ｗ
信号制御部９から出力されるデバッグデータＲ／Ｗ信号
１７から確認したいデバッグデータ１８を選択する。こ
のデータを検証することで、テスト用プログラムを不要
にしてデバッグを容易にする。
が出来ないディジタル信号処理装置のモード設定や入出
力データ用ポートの設定等のデバッグを容易に行う。 【構成】 デバッグに必要なレジスタを表すコード１６
を出力するコード変換回路１０、デバッグデータのＲ／
Ｗ信号１７を出力するＲ／Ｗ信号制御部９、デバッグ用
のデータを保持するデータラッチ部８を有し、コード変
換回路１０から出力されるデバッグコード１６とＲ／Ｗ
信号制御部９から出力されるデバッグデータＲ／Ｗ信号
１７から確認したいデバッグデータ１８を選択する。こ
のデータを検証することで、テスト用プログラムを不要
にしてデバッグを容易にする。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル信号処理装
置（以下、ＤＳＰと略称する）に関し、さらに詳しく
は、ＤＳＰのソフトウェア開発において、イン・サキッ
ト・エミュレータ（以下、ＩＣＥと略称する）でのソフ
トウェアの検証が行えない場合に、効率良くＩＣＥを使
用せずにデバックが行える回路を備えたディジタル信号
処理装置に関する。
置（以下、ＤＳＰと略称する）に関し、さらに詳しく
は、ＤＳＰのソフトウェア開発において、イン・サキッ
ト・エミュレータ（以下、ＩＣＥと略称する）でのソフ
トウェアの検証が行えない場合に、効率良くＩＣＥを使
用せずにデバックが行える回路を備えたディジタル信号
処理装置に関する。
【０００２】
【従来の技術】ソフトウェアの開発において、高速に動
作しているＤＳＰのデバッグは、一般にＩＣＥを用いて
ＤＳＰ外部との信号の入出力を行うことが困難であるた
め、まず、ＤＳＰ外部とのデータの入出力や割込みを行
う部分を除いたプログラムをＩＣＥを使用して行う。次
に、実際の動作環境でＩＣＥを用いずにＤＳＰを動作さ
せて、データの入出力や割込み処理の動作確認を行う。
従って、ＩＣＥを使用しないでデバッグを行うのは、Ｄ
ＳＰの動作モードの設定、割込み時のデータの退避、Ｄ
ＳＰ外部とのデータの入出力等の処理プログラムについ
てである。
作しているＤＳＰのデバッグは、一般にＩＣＥを用いて
ＤＳＰ外部との信号の入出力を行うことが困難であるた
め、まず、ＤＳＰ外部とのデータの入出力や割込みを行
う部分を除いたプログラムをＩＣＥを使用して行う。次
に、実際の動作環境でＩＣＥを用いずにＤＳＰを動作さ
せて、データの入出力や割込み処理の動作確認を行う。
従って、ＩＣＥを使用しないでデバッグを行うのは、Ｄ
ＳＰの動作モードの設定、割込み時のデータの退避、Ｄ
ＳＰ外部とのデータの入出力等の処理プログラムについ
てである。
【０００３】図２は、従来のＤＳＰの構成を示すブロッ
ク図である。このＤＳＰ２０は、ＤＳＰの動作モードを
設定するためのモード設定レジスタ２１、入出力データ
用ポートの設定をするための入出力データ用ポート設定
レジスタ２２、割込み時にデータを一時退避させるスタ
ック２３、ＤＳＰ外部からの入力データ２５を保持する
入力用データレジスタ２４、出力データ２７を保持する
出力用データレジスタ２６、デバッグ時にテスト用デー
タ２９をＤＳＰ外部へ出力するテスト用データ出力ポー
ト２８、これらを接続するメインバス３０を備える。次
に、上記の構成において、ＩＣＥを用いず、テスト用プ
ログラムの制御によりデバッグする場合の一例を述べ
る。
ク図である。このＤＳＰ２０は、ＤＳＰの動作モードを
設定するためのモード設定レジスタ２１、入出力データ
用ポートの設定をするための入出力データ用ポート設定
レジスタ２２、割込み時にデータを一時退避させるスタ
ック２３、ＤＳＰ外部からの入力データ２５を保持する
入力用データレジスタ２４、出力データ２７を保持する
出力用データレジスタ２６、デバッグ時にテスト用デー
タ２９をＤＳＰ外部へ出力するテスト用データ出力ポー
ト２８、これらを接続するメインバス３０を備える。次
に、上記の構成において、ＩＣＥを用いず、テスト用プ
ログラムの制御によりデバッグする場合の一例を述べ
る。
【０００４】ＤＳＰの動作モードの設定の確認は、テス
ト用データ２９を設定したモードの時のみテスト用デー
タ出力ポート２８から出力させることで行う。
ト用データ２９を設定したモードの時のみテスト用デー
タ出力ポート２８から出力させることで行う。
【０００５】割込み時のデータがスタック２３に一時退
避されていることを確認するには、スタック２３に書き
込んだデータを出力用データレジスタ２６にも書き込
み、出力データ２７を検証することで行う。
避されていることを確認するには、スタック２３に書き
込んだデータを出力用データレジスタ２６にも書き込
み、出力データ２７を検証することで行う。
【０００６】又、入出力データ用ポート設定レジスタ２
２、入力用データレジスタ２４、出力用データレジスタ
２６の確認は、テスト用データを入力データ２５として
入力し、ソフトウェアではこのデータをそのまま、出力
用データレジスタ２６に書き込み、出力データ２７を検
証することで行う。
２、入力用データレジスタ２４、出力用データレジスタ
２６の確認は、テスト用データを入力データ２５として
入力し、ソフトウェアではこのデータをそのまま、出力
用データレジスタ２６に書き込み、出力データ２７を検
証することで行う。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
ような従来のＤＳＰでは、従来の技術の項で述べたよう
に、テスト用プログラムの制御によって検証を行うた
め、デバッグに時間がかかってしまうという問題があっ
た。
ような従来のＤＳＰでは、従来の技術の項で述べたよう
に、テスト用プログラムの制御によって検証を行うた
め、デバッグに時間がかかってしまうという問題があっ
た。
【０００８】本発明は、上記従来の問題を解決するもの
であり、ソフトウェア開発において、ＤＳＰのモード設
定や入出力データ用ポートの設定等についてＩＣＥを用
いずにデバッグを容易に行うことができるディジタル信
号処理装置を提供することを目的とする。
であり、ソフトウェア開発において、ＤＳＰのモード設
定や入出力データ用ポートの設定等についてＩＣＥを用
いずにデバッグを容易に行うことができるディジタル信
号処理装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に本発明のディジタル信号処理は、ディジタル信号処理
部の動作モードの設定を行うモード設定レジスタと、割
込み処理時にデータの退避を行うスタックと、入力デー
タを保持する入力用データレジスタと、出力データを保
持する出力用データレジスタと、入出力データ用ポート
の動作を設定するための入出力データ用ポート設定レジ
スタと、前記リード／ライトレジスタ指定コードを基に
リード／ライトレジスタ指定コードおよびリード／ライ
ト信号を出力する命令デコーダ・リード／ライト信号生
成部と、リード／ライトが行われた前記各レジスタおよ
びスタックを判定し、その判定結果をコードとして出力
するデバッグコード変換回路と、前記リード／ライトレ
ジスタ指定コードとリード／ライト信号を基にデバッグ
に必要なデータのリード／ライト信号を出力するリード
／ライト信号制御部と、このリード／ライト信号によっ
てメインバスのデータをラッチするデータラッチ部を備
える構成にした。
に本発明のディジタル信号処理は、ディジタル信号処理
部の動作モードの設定を行うモード設定レジスタと、割
込み処理時にデータの退避を行うスタックと、入力デー
タを保持する入力用データレジスタと、出力データを保
持する出力用データレジスタと、入出力データ用ポート
の動作を設定するための入出力データ用ポート設定レジ
スタと、前記リード／ライトレジスタ指定コードを基に
リード／ライトレジスタ指定コードおよびリード／ライ
ト信号を出力する命令デコーダ・リード／ライト信号生
成部と、リード／ライトが行われた前記各レジスタおよ
びスタックを判定し、その判定結果をコードとして出力
するデバッグコード変換回路と、前記リード／ライトレ
ジスタ指定コードとリード／ライト信号を基にデバッグ
に必要なデータのリード／ライト信号を出力するリード
／ライト信号制御部と、このリード／ライト信号によっ
てメインバスのデータをラッチするデータラッチ部を備
える構成にした。
【００１０】
【作用】上記の構成によって、ＤＳＰ外部からデバッグ
対象を選択し、そのデバッグコードとデバッグデータＲ
／Ｗ信号が出力された時のデータを検証することで、テ
スト用プログラムが不要となり、効率良いソフトウェア
のデバッグが可能になる。
対象を選択し、そのデバッグコードとデバッグデータＲ
／Ｗ信号が出力された時のデータを検証することで、テ
スト用プログラムが不要となり、効率良いソフトウェア
のデバッグが可能になる。
【００１１】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
する。
【００１２】図１は、本発明の一実施例を示すディジタ
ル信号処理装置のブロック図である。
ル信号処理装置のブロック図である。
【００１３】図１において、ＤＳＰ１は、ＤＳＰプログ
ラムをデコードし、Ｒ／Ｗレジスタ指定コード１５とス
タックおよびレジスタに対してのＲ／Ｗ信号１４を出力
する命令デコーダ・Ｒ／Ｗ信号生成部２、ＤＳＰの動作
モードを設定するためのモード設定レジスタ３、割込み
時にデータを一時退避させるスタック４、ＤＳＰ外部か
らの入力データ１２を保持する入力用データレジスタ
５、出力データ１３を保持する出力用データレジスタ
６、入出力データ用ポートを設定するための入出力デー
タ用ポート設定レジスタ７、デバッグデータＲ／Ｗ信号
１７に基づいてメインバス１１のデータを保持するデー
タラッチ部８、Ｒ／Ｗ信号１４とデバッグコード１６か
らデバッグに必要なデータのＲ／Ｗ信号を出力するＲ／
Ｗ信号制御部９、Ｒ／Ｗレジスタ指定コード１５からリ
ード／ライトが行われたレジスタを判定し、その判定結
果をデバッグコード１６として出力するコード変換回路
１０、それらを結ぶメインバス１１から構成されてい
る。
ラムをデコードし、Ｒ／Ｗレジスタ指定コード１５とス
タックおよびレジスタに対してのＲ／Ｗ信号１４を出力
する命令デコーダ・Ｒ／Ｗ信号生成部２、ＤＳＰの動作
モードを設定するためのモード設定レジスタ３、割込み
時にデータを一時退避させるスタック４、ＤＳＰ外部か
らの入力データ１２を保持する入力用データレジスタ
５、出力データ１３を保持する出力用データレジスタ
６、入出力データ用ポートを設定するための入出力デー
タ用ポート設定レジスタ７、デバッグデータＲ／Ｗ信号
１７に基づいてメインバス１１のデータを保持するデー
タラッチ部８、Ｒ／Ｗ信号１４とデバッグコード１６か
らデバッグに必要なデータのＲ／Ｗ信号を出力するＲ／
Ｗ信号制御部９、Ｒ／Ｗレジスタ指定コード１５からリ
ード／ライトが行われたレジスタを判定し、その判定結
果をデバッグコード１６として出力するコード変換回路
１０、それらを結ぶメインバス１１から構成されてい
る。
【００１４】次に、上記のように構成されたＤＳＰにお
いて、ＤＳＰ外部からデバッグを行う場合の動作につい
て説明する。
いて、ＤＳＰ外部からデバッグを行う場合の動作につい
て説明する。
【００１５】命令デコーダ・Ｒ／Ｗ信号生成部２から出
力されるＲ／Ｗレジスタ指定コード１５のうちメインバ
ス１１のリード・ライト対象がモード設定レジスタ３か
ら入出力データ用ポート設定レジスタ７からのどれかで
あれば、コード変換回路１０では、リード・ライトの対
象を表すコード１６を出力する。このコード１６と命令
デコーダ・Ｒ／Ｗ信号制御部２から出力されるＲ／Ｗ信
号１４がモード設定レジスタ３から入出力データ用ポー
ト設定レジスタ７に対して入力されると、Ｒ／Ｗ信号制
御部９はデバッグデータＲ／Ｗ信号１７を出力する。こ
のデバッグデータＲ／Ｗ信号１７が出力された時のみ、
データラッチ部８でメインバス１１のデータをラッチ
し、デバッグデータとして出力する。
力されるＲ／Ｗレジスタ指定コード１５のうちメインバ
ス１１のリード・ライト対象がモード設定レジスタ３か
ら入出力データ用ポート設定レジスタ７からのどれかで
あれば、コード変換回路１０では、リード・ライトの対
象を表すコード１６を出力する。このコード１６と命令
デコーダ・Ｒ／Ｗ信号制御部２から出力されるＲ／Ｗ信
号１４がモード設定レジスタ３から入出力データ用ポー
ト設定レジスタ７に対して入力されると、Ｒ／Ｗ信号制
御部９はデバッグデータＲ／Ｗ信号１７を出力する。こ
のデバッグデータＲ／Ｗ信号１７が出力された時のみ、
データラッチ部８でメインバス１１のデータをラッチ
し、デバッグデータとして出力する。
【００１６】このように本実施例においては、コード変
換回路１０から出力されるデバッグコード１６とＲ／Ｗ
信号制御部９から出力されるデバッグデータＲ／Ｗ信号
から確認した、デバッグデータを選択し、このデータを
検証することにより、テスト用プログラムが不要とな
り、効率のよいデバッグを容易に行うことができる。
換回路１０から出力されるデバッグコード１６とＲ／Ｗ
信号制御部９から出力されるデバッグデータＲ／Ｗ信号
から確認した、デバッグデータを選択し、このデータを
検証することにより、テスト用プログラムが不要とな
り、効率のよいデバッグを容易に行うことができる。
【００１７】
【発明の効果】以上のように本発明によれば、デバッグ
コードとデバッグデータＲ／Ｗ信号からデバッグ対象を
選択し、これらの状態を示す信号（デバッグデータ）を
ＤＳＰ外部で確認することにより、ソフトウェアのデバ
ッグを容易に行うことができ、テスト用プログラムによ
る動作確認をする必要がなくなり、開発効率が改善され
る。
コードとデバッグデータＲ／Ｗ信号からデバッグ対象を
選択し、これらの状態を示す信号（デバッグデータ）を
ＤＳＰ外部で確認することにより、ソフトウェアのデバ
ッグを容易に行うことができ、テスト用プログラムによ
る動作確認をする必要がなくなり、開発効率が改善され
る。
【図１】本発明の一実施例を示すディジタル信号処理装
置のブロック図
置のブロック図
【図２】従来のディジタル信号処理装置のブロック図
１ ＤＳＰ ２ 命令デコーダ・Ｒ／Ｗ信号生成部 ３ モード設定用レジスタ ４ スタック ５ 入力用データレジスタ ６ 出力用データレジスタ ７ 入出力用ポート設定レジスタ ８ データラッチ部 ９ Ｒ／Ｗ信号制御部 １０ コード変換回路 １１ メインバス １２ 入力データ １３ 出力データ １４ Ｒ／Ｗ信号 １５ Ｒ／Ｗレジスタ指定コード １６ デバッグコード １７ デバッグデータＲ／Ｗ信号 １８ デバッグデータ
Claims (1)
- 【請求項１】 ディジタル信号処理部の動作モードの設
定を行うモード設定レジスタと、割込み処理時にデータ
の退避を行うスタックと、入力データを保持する入力用
データレジスタと、出力データを保持する出力用データ
レジスタと、入出力データ用ポートの動作を設定するた
めの入出力データ用ポート設定レジスタと、前記リード
／ライトレジスタ指定コードを基にリード／ライトレジ
スタ指定コードおよびリード／ライト信号を出力する命
令デコーダ・リード／ライト信号生成部と、リード／ラ
イトが行われた前記各レジスタおよびスタックを判定
し、その判定結果をコードとして出力するデバッグコー
ド変換回路と、前記リード／ライトレジスタ指定コード
とリード／ライト信号を基にデバッグに必要なデータの
リード／ライト信号を出力するリード／ライト信号制御
部と、このリード／ライト信号によってメインバスのデ
ータをラッチするデータラッチ部を備えてなるディジタ
ル信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6017183A JPH07225750A (ja) | 1994-02-14 | 1994-02-14 | ディジタル信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6017183A JPH07225750A (ja) | 1994-02-14 | 1994-02-14 | ディジタル信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07225750A true JPH07225750A (ja) | 1995-08-22 |
Family
ID=11936838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6017183A Pending JPH07225750A (ja) | 1994-02-14 | 1994-02-14 | ディジタル信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07225750A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100340996C (zh) * | 2004-03-09 | 2007-10-03 | 华为技术有限公司 | 一种数字信号处理器软件调试信息输出方法 |
-
1994
- 1994-02-14 JP JP6017183A patent/JPH07225750A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100340996C (zh) * | 2004-03-09 | 2007-10-03 | 华为技术有限公司 | 一种数字信号处理器软件调试信息输出方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6581120B1 (en) | Interrupt controller | |
| JP2513417B2 (ja) | 情報処理装置 | |
| JPH08339298A (ja) | マイクロプロセッサにおける命令追加方法及びそれを用いたマイクロプロセッサ | |
| JPH05143323A (ja) | タイプ１ダイアデイツク命令を実行する方法及び装置 | |
| JPH07225750A (ja) | ディジタル信号処理装置 | |
| JP2806075B2 (ja) | マイクロコンピュータ | |
| JPH05282473A (ja) | データ処理装置 | |
| JPS6158051A (ja) | 擬似故障発生方式 | |
| KR20010052868A (ko) | 에뮬레이터 시스템에서 사용자 메모리를 업데이트하기위한 방법 및 시스템 | |
| JPH0233173B2 (ja) | ||
| JPH02103643A (ja) | デバッグ用割込発生回路 | |
| JP2704935B2 (ja) | テスト機能付きプロセッサ | |
| JPH01239485A (ja) | 大規模集積回路 | |
| JPH04112341A (ja) | マイクロコンピュータｌｓｉ | |
| JPH0212436A (ja) | 半導体装置 | |
| JPH05100901A (ja) | マイクロコンピユータ | |
| JPS5931800B2 (ja) | 制御メモリ診断方式 | |
| JPH05334265A (ja) | 情報処理装置および情報処理方法 | |
| JPH0683987A (ja) | マイクロコンピュータ | |
| JPH05242059A (ja) | 情報処理装置およびその設計検証方法 | |
| JPH02123430A (ja) | 擬似障害発生方式 | |
| JPS6278630A (ja) | 情報処理装置 | |
| JPH086810A (ja) | 論理回路シミュレーション装置 | |
| JPS58159150A (ja) | 制御記憶装置の診断装置 | |
| JPH0540661A (ja) | シミユレータ装置 |