JPH07219553A - 圧電ブザー駆動回路 - Google Patents
圧電ブザー駆動回路Info
- Publication number
- JPH07219553A JPH07219553A JP6032045A JP3204594A JPH07219553A JP H07219553 A JPH07219553 A JP H07219553A JP 6032045 A JP6032045 A JP 6032045A JP 3204594 A JP3204594 A JP 3204594A JP H07219553 A JPH07219553 A JP H07219553A
- Authority
- JP
- Japan
- Prior art keywords
- piezoelectric buzzer
- circuit
- transistor
- voltage
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Piezo-Electric Transducers For Audible Bands (AREA)
Abstract
(57)【要約】
【目的】 圧電ブザーを駆動する場合に、駆動回路の低
消費電力化を図る。 【構成】 圧電ブザーＢＺに周期的に所定電圧を印加し
て駆動する場合、トランジスタＱ２及びトランジスタＱ
３が同時に動作しないようにかつ周期的に各動作を制御
する。この結果トランジスタＱ２のオン時にはトランジ
スタＱ３はオフとなって圧電ブザーの両端には電圧が印
加されず、また、トランジスタＱ２のオフ時にはトラン
ジスタＱ３はオンとなって圧電ブザーの両端には３０Ｖ
の電圧が印加され、印加電圧を発生させる場合にトラン
ジスタＱ２，Ｑ３が共にオンしないことから電流の発生
が抑制され、回路の消費電力を大幅に低減できる。
消費電力化を図る。 【構成】 圧電ブザーＢＺに周期的に所定電圧を印加し
て駆動する場合、トランジスタＱ２及びトランジスタＱ
３が同時に動作しないようにかつ周期的に各動作を制御
する。この結果トランジスタＱ２のオン時にはトランジ
スタＱ３はオフとなって圧電ブザーの両端には電圧が印
加されず、また、トランジスタＱ２のオフ時にはトラン
ジスタＱ３はオンとなって圧電ブザーの両端には３０Ｖ
の電圧が印加され、印加電圧を発生させる場合にトラン
ジスタＱ２，Ｑ３が共にオンしないことから電流の発生
が抑制され、回路の消費電力を大幅に低減できる。
Description
【０００１】
【産業上の利用分野】本発明は、所定電圧の周期的な印
加により鳴動する圧電ブザーの駆動を行う圧電ブザー駆
動回路に関する。
加により鳴動する圧電ブザーの駆動を行う圧電ブザー駆
動回路に関する。
【０００２】
【従来の技術】一般に圧電ブザーは、所定電圧が周期的
に印加されると鳴動するものである。そして、電圧が印
加された場合にも非導体であることから圧電ブザー自身
には電流は通じない。図３は、従来の圧電ブザー駆動回
路の構成を示す図であり、同図において、Ｑはトランジ
スタ、ＢＺは圧電ブザー、Ｒ１，Ｒ２は抵抗である。こ
こでトランジスタＱのベースに対し符号ａで示す矩形波
信号が抵抗Ｒ２を介して印加されると、トランジスタＱ
はこの矩形波信号ａのオン及びオフに応じて動作及び非
動作状態となる。そして、このトランジスタＱの動作・
非動作に応じて圧電ブザーＢＺの両端には３０Ｖの電圧
が周期的に印加され、圧電ブザーＢＺは鳴動を開始す
る。
に印加されると鳴動するものである。そして、電圧が印
加された場合にも非導体であることから圧電ブザー自身
には電流は通じない。図３は、従来の圧電ブザー駆動回
路の構成を示す図であり、同図において、Ｑはトランジ
スタ、ＢＺは圧電ブザー、Ｒ１，Ｒ２は抵抗である。こ
こでトランジスタＱのベースに対し符号ａで示す矩形波
信号が抵抗Ｒ２を介して印加されると、トランジスタＱ
はこの矩形波信号ａのオン及びオフに応じて動作及び非
動作状態となる。そして、このトランジスタＱの動作・
非動作に応じて圧電ブザーＢＺの両端には３０Ｖの電圧
が周期的に印加され、圧電ブザーＢＺは鳴動を開始す
る。
【０００３】
【発明が解決しようとする課題】このような従来の圧電
ブザー駆動回路は、トランジスタＱ１が動作状態となっ
た時に抵抗Ｒ１を介して多大な電流が流れ電力が無駄に
消費されるという問題があった。
ブザー駆動回路は、トランジスタＱ１が動作状態となっ
た時に抵抗Ｒ１を介して多大な電流が流れ電力が無駄に
消費されるという問題があった。
【０００４】したがって本発明は、圧電ブザーを駆動す
る場合に低消費電力で駆動することを目的とする。
る場合に低消費電力で駆動することを目的とする。
【０００５】
【課題を解決するための手段】このような課題を解決す
るために本発明は、圧電ブザーに対し第１及び第２の電
源の電位差による所定の電圧を周期的に印加して駆動す
る圧電ブザー駆動回路において、第１及び第２の電源間
の電流を遮断して前記圧電ブザーに対する印加電圧を発
生する電圧発生回路を設けたものである。また、電圧発
生回路を、一端が圧電ブザーの一端と第１の電源に接続
されると共に他端は圧電ブザーの他端に接続される第１
のスイッチング素子と、一端が第１のスイッチング素子
の他端に接続され他端は第２の電源に接続される第２の
スイッチング素子とにより構成すると共に、第１及び第
２のスイッチング素子の動作を周期的かつ排他的に制御
する制御手段を設けたものである。また、制御手段は圧
電ブザーを駆動しない場合に第１及び第２のスイッチン
グ素子をともに非動作状態に制御するようにしたもので
ある。また、異なる周波数を出力する発振器を設け、制
御手段は上記発振器の異なる周波数出力を選択的に第１
及び第２のスイッチング素子に与えるようにしたもので
ある。
るために本発明は、圧電ブザーに対し第１及び第２の電
源の電位差による所定の電圧を周期的に印加して駆動す
る圧電ブザー駆動回路において、第１及び第２の電源間
の電流を遮断して前記圧電ブザーに対する印加電圧を発
生する電圧発生回路を設けたものである。また、電圧発
生回路を、一端が圧電ブザーの一端と第１の電源に接続
されると共に他端は圧電ブザーの他端に接続される第１
のスイッチング素子と、一端が第１のスイッチング素子
の他端に接続され他端は第２の電源に接続される第２の
スイッチング素子とにより構成すると共に、第１及び第
２のスイッチング素子の動作を周期的かつ排他的に制御
する制御手段を設けたものである。また、制御手段は圧
電ブザーを駆動しない場合に第１及び第２のスイッチン
グ素子をともに非動作状態に制御するようにしたもので
ある。また、異なる周波数を出力する発振器を設け、制
御手段は上記発振器の異なる周波数出力を選択的に第１
及び第２のスイッチング素子に与えるようにしたもので
ある。
【０００６】
【作用】電圧発生回路は第１及び第２の電源間の電流を
遮断して圧電ブザーに電圧を印加する。この結果、抵抗
への通電により印加電圧を発生する従来例にくらべ圧電
ブザー駆動回路の消費電力を大幅に低減できる。また、
電圧発生回路を、第１及び第２のスイッチング素子によ
り構成すると共に、圧電ブザーを駆動する場合、制御手
段は第１及び第２のスイッチング素子の動作を排他的に
制御して圧電ブザーに対し第１及び第２の電源の電位差
に基づく所定の電圧を周期的に印加する。この結果、電
圧発生回路を簡単かつ経済的に構成できると共に第１及
び第２のスイッチング素子は同時に動作しないことか
ら、圧電ブザーへの印加電圧を発生させる場合に電流の
発生が抑制され、消費電力を低減できる。また、制御手
段は圧電ブザーを駆動しない場合に第１及び第２のスイ
ッチング素子をともに非動作状態に制御する。この結
果、待機状態にある回路の消費電力を抑制することがで
き、回路の消費電力をさらに低減できる。また、制御手
段は発振器の異なる周波数出力を選択的に第１及び第２
のスイッチング素子に与える。この結果、圧電ブザーに
対し異なる周波数の電圧を印加することができ、したが
って圧電ブザーから異なる音色の信号を出力させること
ができる。
遮断して圧電ブザーに電圧を印加する。この結果、抵抗
への通電により印加電圧を発生する従来例にくらべ圧電
ブザー駆動回路の消費電力を大幅に低減できる。また、
電圧発生回路を、第１及び第２のスイッチング素子によ
り構成すると共に、圧電ブザーを駆動する場合、制御手
段は第１及び第２のスイッチング素子の動作を排他的に
制御して圧電ブザーに対し第１及び第２の電源の電位差
に基づく所定の電圧を周期的に印加する。この結果、電
圧発生回路を簡単かつ経済的に構成できると共に第１及
び第２のスイッチング素子は同時に動作しないことか
ら、圧電ブザーへの印加電圧を発生させる場合に電流の
発生が抑制され、消費電力を低減できる。また、制御手
段は圧電ブザーを駆動しない場合に第１及び第２のスイ
ッチング素子をともに非動作状態に制御する。この結
果、待機状態にある回路の消費電力を抑制することがで
き、回路の消費電力をさらに低減できる。また、制御手
段は発振器の異なる周波数出力を選択的に第１及び第２
のスイッチング素子に与える。この結果、圧電ブザーに
対し異なる周波数の電圧を印加することができ、したが
って圧電ブザーから異なる音色の信号を出力させること
ができる。
【０００７】
【実施例】以下、本発明について図面を参照して説明す
る。図１は本発明に係る圧電ブザー駆動回路の一実施例
を示す回路図である。同図において、１は発振回路であ
り、アンド回路１１、インバータ回路１２，１３、コン
デンサＣ１、及び抵抗Ｒ８から構成される。また、２も
同様に発振回路であり、アンド回路２１、インバータ回
路２２，２３、コンデンサＣ２、及び抵抗Ｒ９から構成
される。また、３，１５，２５はアンド回路、４，１
４，２４はインバータ回路、３１，３２はオア回路、Ｑ
１〜Ｑ３はトランジスタ、ＢＺは圧電ブザーである。な
お、１０はトランジスタＱ２，Ｑ３からなり、圧電ブザ
ーＢＺの端子間に３０Ｖの電圧を周期的に印加して駆動
する場合に電源３０Ｖ（第１の電源）とグランド（第２
の電源）との間に電流を生せずに３０Ｖの電圧を発生で
きる電圧発生回路である。
る。図１は本発明に係る圧電ブザー駆動回路の一実施例
を示す回路図である。同図において、１は発振回路であ
り、アンド回路１１、インバータ回路１２，１３、コン
デンサＣ１、及び抵抗Ｒ８から構成される。また、２も
同様に発振回路であり、アンド回路２１、インバータ回
路２２，２３、コンデンサＣ２、及び抵抗Ｒ９から構成
される。また、３，１５，２５はアンド回路、４，１
４，２４はインバータ回路、３１，３２はオア回路、Ｑ
１〜Ｑ３はトランジスタ、ＢＺは圧電ブザーである。な
お、１０はトランジスタＱ２，Ｑ３からなり、圧電ブザ
ーＢＺの端子間に３０Ｖの電圧を周期的に印加して駆動
する場合に電源３０Ｖ（第１の電源）とグランド（第２
の電源）との間に電流を生せずに３０Ｖの電圧を発生で
きる電圧発生回路である。
【０００８】ところで、このような圧電ブザーＢＺを駆
動して鳴動させるために、図１に示す回路図の入力端子
ＩＮ１に「Ｈ」レベルのイネーブル信号Ａが与えられ、
このとき入力端子ＩＮ２にイネーブル信号Ｅとして
「Ｌ」レベルの信号が与えられているとするとアンド回
路３の出力信号Ｂは「Ｈ」レベルとなる。この出力信号
Ｂはアンド回路３の出力と各入力が接続されるアンド回
路１５及び発振回路１内のアンド回路１１に印加され、
この結果、発振回路１は抵抗Ｒ８及びコンデンサＣ１で
定まる周波数で発振を開始しインバータ回路１３からク
ロック信号Ｃを出力する。
動して鳴動させるために、図１に示す回路図の入力端子
ＩＮ１に「Ｈ」レベルのイネーブル信号Ａが与えられ、
このとき入力端子ＩＮ２にイネーブル信号Ｅとして
「Ｌ」レベルの信号が与えられているとするとアンド回
路３の出力信号Ｂは「Ｈ」レベルとなる。この出力信号
Ｂはアンド回路３の出力と各入力が接続されるアンド回
路１５及び発振回路１内のアンド回路１１に印加され、
この結果、発振回路１は抵抗Ｒ８及びコンデンサＣ１で
定まる周波数で発振を開始しインバータ回路１３からク
ロック信号Ｃを出力する。
【０００９】このクロック信号Ｃはアンド回路１５の他
方の入力として出力される一方、アンド回路１５の他方
の入力には上述した「Ｈ」レベルのイネーブル信号Ａが
印加されていることからクロック信号Ｃはそのままアン
ド回路１５から出力されてオア回路３２を通りトランジ
スタＱ１のベースへ出力される。この結果、トランジス
タＱ１はクロック信号Ｃのオン（即ち、このクロック信
号が「Ｈ」レベルとなっている時）及びクロック信号の
オフ（即ち、クロック信号が「Ｌ」レベルとなっている
時）に応じてオン・オフすると共に、ベースがトランジ
スタＱ１のコレクタと接続されるトランジスタＱ２（第
１のスイッチング素子）もトランジスタＱ１のオン・オ
フに連動してオン・オフする。
方の入力として出力される一方、アンド回路１５の他方
の入力には上述した「Ｈ」レベルのイネーブル信号Ａが
印加されていることからクロック信号Ｃはそのままアン
ド回路１５から出力されてオア回路３２を通りトランジ
スタＱ１のベースへ出力される。この結果、トランジス
タＱ１はクロック信号Ｃのオン（即ち、このクロック信
号が「Ｈ」レベルとなっている時）及びクロック信号の
オフ（即ち、クロック信号が「Ｌ」レベルとなっている
時）に応じてオン・オフすると共に、ベースがトランジ
スタＱ１のコレクタと接続されるトランジスタＱ２（第
１のスイッチング素子）もトランジスタＱ１のオン・オ
フに連動してオン・オフする。
【００１０】一方、発振回路１から出力されるクロック
信号Ｃは、インバータ回路１４により反転信号Ｄとして
出力され、オア回路３１を介してトランジスタＱ３（第
２のスイッチング素子）のベースへ出力される。トラン
ジスタＱ３は、この反転信号Ｄのオン・オフに連動して
オン・オフする。即ち、発振回路１から周期的な矩形波
信号であるクロック信号Ｃが出力されると、このクロッ
ク信号Ｃのオン時にはトランジスタＱ１，Ｑ２がオン
し、かつこのときトランジスタＱ３はオフとなる。この
結果、圧電ブザーＢＺの両端の電圧は０Ｖになる。一
方、クロック信号Ｃのオフ時には、トランジスタＱ１，
Ｑ２はオフすると共に、トランジスタＱ３はオンとな
る。この結果、圧電ブザーＢＺの両端には３０Ｖの電圧
を有する第１の電源とグランド電圧を有する第２の電源
との電位差である３０Ｖの電圧が印加される。
信号Ｃは、インバータ回路１４により反転信号Ｄとして
出力され、オア回路３１を介してトランジスタＱ３（第
２のスイッチング素子）のベースへ出力される。トラン
ジスタＱ３は、この反転信号Ｄのオン・オフに連動して
オン・オフする。即ち、発振回路１から周期的な矩形波
信号であるクロック信号Ｃが出力されると、このクロッ
ク信号Ｃのオン時にはトランジスタＱ１，Ｑ２がオン
し、かつこのときトランジスタＱ３はオフとなる。この
結果、圧電ブザーＢＺの両端の電圧は０Ｖになる。一
方、クロック信号Ｃのオフ時には、トランジスタＱ１，
Ｑ２はオフすると共に、トランジスタＱ３はオンとな
る。この結果、圧電ブザーＢＺの両端には３０Ｖの電圧
を有する第１の電源とグランド電圧を有する第２の電源
との電位差である３０Ｖの電圧が印加される。
【００１１】このようにして、クロック信号Ｃのオン・
オフに応じ、トランジスタＱ１，Ｑ２がオン・オフ及び
トランジスタＱ３がオフ・オンすることから、圧電ブザ
ーＢＺの両端には３０Ｖの電圧がクロック信号Ｃの周波
数に応じ周期的に印加され、圧電ブザーＢＺは鳴動す
る。なお、この場合、第１の電源と第２の電源間に流れ
る電流は微少であり、特に電圧発生回路１０を構成する
トランジスタＱ２，Ｑ３には殆ど電流は流れない。この
ように圧電ブザーＢＺを駆動する場合、電圧発生回路１
０により、第１及び第２の電源間の電流を遮断して圧電
ブザーＢＺに電圧を印加するようにしたので、抵抗への
通電により印加電圧を発生する従来例にくらべ圧電ブザ
ー駆動回路の消費電力を大幅に低減できる。
オフに応じ、トランジスタＱ１，Ｑ２がオン・オフ及び
トランジスタＱ３がオフ・オンすることから、圧電ブザ
ーＢＺの両端には３０Ｖの電圧がクロック信号Ｃの周波
数に応じ周期的に印加され、圧電ブザーＢＺは鳴動す
る。なお、この場合、第１の電源と第２の電源間に流れ
る電流は微少であり、特に電圧発生回路１０を構成する
トランジスタＱ２，Ｑ３には殆ど電流は流れない。この
ように圧電ブザーＢＺを駆動する場合、電圧発生回路１
０により、第１及び第２の電源間の電流を遮断して圧電
ブザーＢＺに電圧を印加するようにしたので、抵抗への
通電により印加電圧を発生する従来例にくらべ圧電ブザ
ー駆動回路の消費電力を大幅に低減できる。
【００１２】また、電圧発生回路１０を、トランジスタ
Ｑ２とトランジスタＱ３とにより構成すると共に、トラ
ンジスタＱ２とトランジスタＱ３とを同時に動作しない
ようにして圧電ブザーＢＺへの電圧の印加・非印加を制
御したことにより、電圧発生回路１０を簡単かつ経済的
に構成できると共にトランジスタＱ２とトランジスタＱ
３とは同時に動作しないことから、圧電ブザーＢＺへの
印加電圧を発生させる場合に、上述したように電流の発
生が抑制される。
Ｑ２とトランジスタＱ３とにより構成すると共に、トラ
ンジスタＱ２とトランジスタＱ３とを同時に動作しない
ようにして圧電ブザーＢＺへの電圧の印加・非印加を制
御したことにより、電圧発生回路１０を簡単かつ経済的
に構成できると共にトランジスタＱ２とトランジスタＱ
３とは同時に動作しないことから、圧電ブザーＢＺへの
印加電圧を発生させる場合に、上述したように電流の発
生が抑制される。
【００１３】なお、入力端子ＩＮ２に「Ｈ」レベルのイ
ネーブル信号Ｅが与えられた場合も同様であり、この場
合は発振回路２のインバータ回路２３から抵抗Ｒ９及び
コンデンサＣ２で定まる周波数のクロック信号Ｇが出力
される。そして上述したクロック信号Ｃの場合と同様
に、クロック信号Ｇのオン・オフに応じ、トランジスタ
Ｑ１，Ｑ２がオン・オフ及びトランジスタＱ３がオフ・
オンして、圧電ブザーＢＺの両端には３０Ｖの電圧がク
ロック信号Ｇの周波数に応じ周期的に印加され、圧電ブ
ザーＢＺが鳴動する。なお、この場合もトランジスタＱ
２とトランジスタＱ３とが同時に動作しないように制御
されることから、回路の消費電力を大幅に低減させるこ
とができる。
ネーブル信号Ｅが与えられた場合も同様であり、この場
合は発振回路２のインバータ回路２３から抵抗Ｒ９及び
コンデンサＣ２で定まる周波数のクロック信号Ｇが出力
される。そして上述したクロック信号Ｃの場合と同様
に、クロック信号Ｇのオン・オフに応じ、トランジスタ
Ｑ１，Ｑ２がオン・オフ及びトランジスタＱ３がオフ・
オンして、圧電ブザーＢＺの両端には３０Ｖの電圧がク
ロック信号Ｇの周波数に応じ周期的に印加され、圧電ブ
ザーＢＺが鳴動する。なお、この場合もトランジスタＱ
２とトランジスタＱ３とが同時に動作しないように制御
されることから、回路の消費電力を大幅に低減させるこ
とができる。
【００１４】このようにして各イネーブル信号Ａ，Ｅを
各発振回路１，２に与えることにより、圧電ブザーＢＺ
を低消費電力で駆動し鳴動させることができる。この場
合、各発振回路１，２の発振周波数を異なる周波数に
し、各ておけば、圧電ブザーＢＺを異なる周波数で駆動
することができ、したがって圧電ブザーＢＺから異なる
音色の信号を出力させることができる。
各発振回路１，２に与えることにより、圧電ブザーＢＺ
を低消費電力で駆動し鳴動させることができる。この場
合、各発振回路１，２の発振周波数を異なる周波数に
し、各ておけば、圧電ブザーＢＺを異なる周波数で駆動
することができ、したがって圧電ブザーＢＺから異なる
音色の信号を出力させることができる。
【００１５】次に図２は、本発明の他の実施例を示す回
路図であり、図１に示す回路図と異なる点は、トランジ
スタＱ３のベースに接続される抵抗Ｒ２とオア回路３１
の出力との間にアンド回路５を設けた点である。そし
て、アンド回路５の一方の入力にはオア回路３１の出力
を接続し、アンド回路５の他方の入力にはイネーブル信
号Ｊを与えると共に、アンド回路５の出力を上述の抵抗
Ｒ２へ接続するように構成する。
路図であり、図１に示す回路図と異なる点は、トランジ
スタＱ３のベースに接続される抵抗Ｒ２とオア回路３１
の出力との間にアンド回路５を設けた点である。そし
て、アンド回路５の一方の入力にはオア回路３１の出力
を接続し、アンド回路５の他方の入力にはイネーブル信
号Ｊを与えると共に、アンド回路５の出力を上述の抵抗
Ｒ２へ接続するように構成する。
【００１６】このように構成することにより、圧電ブザ
ーＢＺを駆動しない場合（即ち、各発振回路１，２を起
動する各イネーブル信号Ａ，Ｅが「Ｌ」レベルとなって
いる場合）に、トランジスタＱ３が何らかのタイミング
でオンしているとき、アンド回路５に与えるイネーブル
信号Ｊを「Ｌ」レベルに設定しておけば、トランジスタ
Ｑ３をオフすることができる。この場合、トランジスタ
Ｑ１，Ｑ２は当然オフしていることから、圧電ブザーＢ
Ｚを駆動しない場合は全てのトランジスタをオフするこ
とができ、したがって回路の消費電力をさらに低減する
ことができる。
ーＢＺを駆動しない場合（即ち、各発振回路１，２を起
動する各イネーブル信号Ａ，Ｅが「Ｌ」レベルとなって
いる場合）に、トランジスタＱ３が何らかのタイミング
でオンしているとき、アンド回路５に与えるイネーブル
信号Ｊを「Ｌ」レベルに設定しておけば、トランジスタ
Ｑ３をオフすることができる。この場合、トランジスタ
Ｑ１，Ｑ２は当然オフしていることから、圧電ブザーＢ
Ｚを駆動しない場合は全てのトランジスタをオフするこ
とができ、したがって回路の消費電力をさらに低減する
ことができる。
【００１７】
【発明の効果】以上説明したように本発明によれば、電
圧発生回路を設け、第１及び第２の電源間の電流を遮断
して圧電ブザーに電圧を印加するようにしてので、抵抗
への通電により圧電ブザーに対し印加電圧を発生する従
来例にくらべ圧電ブザー駆動回路の消費電力を大幅に低
減できる。また、電圧発生回路を、一端が圧電ブザーの
一端と第１の電源に接続されると共に他端は圧電ブザー
の他端に接続される第１のスイッチング素子と、一端が
第１のスイッチング素子の他端に接続され他端は第２の
電源に接続される第２のスイッチング素子とにより構成
すると共に、圧電ブザーを駆動する場合に、制御手段は
第１及び第２のスイッチング素子の動作を排他的に制御
して圧電ブザーに対し第１及び第２の電源の電位差に基
づく所定の電圧を周期的に印加するようにしたので、電
圧発生回路を簡単かつ経済的に構成できると共に第１及
び第２のスイッチング素子は同時に動作しないことか
ら、圧電ブザーへの印加電圧を発生させる場合に電流の
発生が抑制され、消費電力を低減できる。また、制御手
段は圧電ブザーを駆動しない場合に第１及び第２のスイ
ッチング素子をともに非動作状態に制御するようにした
ので、待機状態にある回路の消費電力を抑制することが
でき、回路の消費電力をさらに低減できる。また、制御
手段は発振器の異なる周波数出力を選択的に第１及び第
２のスイッチング素子に与えるようにしたので、圧電ブ
ザーに対し異なる周波数の電圧を印加することができ、
したがって圧電ブザーから異なる音色の信号を出力させ
ることができる。
圧発生回路を設け、第１及び第２の電源間の電流を遮断
して圧電ブザーに電圧を印加するようにしてので、抵抗
への通電により圧電ブザーに対し印加電圧を発生する従
来例にくらべ圧電ブザー駆動回路の消費電力を大幅に低
減できる。また、電圧発生回路を、一端が圧電ブザーの
一端と第１の電源に接続されると共に他端は圧電ブザー
の他端に接続される第１のスイッチング素子と、一端が
第１のスイッチング素子の他端に接続され他端は第２の
電源に接続される第２のスイッチング素子とにより構成
すると共に、圧電ブザーを駆動する場合に、制御手段は
第１及び第２のスイッチング素子の動作を排他的に制御
して圧電ブザーに対し第１及び第２の電源の電位差に基
づく所定の電圧を周期的に印加するようにしたので、電
圧発生回路を簡単かつ経済的に構成できると共に第１及
び第２のスイッチング素子は同時に動作しないことか
ら、圧電ブザーへの印加電圧を発生させる場合に電流の
発生が抑制され、消費電力を低減できる。また、制御手
段は圧電ブザーを駆動しない場合に第１及び第２のスイ
ッチング素子をともに非動作状態に制御するようにした
ので、待機状態にある回路の消費電力を抑制することが
でき、回路の消費電力をさらに低減できる。また、制御
手段は発振器の異なる周波数出力を選択的に第１及び第
２のスイッチング素子に与えるようにしたので、圧電ブ
ザーに対し異なる周波数の電圧を印加することができ、
したがって圧電ブザーから異なる音色の信号を出力させ
ることができる。
【図１】本発明に係る圧電ブザー駆動回路の一実施例を
示す回路図である。
示す回路図である。
【図２】圧電ブザー駆動回路の他の実施例を示す回路図
である。
である。
【図３】圧電ブザーを駆動する従来の回路例を示す図で
ある。
ある。
１，２ 発振回路 ３，５，１１，１５，２１，２５ アンド回路 ４，１２〜１４，２２〜２４ インバータ回路 １０ 電圧発生回路 ３１，３２ オア回路 Ｑ１ トランジスタ Ｑ２ トランジスタ（第１のスイッチング素
子） Ｑ３ トランジスタ（第２のスイッチング素
子） ＢＺ 圧電ブザー Ｃ１，Ｃ２ コンデンサ Ｒ１〜Ｒ９ 抵抗
子） Ｑ３ トランジスタ（第２のスイッチング素
子） ＢＺ 圧電ブザー Ｃ１，Ｃ２ コンデンサ Ｒ１〜Ｒ９ 抵抗
Claims (4)
- 【請求項１】 圧電ブザーに対し第１及び第２の電源の
電位差による所定電圧を周期的に印加して駆動する圧電
ブザー駆動回路において、 前記第１及び第２の電源間の電流を遮断して前記圧電ブ
ザーに対する印加電圧を発生する電圧発生回路を備えた
ことを特徴とする圧電ブザー駆動回路。 - 【請求項２】 請求項１記載の圧電ブザー駆動回路にお
いて、 前記電圧発生回路を、一端が圧電ブザーの一端と第１の
電源間に接続されると共に他端は圧電ブザーの他端に接
続される第１のスイッチング素子と、一端が前記第１の
スイッチング素子の他端に接続され他端は第２の電源に
接続される第２のスイッチング素子とにより構成すると
共に、前記第１及び第２のスイッチング素子の動作を周
期的かつ排他的に制御する制御手段を備えたことを特徴
とする圧電ブザー駆動回路。 - 【請求項３】 請求項２記載の圧電ブザー駆動回路にお
いて、 前記制御手段は圧電ブザーを駆動しない場合に前記第１
及び第２のスイッチング素子をともに非動作状態に制御
することを特徴とする圧電ブザー駆動回路。 - 【請求項４】 請求項２記載の圧電ブザー駆動回路にお
いて、 異なる周波数を出力する発振器を設け、前記制御手段は
前記発振器の異なる周波数出力を選択的に前記第１及び
第２のスイッチング素子に与えることを特徴とする圧電
ブザー駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6032045A JPH07219553A (ja) | 1994-02-04 | 1994-02-04 | 圧電ブザー駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6032045A JPH07219553A (ja) | 1994-02-04 | 1994-02-04 | 圧電ブザー駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07219553A true JPH07219553A (ja) | 1995-08-18 |
Family
ID=12347899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6032045A Pending JPH07219553A (ja) | 1994-02-04 | 1994-02-04 | 圧電ブザー駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07219553A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008522227A (ja) * | 2004-12-01 | 2008-06-26 | アスラブ・エス アー | 多声音を生成する方法 |
| CN105654937A (zh) * | 2016-03-29 | 2016-06-08 | 泰州亚芯微电子科技有限公司 | 一种蜂鸣器 |
| WO2016157487A1 (ja) * | 2015-04-01 | 2016-10-06 | 三菱電機株式会社 | ブザー鳴動装置 |
| CN109545178A (zh) * | 2019-01-30 | 2019-03-29 | 中科芯集成电路股份有限公司 | 一种双控制蜂鸣器驱动电路 |
-
1994
- 1994-02-04 JP JP6032045A patent/JPH07219553A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008522227A (ja) * | 2004-12-01 | 2008-06-26 | アスラブ・エス アー | 多声音を生成する方法 |
| WO2016157487A1 (ja) * | 2015-04-01 | 2016-10-06 | 三菱電機株式会社 | ブザー鳴動装置 |
| JPWO2016157487A1 (ja) * | 2015-04-01 | 2017-06-15 | 三菱電機株式会社 | ブザー鳴動装置 |
| CN105654937A (zh) * | 2016-03-29 | 2016-06-08 | 泰州亚芯微电子科技有限公司 | 一种蜂鸣器 |
| CN109545178A (zh) * | 2019-01-30 | 2019-03-29 | 中科芯集成电路股份有限公司 | 一种双控制蜂鸣器驱动电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3048921B2 (ja) | 水晶発振回路 | |
| US7030709B2 (en) | Oscillator circuit with an inverter amplifier having reduced consumption | |
| JPH06125222A (ja) | 低電力水晶発振器回路 | |
| JPH07219553A (ja) | 圧電ブザー駆動回路 | |
| JP2001345644A (ja) | 発振回路 | |
| JPH08123425A (ja) | ブザー駆動回路 | |
| JPS583197Y2 (ja) | 警報制御装置 | |
| JPH04313369A (ja) | 超音波アクチュエータ駆動回路 | |
| JP2590617B2 (ja) | 電圧制御圧電発振器 | |
| JPH11153994A (ja) | 鳴動装置 | |
| JPH11284437A (ja) | 発振回路 | |
| JP3593737B2 (ja) | 半導体集積回路 | |
| JPS59110209A (ja) | 相補形ｍｏｓ半導体集積回路 | |
| JPH10254450A (ja) | 発音体の駆動回路 | |
| KR20010062082A (ko) | 전력 소비가 적고 단시간에 안정하게 되는 발진기 | |
| JP3581472B2 (ja) | パルス信号発生回路 | |
| JPH0438315Y2 (ja) | ||
| JP2024014277A (ja) | 回路装置及び振動デバイス | |
| JP2002086069A (ja) | 超音波発振装置 | |
| JPH0521155Y2 (ja) | ||
| JPH0426221A (ja) | 発振回路 | |
| JP2002301431A (ja) | バイブレータ制御用回路 | |
| KR20010101413A (ko) | 발진기 시동 방법 | |
| JP4788269B2 (ja) | 圧電発振器 | |
| JPH03276192A (ja) | 電子鳴動装置 |