JPH07212127A - クロック発振回路 - Google Patents
クロック発振回路Info
- Publication number
- JPH07212127A JPH07212127A JP6017883A JP1788394A JPH07212127A JP H07212127 A JPH07212127 A JP H07212127A JP 6017883 A JP6017883 A JP 6017883A JP 1788394 A JP1788394 A JP 1788394A JP H07212127 A JPH07212127 A JP H07212127A
- Authority
- JP
- Japan
- Prior art keywords
- coil
- transistor
- circuit
- terminal
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【目的】 調整工数の削減や調整の簡素化、及び回路の
部品点数を低減することのできるクロック発振回路を提
供する。 【構成】 コイルＬ２の一方の端子と、トランジスタＱ
５のエミッタ端子を接続し、コイルＬ２の他方の端子と
トランジスタＱ５のコレクタ端子とをコイルＬ１に並列
に接続する。トランジスタＱ５のベース端子には、抵抗
Ｒ５を介してＨＩＧＨ／ＬＯＷの状態が外部から与えら
れ、外部から与えられる信号がＬＯＷの場合は、トラン
ジスタＱ５がオンしないために、インバータ回路１，コ
イルＬ１，コンデンサＣ１，及びコンデンサＣ２で構成
された回路により、所定のクロック周波数ｆ１が発振す
る。また、外部から与えられる信号がＨＩＧＨの場合は
トランジスタＱ５がオンし、インバータ回路１，コイル
Ｌ１，コイルＬ２，コンデンサＣ１，及びコンデンサＣ
２で構成された回路により、所定のクロック周波数ｆ２
が発振する。
部品点数を低減することのできるクロック発振回路を提
供する。 【構成】 コイルＬ２の一方の端子と、トランジスタＱ
５のエミッタ端子を接続し、コイルＬ２の他方の端子と
トランジスタＱ５のコレクタ端子とをコイルＬ１に並列
に接続する。トランジスタＱ５のベース端子には、抵抗
Ｒ５を介してＨＩＧＨ／ＬＯＷの状態が外部から与えら
れ、外部から与えられる信号がＬＯＷの場合は、トラン
ジスタＱ５がオンしないために、インバータ回路１，コ
イルＬ１，コンデンサＣ１，及びコンデンサＣ２で構成
された回路により、所定のクロック周波数ｆ１が発振す
る。また、外部から与えられる信号がＨＩＧＨの場合は
トランジスタＱ５がオンし、インバータ回路１，コイル
Ｌ１，コイルＬ２，コンデンサＣ１，及びコンデンサＣ
２で構成された回路により、所定のクロック周波数ｆ２
が発振する。
Description
【０００１】
【産業上の利用分野】本発明は、テレビジョン受像機の
アスペクト変換装置や子画面表示装置等に使用されるク
ロック発振回路に関する。
アスペクト変換装置や子画面表示装置等に使用されるク
ロック発振回路に関する。
【０００２】
【従来の技術】図３は従来のクロック発振回路の一例を
示すブロック図である。図３において、インバータ回路
１（あるいはＬＳＩ内部に構成され、等価的なインバー
タ回路及びＮＡＮＤ回路を含む）は、コイルＬ１と並列
に接続されている。インバータ回路１の入力とＧＮＤ
（あるいは電源）間にはコンデンサＣ１が接続されてお
り、インバータ回路１の出力とＧＮＤ（あるいは電源）
間にはコンデンサＣ２が接続されている。また、インバ
ータ回路１の入力と出力には、それぞれコンデンサＣ
３，Ｃ４がトランジスタＱ１，Ｑ２を介してＧＮＤに接
続されている。
示すブロック図である。図３において、インバータ回路
１（あるいはＬＳＩ内部に構成され、等価的なインバー
タ回路及びＮＡＮＤ回路を含む）は、コイルＬ１と並列
に接続されている。インバータ回路１の入力とＧＮＤ
（あるいは電源）間にはコンデンサＣ１が接続されてお
り、インバータ回路１の出力とＧＮＤ（あるいは電源）
間にはコンデンサＣ２が接続されている。また、インバ
ータ回路１の入力と出力には、それぞれコンデンサＣ
３，Ｃ４がトランジスタＱ１，Ｑ２を介してＧＮＤに接
続されている。
【０００３】トランジスタＱ１，Ｑ２のベース端子に
は、それぞれ抵抗Ｒ１，Ｒ２を介して、ＨＩＧＨ／ＬＯ
Ｗの状態を示す信号が外部から与えられ、この外部から
の信号により、トランジスタＱ１，Ｑ２はスイッチとし
て機能している。トランジスタＱ１，Ｑ２をオンさせる
前はクロック周波数ｆ１を、また、オンさせた時はクロ
ック周波数ｆ２を発振することにより、クロック周波数
の切り替えを行っている。
は、それぞれ抵抗Ｒ１，Ｒ２を介して、ＨＩＧＨ／ＬＯ
Ｗの状態を示す信号が外部から与えられ、この外部から
の信号により、トランジスタＱ１，Ｑ２はスイッチとし
て機能している。トランジスタＱ１，Ｑ２をオンさせる
前はクロック周波数ｆ１を、また、オンさせた時はクロ
ック周波数ｆ２を発振することにより、クロック周波数
の切り替えを行っている。
【０００４】なお、以上説明したクロック発振回路は、
クロック周波数が２種類（ｆ１，ｆ２）の場合である
が、３種類以上の場合も実現可能であり、図４はクロッ
ク周波数が３種類以上の場合の従来回路を示す図であ
る。なお、図３と同一部分には同一符号が付している。
図４では、インバータ回路１の入力と出力に、さらに、
コンデンサＣ５，Ｃ６がそれぞれトランジスタＱ３，Ｑ
４を介してＧＮＤに接続されており、トランジスタＱ
３，Ｑ４のベース端子には、それぞれ抵抗Ｒ３，Ｒ４を
介して、ＨＩＧＨ／ＬＯＷの状態を示す信号が外部から
与えられる。図３に示す回路と同様に、トランジスタＱ
３，Ｑ４はスイッチとして機能し、トランジスタＱ１，
Ｑ２とともにクロック周波数の切り替えを行っている。
クロック周波数が２種類（ｆ１，ｆ２）の場合である
が、３種類以上の場合も実現可能であり、図４はクロッ
ク周波数が３種類以上の場合の従来回路を示す図であ
る。なお、図３と同一部分には同一符号が付している。
図４では、インバータ回路１の入力と出力に、さらに、
コンデンサＣ５，Ｃ６がそれぞれトランジスタＱ３，Ｑ
４を介してＧＮＤに接続されており、トランジスタＱ
３，Ｑ４のベース端子には、それぞれ抵抗Ｒ３，Ｒ４を
介して、ＨＩＧＨ／ＬＯＷの状態を示す信号が外部から
与えられる。図３に示す回路と同様に、トランジスタＱ
３，Ｑ４はスイッチとして機能し、トランジスタＱ１，
Ｑ２とともにクロック周波数の切り替えを行っている。
【０００５】
【発明が解決しようとする課題】従来のクロック発振回
路の構成では、外部からのＨＩＧＨ／ＬＯＷ信号によ
り、トランジスタＱ１，Ｑ２をオンさせる前は、コイル
Ｌ１のインダクタンスのみを微調整することにより、所
定のクロック周波数ｆ１を実現することができるが、ト
ランジスタＱ１，Ｑ２がオンの状態の時は、コンデンサ
Ｃ３，Ｃ４の容量をそれぞれ同容量に調整することによ
り、所定のクロック周波数ｆ２を実現する必要がある。
しかし、コンデンサＣ３，Ｃ４をそれぞれ独立して調整
し、同容量に調整することは難しく、調整工数が増える
といった欠点があった。
路の構成では、外部からのＨＩＧＨ／ＬＯＷ信号によ
り、トランジスタＱ１，Ｑ２をオンさせる前は、コイル
Ｌ１のインダクタンスのみを微調整することにより、所
定のクロック周波数ｆ１を実現することができるが、ト
ランジスタＱ１，Ｑ２がオンの状態の時は、コンデンサ
Ｃ３，Ｃ４の容量をそれぞれ同容量に調整することによ
り、所定のクロック周波数ｆ２を実現する必要がある。
しかし、コンデンサＣ３，Ｃ４をそれぞれ独立して調整
し、同容量に調整することは難しく、調整工数が増える
といった欠点があった。
【０００６】そこで、本発明は上述した従来の課題を解
決するため、調整工数の削減や調整の簡素化ができ、さ
らに、回路の部品点数も低減することができるクロック
発振回路を提供することを目的とする。
決するため、調整工数の削減や調整の簡素化ができ、さ
らに、回路の部品点数も低減することができるクロック
発振回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、インバータ回路と、前記
インバータ回路に並列に接続された第１のコイルと、前
記インバータ回路の入力とＧＮＤあるいは電源の間に接
続された第１のコンデンサと、前記インバータ回路の出
力とＧＮＤあるいは電源の間に接続された第２のコンデ
ンサとからなるクロック発振回路において、第２のコイ
ルの一端とトランジスタのエミッタ端子が接続された第
１の回路を少なくとも１個、第１のコイルに並列に接続
し、前記第１の回路と前記第１のコイルの接続は、前記
トランジスタのコレクタ端子を前記第１のコイルの一端
に接続し、前記第２のコイルの他端を前記第１のコイル
の他端に接続であり、前記トランジスタのベース端子に
信号を供給し、前記トランジスタをオン・オフ動作させ
ることを特徴とするクロック発振回路を提供するもので
ある。
の技術の課題を解決するため、インバータ回路と、前記
インバータ回路に並列に接続された第１のコイルと、前
記インバータ回路の入力とＧＮＤあるいは電源の間に接
続された第１のコンデンサと、前記インバータ回路の出
力とＧＮＤあるいは電源の間に接続された第２のコンデ
ンサとからなるクロック発振回路において、第２のコイ
ルの一端とトランジスタのエミッタ端子が接続された第
１の回路を少なくとも１個、第１のコイルに並列に接続
し、前記第１の回路と前記第１のコイルの接続は、前記
トランジスタのコレクタ端子を前記第１のコイルの一端
に接続し、前記第２のコイルの他端を前記第１のコイル
の他端に接続であり、前記トランジスタのベース端子に
信号を供給し、前記トランジスタをオン・オフ動作させ
ることを特徴とするクロック発振回路を提供するもので
ある。
【０００８】
【実施例】以下、本発明のクロック発振回路について、
添付図面を参照して説明する。図１は本発明のクロック
発振回路の一実施例を示すブロック図、図２はクロック
周波数が３種類以上の場合の本発明の回路を示す図であ
る。なお、図１及び図２において、図３と同一部分には
同一符号を付している。
添付図面を参照して説明する。図１は本発明のクロック
発振回路の一実施例を示すブロック図、図２はクロック
周波数が３種類以上の場合の本発明の回路を示す図であ
る。なお、図１及び図２において、図３と同一部分には
同一符号を付している。
【０００９】図１において、インバータ回路１は、コイ
ルＬ１と並列に接続され、インバータ回路１の入力とＧ
ＮＤ間にはコンデンサＣ１が接続されており、インバー
タ回路１の出力とＧＮＤ間にはコンデンサＣ２が接続さ
れている。コイルＬ２の一方の端子と、トランジスタＱ
５のエミッタ端子（あるいはコレクタ端子）を接続し、
コイルＬ２の他方の端子とトランジスタＱ５のコレクタ
端子（あるいはエミッタ端子）とをコイルＬ１に並列に
接続する。トランジスタＱ５のベース端子には、抵抗Ｒ
５を介してＨＩＧＨ／ＬＯＷの状態が外部から与えられ
る。
ルＬ１と並列に接続され、インバータ回路１の入力とＧ
ＮＤ間にはコンデンサＣ１が接続されており、インバー
タ回路１の出力とＧＮＤ間にはコンデンサＣ２が接続さ
れている。コイルＬ２の一方の端子と、トランジスタＱ
５のエミッタ端子（あるいはコレクタ端子）を接続し、
コイルＬ２の他方の端子とトランジスタＱ５のコレクタ
端子（あるいはエミッタ端子）とをコイルＬ１に並列に
接続する。トランジスタＱ５のベース端子には、抵抗Ｒ
５を介してＨＩＧＨ／ＬＯＷの状態が外部から与えられ
る。
【００１０】ここで、トランジスタＱ５のスイッチ動作
について説明する。コイルＬ１の両端には一定のバイア
ス（例えば２．５Ｖ）が与えられており、発振時は２．
５Ｖを中心として位相が反転した関係となる。トランジ
スタＱ５のエミッタ端子及びコレクタ端子に一定のバイ
アス（例えば２．５Ｖ）がかけられ、そのバイアスに対
して、抵抗Ｒ５を介して与えられる電圧がＬＯＷ（例え
ば０Ｖ）の時は、トランジスタＱ５はオフであり、コイ
ルＬ２は接続されない。
について説明する。コイルＬ１の両端には一定のバイア
ス（例えば２．５Ｖ）が与えられており、発振時は２．
５Ｖを中心として位相が反転した関係となる。トランジ
スタＱ５のエミッタ端子及びコレクタ端子に一定のバイ
アス（例えば２．５Ｖ）がかけられ、そのバイアスに対
して、抵抗Ｒ５を介して与えられる電圧がＬＯＷ（例え
ば０Ｖ）の時は、トランジスタＱ５はオフであり、コイ
ルＬ２は接続されない。
【００１１】しかし、抵抗Ｒ５を介して与えられる電圧
がＨＩＧＨ（例えば５Ｖ）の時は、トランジスタＱ５の
エミッタ端子での発振による交流電圧の変動に対して、
トランジスタＱ５のベース端子には、抵抗Ｒ５を介して
トランジスタがオンするためのベース−エミッタ間電圧
が供給されるため、トランジスタＱ５はオンする。ま
た、電流増幅率ｈfeの違いはあるがトランジスタの構造
上ではエミッタ−コレクタ間に双方向に電流を流すこと
が可能であり、発振時にはトランジスタＱ５のエミッタ
−コレクタ間に双方向に電流が流れる。従って、トラン
ジスタＱ５をスイッチとして利用することが可能であ
り、コイルＬ２の接続が可能となる。
がＨＩＧＨ（例えば５Ｖ）の時は、トランジスタＱ５の
エミッタ端子での発振による交流電圧の変動に対して、
トランジスタＱ５のベース端子には、抵抗Ｒ５を介して
トランジスタがオンするためのベース−エミッタ間電圧
が供給されるため、トランジスタＱ５はオンする。ま
た、電流増幅率ｈfeの違いはあるがトランジスタの構造
上ではエミッタ−コレクタ間に双方向に電流を流すこと
が可能であり、発振時にはトランジスタＱ５のエミッタ
−コレクタ間に双方向に電流が流れる。従って、トラン
ジスタＱ５をスイッチとして利用することが可能であ
り、コイルＬ２の接続が可能となる。
【００１２】よって、外部から与えられる信号がＬＯＷ
の場合は、トランジスタＱ５がオンしないために、イン
バータ回路１，コイルＬ１，コンデンサＣ１，及びコン
デンサＣ２で構成された回路により、所定のクロック周
波数ｆ１が発振する。また、外部から与えられる信号が
ＨＩＧＨの場合はトランジスタＱ５がオンし、インバー
タ回路１，コイルＬ１，コイルＬ２，コンデンサＣ１，
及びコンデンサＣ２で構成された回路により、所定のク
ロック周波数ｆ２が発振する。即ち、外部から与えられ
る信号がＬＯＷの場合は、コイルＬ１のインダクタンス
を調整してクロック周波数ｆ１を実現し、ＨＩＧＨの場
合は、コイルＬ２のインダクタンスを調整してクロック
周波数ｆ２を実現することができる。従って、従来のよ
うに２カ所にあるコンデンサを、バランスを取りながら
容量を調整するのではなく、コイルのインダクタンスを
変えることによって、クロック周波数を切り替えられる
ことができる。
の場合は、トランジスタＱ５がオンしないために、イン
バータ回路１，コイルＬ１，コンデンサＣ１，及びコン
デンサＣ２で構成された回路により、所定のクロック周
波数ｆ１が発振する。また、外部から与えられる信号が
ＨＩＧＨの場合はトランジスタＱ５がオンし、インバー
タ回路１，コイルＬ１，コイルＬ２，コンデンサＣ１，
及びコンデンサＣ２で構成された回路により、所定のク
ロック周波数ｆ２が発振する。即ち、外部から与えられ
る信号がＬＯＷの場合は、コイルＬ１のインダクタンス
を調整してクロック周波数ｆ１を実現し、ＨＩＧＨの場
合は、コイルＬ２のインダクタンスを調整してクロック
周波数ｆ２を実現することができる。従って、従来のよ
うに２カ所にあるコンデンサを、バランスを取りながら
容量を調整するのではなく、コイルのインダクタンスを
変えることによって、クロック周波数を切り替えられる
ことができる。
【００１３】以上は、クロック周波数が２種類（ｆ１，
ｆ２）の場合について説明した例であるが、３種類以上
の場合の回路について図２を用いて説明する。図２に示
す回路は、図１の回路にさらに、コイルＬ３の一方の端
子と、トランジスタＱ６のエミッタ端子（あるいはコレ
クタ端子）を接続し、コイルＬ３の他方の端子とトラン
ジスタＱ６のコレクタ端子（あるいはエミッタ端子）と
をコイルＬ１に並列に接続する。そして、トランジスタ
Ｑ６のベース端子には、抵抗Ｒ６を介してＨＩＧＨ／Ｌ
ＯＷの状態が外部から与えられる。図１に示す回路と同
様に、トランジスタＱ６をスイッチとして利用し、コイ
ルＬ３の接続が可能となり、コイルのインダクタンスを
変え、３種類以上のクロック周波数に切り換えることが
できる。
ｆ２）の場合について説明した例であるが、３種類以上
の場合の回路について図２を用いて説明する。図２に示
す回路は、図１の回路にさらに、コイルＬ３の一方の端
子と、トランジスタＱ６のエミッタ端子（あるいはコレ
クタ端子）を接続し、コイルＬ３の他方の端子とトラン
ジスタＱ６のコレクタ端子（あるいはエミッタ端子）と
をコイルＬ１に並列に接続する。そして、トランジスタ
Ｑ６のベース端子には、抵抗Ｒ６を介してＨＩＧＨ／Ｌ
ＯＷの状態が外部から与えられる。図１に示す回路と同
様に、トランジスタＱ６をスイッチとして利用し、コイ
ルＬ３の接続が可能となり、コイルのインダクタンスを
変え、３種類以上のクロック周波数に切り換えることが
できる。
【００１４】
【発明の効果】以上詳細に説明したように、本発明のク
ロック発振回路は、コイルのインダクタンスを変えるこ
とによって、クロック周波数を切り替えられるので、調
整工数の削減や調整の簡素化ができ、さらに、回路の部
品点数も低減することができるという実用上極めて優れ
た効果がある。また、切り替えるクロック周波数が３種
類以上の回路では、さらに上述した効果が増大すること
は勿論のことである。
ロック発振回路は、コイルのインダクタンスを変えるこ
とによって、クロック周波数を切り替えられるので、調
整工数の削減や調整の簡素化ができ、さらに、回路の部
品点数も低減することができるという実用上極めて優れ
た効果がある。また、切り替えるクロック周波数が３種
類以上の回路では、さらに上述した効果が増大すること
は勿論のことである。
【図１】本発明のクロック発振回路の一実施例を示すブ
ロック図である。
ロック図である。
【図２】クロック周波数が３種類以上の場合の本発明の
回路を示す図である。
回路を示す図である。
【図３】従来のクロック発振回路を示すブロック図であ
る。
る。
【図４】クロック周波数が３種類以上の場合の従来回路
を示す図である。
を示す図である。
１ インバータ回路 Ｌ１，Ｌ２ コイル Ｃ１，Ｃ２ コンデンサ Ｑ５ トランジスタ Ｒ５ 抵抗
Claims (2)
- 【請求項１】インバータ回路と、 前記インバータ回路に並列に接続された第１のコイル
と、 前記インバータ回路の入力とＧＮＤあるいは電源の間に
接続された第１のコンデンサと、 前記インバータ回路の出力とＧＮＤあるいは電源の間に
接続された第２のコンデンサとからなるクロック発振回
路において、 第２のコイルの一端とトランジスタのエミッタ端子が接
続された第１の回路を少なくとも１個、第１のコイルに
並列に接続し、 前記第１の回路と前記第１のコイルの接続は、前記トラ
ンジスタのコレクタ端子を前記第１のコイルの一端に接
続し、前記第２のコイルの他端を前記第１のコイルの他
端に接続であり、 前記トランジスタのベース端子に信号を供給し、前記ト
ランジスタをオン・オフ動作させることを特徴とするク
ロック発振回路。 - 【請求項２】インバータ回路と、 前記インバータ回路に並列に接続された第１のコイル
と、 前記インバータ回路の入力とＧＮＤあるいは電源の間に
接続された第１のコンデンサと、 前記インバータ回路の出力とＧＮＤあるいは電源の間に
接続された第２のコンデンサとからなるクロック発振回
路において、 第２のコイルの一端とトランジスタのコレクタ端子が接
続された第１の回路を少なくとも１個、第１のコイルに
並列に接続し、 前記第１の回路と前記第１のコイルの接続は、前記トラ
ンジスタのエミッタ端子を前記第１のコイルの一端に接
続し、前記第２のコイルの他端を前記第１のコイルの他
端に接続であり、 前記トランジスタのベース端子に信号を供給し、前記ト
ランジスタをオン・オフ動作させることを特徴とするク
ロック発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6017883A JPH07212127A (ja) | 1994-01-18 | 1994-01-18 | クロック発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6017883A JPH07212127A (ja) | 1994-01-18 | 1994-01-18 | クロック発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07212127A true JPH07212127A (ja) | 1995-08-11 |
Family
ID=11956110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6017883A Pending JPH07212127A (ja) | 1994-01-18 | 1994-01-18 | クロック発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07212127A (ja) |
-
1994
- 1994-01-18 JP JP6017883A patent/JPH07212127A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100450252B1 (ko) | 발진회로및발진방법 | |
| JP2830847B2 (ja) | 半導体集積回路 | |
| CA1095128A (en) | Integrated front end circuit for vhf receiver | |
| US6111473A (en) | Integrated circuit comprising an oscillator | |
| JPH07131243A (ja) | 電圧制御発振器 | |
| JPH07212127A (ja) | クロック発振回路 | |
| JP2004023570A (ja) | 平衡型発振器およびそれを用いた電子装置 | |
| JPH0519321B2 (ja) | ||
| JP3409061B2 (ja) | 圧電発振器 | |
| JPH03230605A (ja) | 差動形発振回路及び周波数変換回路 | |
| KR100364970B1 (ko) | 입력 절체형 증폭기 및 그것을 이용한 주파수 절체형오실레이터 | |
| JP2576193B2 (ja) | 発振回路 | |
| JP3204270B2 (ja) | チューナ回路及びチューナ用ｉｃ | |
| JP4677696B2 (ja) | 平衡型発振回路およびそれを用いた電子装置 | |
| JPH0685536A (ja) | 電圧制御発振器 | |
| JPH10135736A (ja) | 高安定クロック発振器 | |
| JPS6022862A (ja) | 電源回路 | |
| JP2532177Y2 (ja) | 高周波集積回路 | |
| JPS6318806A (ja) | 局部発振回路 | |
| JPH0138993Y2 (ja) | ||
| JPS6138264Y2 (ja) | ||
| JPS6157728B2 (ja) | ||
| JP3143104B2 (ja) | 周波数変換装置及び発振器 | |
| JPH04288707A (ja) | 高周波発振回路 | |
| JP2003124790A (ja) | スイッチ回路とこれを用いた発振器 |