JPH07211936A

JPH07211936A - 半導体装置

Info

Publication number: JPH07211936A
Application number: JP2221994A
Authority: JP
Inventors: Akira Ishibashi; 晃石橋
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-01-21
Filing date: 1994-01-21
Publication date: 1995-08-11

Abstract

(57)【要約】【目的】接合界面において価電子帯または伝導帯に大
きな不連続が存在するｐ−ｐ接合またはｎ−ｎ接合を有
する半導体装置において、接合に電圧を印加したときに
接合に大きな電流を流すことができるようにする。【構成】ＺｎＳｅのｐｎ接合ダイオードにおいて、ｐ
型ＺｎＳｅ層２上にｉ型ＺｎＴｅ層３を介してｐ型Ｚｎ
Ｔｅ層４を積層する。ｐ型ＺｎＳｅ層２とｉ型ＺｎＴｅ
層３との接合のｉ型ＺｎＴｅ層３側の価電子帯が下に凸
となるように曲がることにより、ｐ側電極５からｐ型Ｚ
ｎＴｅ層４に注入される正孔に対する、ｐ型ＺｎＳｅ層
２とｉ型ＺｎＴｅ層３との接合の実効的な障壁の高さ
は、ｐ型ＺｎＳｅ層２とｉ型ＺｎＴｅ層３との接合の界
面における価電子帯の不連続の大きさよりも実効的に小
さくなり、正孔が接合を流れやすくなる。この構造を半
導体レーザーなどに利用する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体装置に関し、
例えばＩＩ−ＶＩ族化合物半導体を用いた発光素子その
他の半導体装置に適用して好適なものである。

【０００２】

【従来の技術】近年、光ディスクの記録密度の向上やレ
ーザープリンタの解像度の向上を図るために、短波長で
の発光が可能な半導体レーザーに対する要求が高まって
きており、その実現を目指して研究が活発に行われてい
る。

【０００３】本出願人は、このような要求を満たすべく
鋭意研究を行った結果、ＩＩ−ＶＩ族化合物半導体の一
種であるＺｎＭｇＳＳｅ系化合物半導体をクラッド層の
材料として用いた、青色ないし緑色で発光が可能な半導
体レーザーを提案した（例えば、特願平４−２２９３５
６号）。この半導体レーザーにおいては、ｎ型ＧａＡｓ
基板上にｎ型ＺｎＭｇＳＳｅクラッド層、活性層および
ｐ型ＺｎＭｇＳＳｅクラッド層から成るレーザー構造が
形成され、さらにｐ型ＺｎＭｇＳＳｅクラッド層上にｐ
型ＺｎＳｅコンタクト層が形成されている。そして、こ
のｐ型ＺｎＳｅコンタクト層上にｐ側電極が形成されて
いるとともに、ｎ型ＧａＡｓ基板の裏面にｎ側電極が形
成されている。

【０００４】しかしながら、上述のＩＩ−ＶＩ族化合物
半導体を用いた半導体レーザーにおいては、ｐ型ＺｎＳ
ｅコンタクト層に対するｐ側電極の接触抵抗が高く、良
好なオーム性接触が得られないという問題がある。これ
は、ＺｎＳｅ中にｐ型不純物をドーピングすることによ
り得られるキャリア濃度は最大でも〜１０¹⁷ｃｍ^-3程度
と低いことや、ｐ型ＺｎＳｅに対して良好なオーム性接
触を得ることができる電極材料が現状では見つかってい
ないことなどの理由による。

【０００５】そこで、この問題を解決するために、上記
特願平４−２２９３５６号においては、ＺｎＴｅ中には
１０¹⁹ｃｍ^-3程度の濃度までアクセプタをドーピングす
ることが可能であり、Ａｕなどの金属を用いて良好なオ
ーム性接触を得ることができることなどに着目して、ｐ
型ＺｎＳｅコンタクト層上にｐ型ＺｎＴｅコンタクト層
を形成し、このｐ型ＺｎＴｅコンタクト層上にｐ側電極
を形成することによりｐ側電極の接触抵抗の低減を図る
技術についても開示されている。

【０００６】しかしながら、図１４に示すように、ｐ型
ＺｎＳｅ（エネルギーギャップは約２．８ｅＶ）とｐ型
ＺｎＴｅ（エネルギーギャップは約２．３ｅＶ）との接
合の界面においては、価電子帯に約２．８−２．３＝
０．５ｅＶの大きさの不連続ΔＥ_vが存在する。なお、
図１４においては、ｐ型ＺｎＳｅおよびｐ型ＺｎＴｅの
フェルミ準位は価電子帯の頂上に一致すると近似してい
る。また、図１４において、Ｅ_vは価電子帯の頂上のエ
ネルギーを示す。この場合、ｐ型ＺｎＳｅの価電子帯は
ｐ型ＺｎＴｅに向かって下に曲がっており、この下に凸
の価電子帯の変化は、ｐ側電極からこのｐ型ＺｎＳｅ／
ｐ型ＺｎＴｅ接合に注入される正孔に対してポテンシャ
ル障壁として働く。このため、上述のようにｐ型ＺｎＴ
ｅコンタクト層上にｐ側電極を形成しても良好なオーム
性接触は得られず、接合に大きな電流を流すことはでき
ない。

【０００７】すなわち、上述のｐ型ＺｎＳｅ／ｐ型Ｚｎ
Ｔｅ接合に、図１５、図１６および図１７に示すよう
に、順次高い電圧を印加しても、接合界面に価電子帯の
不連続ΔＥ_vが常に存在することにより、この接合を流
れる電流は少ない。つまり、この場合、この接合に電流
が流れるのは、図１５、図１６および図１７に示すよう
に、接合に印加する電圧ＶがＶ＝Ｖ₁、Ｖ₂（＞
Ｖ₁）、Ｖ₃（＞Ｖ₂）と増加するにつれて接合界面の
近傍の実効障壁幅が狭くなり、この障壁を正孔がトンネ
リングし始めるからであるが、このようなトンネリング
によって流すことができる電流には限界があり、大きな
電流を流すことは到底望めない。

【０００８】この問題を解決するため、本出願人は、特
願平４−１８５８２１号において、ｐ型ＺｎＳｅとｐ型
ＺｎＴｅとの接合部においてｐ型ＺｎＳｅ側に形成され
る空乏層内にｐ型ＺｎＴｅから成る量子井戸層およびｐ
型ＺｎＳｅから成る障壁層を有する多重量子井戸（ＭＱ
Ｗ）層を設け、それぞれの量子井戸層の厚さをそれぞれ
の量子井戸層の量子準位がｐ型ＺｎＳｅおよびｐ型Ｚｎ
Ｔｅの価電子帯の頂上のエネルギーとほぼ等しくなるよ
うに段階的に変化させ、これらの量子準位を介した共鳴
トンネル効果により正孔がｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ
接合を通りやすくした発光素子を提案した。図１８はこ
の技術を適用した一例を示す。図１８に示すように、こ
の例では、ｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層のｐ型Ｚｎ
Ｓｅから成る障壁層の厚さ（幅）Ｌ_Bを２ｎｍとし、ｐ
型ＺｎＴｅから成る量子井戸層の厚さ（幅）Ｌ_Wを、そ
の第１量子準位（基底量子準位）がｐ型ＺｎＳｅおよび
ｐ型ＺｎＴｅのフェルミ準位（価電子帯の頂上と一致し
ている）と一致するように、ｐ型ＺｎＳｅからｐ型Ｚｎ
Ｔｅに向かって、Ｌ_W＝０．３ｎｍ、０．４ｎｍ、０．
５ｎｍ、０．６ｎｍ、０．８ｎｍ、１．１ｎｍ、１．７
ｎｍと、単調に増加させている。

【０００９】

【発明が解決しようとする課題】しかしながら、上記特
願平４−１８５８２１号に提案された技術は次のような
問題を有する。すなわち、図１８に示すｐ型ＺｎＳｅ／
（ｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層）／ｐ型ＺｎＴｅ接
合にＶ＝Ｖ₁、Ｖ₂（＞Ｖ₁）、Ｖ₃（＞Ｖ₂）と順次
高い電圧を印加したときのエネルギーバンド図はそれぞ
れ図１９、図２０および図２１に示すようになるが、こ
のときには、ｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層のそれぞ
れの量子井戸層の量子準位が互いにずれることにより共
鳴条件が満たされなくなり、オフレゾナンスとなるた
め、ｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層のそれぞれの量子
井戸層の量子準位を介した共鳴トンネル効果による正孔
の透過は著しく起きにくくなる。この結果、図１８に示
すｐ型ＺｎＳｅ／（ｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層）
／ｐ型ＺｎＴｅ接合に電圧を印加したときに大きな電流
を流すことは困難であった。

【００１０】図１４に示すｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ
接合および図１８に示すｐ型ＺｎＳｅ／（ｐ型ＺｎＴｅ
／ＺｎＳｅＭＱＷ層）／ｐ型ＺｎＴｅ接合の電流（Ｉ）
−電圧（Ｖ）特性の一例をそれぞれ図２２の曲線Ａおよ
び曲線Ｂで示す。参考のために、図２２にはｐ型ＺｎＳ
ｅとｐ側電極との接合のＩ−Ｖ特性の一例（曲線Ｃ）も
示す。

【００１１】以上はｐ型ＺｎＳｅとｐ型ＺｎＴｅとの接
合についてであるが、接合界面に大きな価電子帯の不連
続が存在する他のｐ−ｐ接合の場合においても、同様な
問題が生じうる。また、ｐ−ｐ接合ばかりでなく、接合
界面に大きな伝導帯の不連続が存在するｎ−ｎ接合にお
いても、電子の透過に関して上述と同様な問題が生じう
る。

【００１２】したがって、この発明の目的は、接合界面
において価電子帯または伝導帯に大きな不連続が存在す
るｐ−ｐ接合またはｎ−ｎ接合を有する場合に、接合に
電圧を印加したときに、接合に大きな電流を流すことが
できる半導体装置を提供することを目的とする。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に、この発明は、互いに導電型が同一の第１の半導体
（２）と第２の半導体（４）との接合を有し、第１の半
導体（２）および第２の半導体（４）がｐ型である場合
には第１の半導体（２）と第２の半導体（４）との接合
の界面において第１の半導体（２）の価電子帯の頂上の
エネルギーは第２の半導体（４）の価電子帯の頂上のエ
ネルギーよりも低く、第１の半導体および第２の半導体
がｎ型である場合には第１の半導体と第２の半導体との
接合の界面において第１の半導体の伝導帯の底のエネル
ギーは第２の半導体の伝導帯の底のエネルギーよりも高
い半導体装置において、第１の半導体（２）と第２の半
導体（４）との間に真性またはほぼ真性の第３の半導体
（３）が設けられており、第１の半導体（２）および第
２の半導体（４）がｐ型である場合には第１の半導体
（２）と第３の半導体（３）との接合の界面において第
３の半導体（３）の価電子帯の頂上のエネルギーは第１
の半導体（２）の価電子帯の頂上のエネルギーよりも高
く、第１の半導体（２）および第２の半導体（４）がｎ
型である場合には第１の半導体（２）と第３の半導体
（３）との接合の界面において第３の半導体（３）の伝
導帯の底のエネルギーは第１の半導体（２）の伝導帯の
底のエネルギーよりも低いことを特徴とするものであ
る。

【００１４】この発明による半導体装置においては、第
３の半導体（３）は、好適には、第１の半導体（２）お
よび第２の半導体（４）がｐ型である場合には第１の半
導体（２）と第３の半導体（４）との接合の界面におけ
る第１の半導体（２）の価電子帯の頂上のエネルギーと
第３の半導体（３）の価電子帯の頂上のエネルギーとの
差が第１の半導体（２）と第２の半導体（４）との接合
の界面における第１の半導体（２）の価電子帯の頂上の
エネルギーと第２の半導体（４）の価電子帯の頂上のエ
ネルギーとの差以下である半導体であり、第１の半導体
および第２の半導体がｎ型である場合には第１の半導体
と第３の半導体との接合の界面における第１の半導体の
伝導帯の底のエネルギーと第３の半導体の伝導帯の底の
エネルギーとの差が第１の半導体と第２の半導体との接
合の界面における第１の半導体の伝導帯の底のエネルギ
ーと第２の半導体の伝導帯の底のエネルギーとの差以下
である半導体である。この発明による半導体装置の一実
施形態においては、第３の半導体（３）は第２の半導体
（４）と同一の半導体である。

【００１５】この発明による半導体装置において、第１
の半導体（２）および第２の半導体（４）がｐ型である
場合には、第３の半導体（３）の厚さは、典型的には、
例えば、［（第３の半導体（３）中の正孔の拡散長）＋
（第１の半導体（２）と第３の半導体（３）との接合の
界面の近傍における第３の半導体（３）側の価電子帯に
形成される三角形状のポテンシャル井戸の実効幅）］程
度に選ばれる。第１の半導体および第２の半導体がｎ型
である場合には、第３の半導体の厚さは、典型的には、
例えば、［（第３の半導体中の電子の拡散長）＋（第１
の半導体と第３の半導体との接合の界面の近傍における
第３の半導体側の伝導帯に形成される逆三角形状のポテ
ンシャル井戸の実効幅）］程度に選ばれる。

【００１６】この発明による半導体装置の好適な一実施
形態においては、第１の半導体と第３の半導体との間
に、第１の半導体から成る障壁層と第３の半導体から成
る量子井戸層とが交互に積層された多重量子井戸層が設
けられている。ここで、典型的には、量子井戸層の量子
準位は、第１の半導体と第２の半導体との間に電圧が印
加されたときに、第１の半導体および第２の半導体がｐ
型である場合には多重量子井戸層を正孔が共鳴トンネリ
ングにより透過し、第１の半導体および第２の半導体が
ｎ型である場合には多重量子井戸層を電子が共鳴トンネ
リングにより透過するように設定される。

【００１７】この発明による半導体装置の好適な他の一
実施形態においては、第１の半導体と第３の半導体との
間に、第１の半導体から第３の半導体に向かってエネル
ギーギャップが連続的に変化するように組成が変化して
いるグレーディッド層が設けられる。

【００１８】この発明による半導体装置の典型的な一実
施形態においては、第１の半導体、第２の半導体および
第３の半導体はＩＩ−ＶＩ族化合物半導体である。より
具体的には、第１の半導体はｐ型ＺｎＳｅであり、第２
の半導体はｐ型ＺｎＴｅであり、第３の半導体はｉ型Ｚ
ｎＴｅまたはｐ^-型ＺｎＴｅである。

【００１９】この発明による半導体装置の好適な一実施
形態においては、半導体装置は半導体レーザーや発光ダ
イオードのような発光素子である。

【００２０】

【作用】上述のように構成されたこの発明による半導体
装置によれば、例えば、第１の半導体および第２の半導
体がｐ型である場合には、第１の半導体から第３の半導
体中に正孔が供給され、第１の半導体と第３の半導体と
の接合の界面の近傍における第３の半導体側の価電子帯
に形成される三角形状のポテンシャル井戸にこれらの正
孔がたまって二次元正孔ガスが形成される。そして、こ
のとき、第３の半導体の価電子帯が下に曲がる結果、第
２の半導体に注入される正孔に対する、第１の半導体と
第３の半導体との接合の障壁の高さは、第１の半導体と
第２の半導体とが直接接合されているときの接合の界面
における障壁の高さ、すなわち第１の半導体と第２の半
導体との接合の界面における第１の半導体の価電子帯の
頂上のエネルギーと第２の半導体の価電子帯の頂上のエ
ネルギーとの差よりも、実効的に小さくなる。

【００２１】次に、第１の半導体と第２の半導体との間
に第２の半導体側が高電位側となるように電圧を印加
し、この電圧を高くすると、第２の半導体から第３の半
導体中に正孔が拡散し始める。この正孔の拡散のため、
第３の半導体はあるキャリア濃度のｐ型半導体と見なさ
れ、第１の半導体と第２の半導体との間に印加される電
圧は、第１の半導体と第３の半導体とである比に分割さ
れる。したがって、第１の半導体と第２の半導体との間
に、第１の半導体と第２の半導体との接合の界面におけ
る価電子帯の不連続の大きさの例えば数倍程度の電圧を
印加したときに、第３の半導体中で正孔が第１の半導体
と第３の半導体との接合の実効的な障壁の高さを超える
エネルギーを得るようにすることができる。このバリス
ティックまたは準バリスティックな正孔は第１の半導体
と第３の半導体との接合の実効的な障壁を容易に超える
ことができる。これによって、第１の半導体と第２の半
導体との間に電圧を印加したときに大きな電流を流すこ
とができる。

【００２２】以上は第１の半導体および第２の半導体が
ｐ型である場合であるが、第１の半導体および第２の半
導体がｎ型である場合においても、上述と同様な原理
で、第１の半導体と第２の半導体との間に電圧を印加し
たときに大きな電流を流すことができる。

【００２３】

【実施例】以下、この発明の実施例について図面を参照
しながら説明する。図１はこの発明の第１実施例による
ｐｎ接合ダイオードを示す。

【００２４】図１に示すように、この第１実施例による
ｐｎ接合ダイオードにおいては、ｎ型ＺｎＳｅ層１上に
ｐ型ＺｎＳｅ層２が積層され、これらのｎ型ＺｎＳｅ層
１およびｐ型ＺｎＳｅ層２によりｐｎ接合が形成されて
いる。ｐ型ＺｎＳｅ層２上にはｉ型ＺｎＴｅ層３が積層
され、さらにこのｉ型ＺｎＴｅ層３上にｐ型ＺｎＴｅ層
４が積層されている。そして、ｐ型ＺｎＴｅ層４にｐ側
電極５がコンタクトしているとともに、ｎ型ＺｎＳｅ層
１にｎ側電極６がコンタクトしている。この場合、ｐ型
ＺｎＴｅ層４はキャリア濃度が十分に高く、ｐ側電極５
はこのｐ型ＺｎＴｅ層４にオーム性接触している。ま
た、ｎ側電極６もｎ型ＺｎＳｅ層１にオーム性接触して
いる。

【００２５】ｉ型ＺｎＴｅ層３の厚さは、好適には、
［（ｉ型ＺｎＴｅ層３中での正孔の拡散長）＋（ｉ型Ｚ
ｎＴｅ層３とｐ型ＺｎＳｅ層２との接合の界面の近傍に
おけるｉ型ＺｎＴｅ層３側の価電子帯に形成される三角
形状のポテンシャル井戸の実効幅）］程度に選ばれる。
ここで、ｉ型ＺｎＴｅ層３とｐ型ＺｎＳｅ層２との接合
の界面の近傍におけるｉ型ＺｎＴｅ層３側の価電子帯に
形成される三角形状のポテンシャル井戸の実効幅は〜２
０ｎｍである。このｉ型ＺｎＴｅ層３の厚さは、典型的
には〜１００ｎｍである。

【００２６】図２はゼロバイアス時におけるこのｐｎ接
合ダイオードのｐ型ＺｎＳｅ層２、ｉ型ＺｎＴｅ層３お
よびｐ型ＺｎＴｅ層４の部分のエネルギーバンド図を示
す。図２に示すように、ｐ型ＺｎＳｅ層２とｉ型ＺｎＴ
ｅ層３との接合の界面には、約０．５ｅＶの大きさの価
電子帯の不連続ΔＥ_vが存在する。この場合、このｐ型
ＺｎＳｅ層２とｉ型ＺｎＴｅ層３との接合の界面におけ
るｉ型ＺｎＴｅ層３中にｐ型ＺｎＳｅ層２から正孔が供
給され、この界面の近傍におけるｉ型ＺｎＴｅ層３側の
価電子帯に形成される三角形状のポテンシャル井戸にこ
れらの正孔がたまって二次元正孔ガスが形成される。そ
して、このとき、ｉ型ＺｎＴｅ層３の価電子帯は、この
ｐ型ＺｎＳｅ層２とｉ型ＺｎＴｅ層３との接合の界面か
ら離れるにつれて下方に曲がっており、その底のエネル
ギーと、ｐ型ＺｎＳｅ層２とｉ型ＺｎＴｅ層３との接合
の界面におけるｐ型ＺｎＳｅ層２の価電子帯の頂上のエ
ネルギーとの差ΔＥ_v ^effはΔＥ_vよりも小さくなって
いる。このΔＥ_v ^effが、ｐ側電極５からｐ型ＺｎＴｅ
層４に注入される正孔に対する、ｐ型ＺｎＳｅ層２とｉ
型ＺｎＴｅ層３との接合の実効的な障壁の高さとなる。

【００２７】次に、このｐｎ接合ダイオードのｐ側電極
５とｎ側電極６との間にｐ側電極５側が高電位側となる
ように電圧を印加し、この電圧を高くしていく。このと
き、ｐ型ＺｎＳｅ層２とｐ型ＺｎＴｅ層４との間に印加
される電圧Ｖが、Ｖ＝Ｖ₁、Ｖ₂（＞Ｖ₁）と高くなる
と、ｐ側電極５からｐ型ＺｎＴｅ層４に注入された正孔
がｉ型ＺｎＴｅ層３中に拡散し始める。このときのエネ
ルギーバンド図は図３および図４に示すようになる。
今、例えば、ｐ型ＺｎＳｅ層２のキャリア濃度が〜２×
１０¹⁷ｃｍ^-3、厚さが〜７００ｎｍであるとすると、こ
の正孔の拡散のため、ｉ型ＺｎＴｅ層３はキャリア濃度
が〜１０¹⁶ｃｍ^-3、厚さが〜７０ｎｍであるものとみな
され、ｐ型ＺｎＳｅ層２とｐ型ＺｎＴｅ層４との間に印
加される電圧Ｖはｐ型ＺｎＳｅ層２とｉ型ＺｎＴｅ層３
とにほぼ１対１の比で分割される。したがって、図４に
示すように、ＶがΔＥ_v／ｑ（ただし、ｑは電気素量）
の例えば数倍程度になると、ｉ型ＺｎＴｅ層３中で正孔
は実効的にΔＥ_v ^effを超える高いエネルギーを得るよ
うになり、バリスティックまたは準バリスティックな正
孔となる。そして、バリスティックな正孔は極めて容易
に、また準バリスティックな正孔も容易に、ｐ型ＺｎＳ
ｅ層２とｉ型ＺｎＴｅ層３との接合の障壁を超えること
ができる。この場合、トンネル効果により正孔が障壁を
透過するときのような電流量の限界はなく、ｐ型ＺｎＴ
ｅ層４とｐ型ＺｎＳｅ層２との間に大きな電流を流すこ
とができる。これによって、ｐｎ接合ダイオードに大き
な電流を流すことができる。

【００２８】図５はこの第１実施例によるｐｎ接合ダイ
オードのｐ型ＺｎＳｅ層２、ｉ型ＺｎＴｅ層３およびｐ
型ＺｎＴｅ層４の部分のＩ−Ｖ特性の一例（実線の曲
線）を示す。図５には、比較のため、すでに述べた従来
のｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ接合のＩ−Ｖ特性（破線
の曲線Ａ）およびｐ型ＺｎＳｅ／（ｐ型ＺｎＴｅ／Ｚｎ
ＳｅＭＱＷ）／ｐ型ＺｎＴｅ接合のＩ−Ｖ特性（破線の
曲線Ｂ）も示してある。図５に示すように、この第１実
施例によるｐｎ接合ダイオードは、Ｖ＝０付近でのオー
ム性は悪いが、Ｖが（２〜３）×ΔＥ_v／ｑになると、
急激に電流が流れ始め、極めて高い電流駆動能力が得ら
れる。このとき、この第１実施例によるｐｎ接合ダイオ
ードの動作電圧（動作時にｐ側電極５とｎ側電極６との
間に印加する電圧）は、ＺｎＳｅのエネルギーギャップ
をＥ_gとすると、〜（Ｅ_g＋（２〜３）×ΔＥ_v）／ｑ
である。この式にＥ_g＝２．８ｅＶ、ΔＥ_v＝０．５ｅ
Ｖを代入すると、動作電圧は４〜５Ｖとなり、この程度
の低い動作電圧で十分に大きな電流をｐｎ接合ダイオー
ドに流すことができる。

【００２９】以上のように、この第１実施例によれば、
ｐ型ＺｎＳｅ層２とｐ型ＺｎＴｅ層４との間にｉ型Ｚｎ
Ｔｅ層３が設けられていることにより、このｐ型ＺｎＴ
ｅ層４とｉ型ＺｎＴｅ層３とｐ型ＺｎＳｅ層２との接合
に電圧を印加したときに大きな電流を流すことができ
る。これによって、低い動作電圧でｐｎ接合ダイオード
に大きな電流を流すことができる。

【００３０】図６はこの発明の第２実施例によるｐｎ接
合ダイオードを示す。図６に示すように、この第２実施
例によるｐｎ接合ダイオードにおいては、第１実施例に
よるｐｎ接合ダイオードにおけるｐ型ＺｎＳｅ層２とｉ
型ＺｎＴｅ層３との間に、図１８に示すと同様な、ｐ型
ＺｎＴｅから成る量子井戸層およびｐ型ＺｎＳｅから成
る障壁層が交互に積層されたｐ型ＺｎＴｅ／ＺｎＳｅＭ
ＱＷ層７が形成されている。その他の構成は第１実施例
によるｐｎ接合ダイオードと同様である。

【００３１】図７はこの第２実施例によるｐｎ接合ダイ
オードのｐ型ＺｎＳｅ層２、ｐ型ＺｎＴｅ／ＺｎＳｅＭ
ＱＷ層７、ｉ型ＺｎＴｅ層３およびｐ型ＺｎＴｅ層４の
部分のエネルギーバンド図を示す。ただし、この図７に
示すエネルギーバンド図は、ｐ型ＺｎＳｅ層２とｐ型Ｚ
ｎＴｅ層４との間に電圧Ｖ＝Ｖ₂が印加されているとき
のものである。

【００３２】この場合、ｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ
層７のｐ型ＺｎＴｅから成るそれぞれの量子井戸層の厚
さは、例えば、Ｖ＝Ｖ₂であるときに、これらの量子井
戸層の第１量子準位が、このｐ型ＺｎＴｅ／ＺｎＳｅＭ
ＱＷ層７の最もｉ型ＺｎＴｅ層３に近い側のｐ型ＺｎＳ
ｅから成る障壁層とｉ型ＺｎＴｅ層３との界面における
価電子帯の不連続ΔＥ_vの範囲内のエネルギーに等しく
なるように選ばれる。このｐ型ＺｎＴｅ／ＺｎＳｅＭＱ
Ｗ層７の量子井戸層の第１量子準位の一例を図７に示
す。

【００３３】この第２実施例によれば、ｐ型ＺｎＳｅ層
２とｉ型ＺｎＴｅ層３との間に上述のようなｐ型ＺｎＴ
ｅ／ＺｎＳｅＭＱＷ層７が形成されていることにより、
このｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層７のそれぞれの量
子井戸層の第１量子準位を介した共鳴トンネル効果によ
っても、ｐ型ＺｎＴｅ層４とｐ型ＺｎＳｅ層２との間に
電流が流れる。このため、ｐ型ＺｎＴｅ層４とｐ型Ｚｎ
Ｓｅ層２との間に、第１実施例に比べてより大きな電流
を流すことができ、したがってこのｐｎ接合ダイオード
により大きな電流を流すことができる。

【００３４】図８はこの発明の第３実施例によるｐｎ接
合ダイオードを示す。図８に示すように、この第３実施
例によるｐｎ接合ダイオードにおいては、第１実施例に
よるｐｎ接合ダイオードにおけるｐ型ＺｎＳｅ層２とｉ
型ＺｎＴｅ層３との間に、ｐ型ＺｎＳｅからｐ型ＺｎＴ
ｅに向かって組成が徐々に、典型的には直線的に変化し
ているｐ型Ｚｎ（Ｓｅ、Ｔｅ）グレーディッド層８が形
成されている。その他の構成は第１実施例によるｐｎ接
合ダイオードと同様である。

【００３５】図９はこの第３実施例によるｐｎ接合ダイ
オードのｐ型ＺｎＳｅ層２、ｐ型Ｚｎ（Ｓｅ、Ｔｅ）グ
レーディッド層８、ｉ型ＺｎＴｅ層３およびｐ型ＺｎＳ
ｅ層４の部分のエネルギーバンド図を示す。ただし、こ
の図９に示すエネルギーバンド図は、ｐ型ＺｎＳｅ層２
とｐ型ＺｎＳｅ層４との間に電圧Ｖ＝Ｖ₂が印加されて
いるときのものである。

【００３６】この第３実施例によれば、ｐ型ＺｎＳｅ層
２とｉ型ＺｎＴｅ層３との間にｐ型Ｚｎ（Ｓｅ、Ｔｅ）
グレーディッド層８が設けられていることにより、この
ｐ型Ｚｎ（Ｓｅ、Ｔｅ）グレーディッド層８の部分では
価電子帯が図９に示すように傾斜する。このため、ｐ型
ＺｎＳｅ層２とｉ型ＺｎＴｅ層３とが直接接合された場
合に比べて、正孔はｉ型ＺｎＴｅ層３からｐ型ＺｎＳｅ
層２に移動しやすくなる。これによって、ｐ型ＺｎＴｅ
層４とｐ型ＺｎＳｅ層２との間に、第１実施例に比べて
より大きな電流を流すことができ、したがってこのｐｎ
接合ダイオードにより大きな電流を流すことができる。

【００３７】図１０および図１１はこの発明の第４実施
例による半導体レーザーを示す。ここで、図１１はこの
半導体レーザーの共振器長方向に垂直な断面図、図１１
はこの半導体レーザーの共振器長方向に平行な断面図を
示す。この半導体レーザーはいわゆるＳＣＨ（Separate
d Confinement Heterostructure)構造を有するものであ
る。

【００３８】図１０および図１１に示すように、この半
導体レーザーにおいては、例えばｎ型不純物としてＳｉ
がドープされた（１００）面方位のｎ型ＧａＡｓ基板１
１上に、例えばｎ型不純物としてＣｌがドープされたｎ
型ＺｎＳｅバッファ層１２、例えばｎ型不純物としてＣ
ｌがドープされたｎ型Ｚｎ_1-pＭｇ_pＳ_qＳｅ_1-qクラ
ッド層１３、例えばｎ型不純物としてＣｌがドープされ
たｎ型ＺｎＳｅ光導波層１４、活性層１５、例えばｐ型
不純物としてＮがドープされたｐ型ＺｎＳｅ光導波層１
６、例えばｐ型不純物としてＮがドープされたｐ型Ｚｎ
_1-pＭｇ_pＳ_qＳｅ_1-qクラッド層１７、例えばｐ型不
純物としてＮがドープされたｐ型ＺｎＳ_vＳｅ_1-v層１
８、例えばｐ型不純物としてＮがドープされたｐ型Ｚｎ
Ｓｅコンタクト層１９、ｉ型ＺｎＴｅコンタクト層２０
および例えばｐ型不純物としてＮがドープされたｐ型Ｚ
ｎＴｅコンタクト層２１が順次積層されている。

【００３９】ｐ型ＺｎＳ_vＳｅ_1-v層１８の上層部、ｐ
型ＺｎＳｅコンタクト層１９、ｉ型ＺｎＴｅコンタクト
層２０およびｐ型ＺｎＴｅコンタクト層２１はストライ
プ形状にパターニングされている。このストライプ部の
幅は例えば５μｍである。

【００４０】さらに、上述のストライプ部以外の部分の
ｐ型ＺｎＳ_vＳｅ_1-v層１８上には、例えば厚さが３０
０ｎｍのアルミナ（Ａｌ₂Ｏ₃）膜から成る絶縁層２２
が形成されている。そして、ストライプ形状のｐ型Ｚｎ
Ｔｅコンタクト層２１および絶縁層２２上にｐ側電極２
３が形成されている。このｐ側電極２３がｐ型ＺｎＴｅ
コンタクト層２１とコンタクトした部分が電流の通路と
なる。ここで、このｐ側電極２３としては、例えば、厚
さが１０ｎｍのＰｄ膜と厚さが１００ｎｍのＰｔ膜と厚
さが３００ｎｍのＡｕ膜とを順次積層した構造のＰｄ／
Ｐｔ／Ａｕ電極が用いられる。一方、ｎ型ＧａＡｓ基板
１１の裏面には、例えばＩｎ電極のようなｎ側電極２４
がコンタクトしている。

【００４１】この半導体レーザーにおいては、いわゆる
端面コーティングが施されている。すなわち、図１１に
示すように、共振器長方向に垂直な一対の共振器端面の
うちレーザー光が取り出されるフロント側の端面にはＡ
ｌ₂Ｏ₃膜２５とＳｉ膜２６とから成る多層膜がコーテ
ィングされ、共振器長方向に垂直な一対の共振器端面の
うちレーザー光が取り出されないリア側の端面にはＡｌ
₂Ｏ₃膜２５とＳｉ膜２６とを２周期積層した多層膜が
コーティングされている。ここで、Ａｌ₂Ｏ₃膜２５と
Ｓｉ膜２６とから成る多層膜の厚さは、それに屈折率を
かけた光学的距離が、レーザー光の発振波長の１／４に
等しくなるように選ばれる。このような端面コーティン
グが施されていることにより、例えば、フロント側の端
面の反射率を７０％、リア側の端面の反射率を９５％に
することができる。

【００４２】また、この半導体レーザーにおいては、活
性層１５は好適には厚さが２〜２０ｎｍ、例えば厚さが
９ｎｍのｉ型Ｚｎ_1-zＣｄ_zＳｅ量子井戸層から成る単
一量子井戸構造を有する。この場合、ｎ型ＺｎＳｅ光導
波層１４およびｐ型ＺｎＳｅ光導波層１６が障壁層を構
成する。

【００４３】ｎ型Ｚｎ_1-pＭｇ_pＳ_qＳｅ_1-qクラッド
層１３およびｐ型Ｚｎ_1-pＭｇ_pＳ_qＳｅ_1-qクラッド
層１７のＭｇ組成比ｐは例えば０．０９、またＳ組成比
ｑは例えば０．１８であり、そのときのエネルギーギャ
ップＥ_gは７７Ｋで約２．９４ｅＶである。これらのＭ
ｇ組成比ｐ＝０．０９およびＳ組成比ｑ＝０．１８を有
するｎ型Ｚｎ_1-pＭｇ_pＳ_qＳｅ_1-qクラッド層１３お
よびｐ型Ｚｎ_1-pＭｇ_pＳ_qＳｅ_1-qクラッド層１７は
ＧａＡｓと格子整合する。また、活性層１５を構成する
ｉ型Ｚｎ_1-zＣｄ_zＳｅ量子井戸層のＣｄ組成比ｚは例
えば０．１９であり、そのときのエネルギーギャップＥ
_gは７７Ｋで約２．５４ｅＶである。この場合、ｎ型Ｚ
ｎ_1-pＭｇ_pＳ_qＳｅ_1-qクラッド層１３およびｐ型Ｚ
ｎ_1-pＭｇ_pＳ_qＳｅ_1-qクラッド層１７と活性層１５
を構成するｉ型Ｚｎ_1-zＣｄ_zＳｅ量子井戸層との間の
エネルギーギャップＥ_gの差ΔＥ_gは０．４０ｅＶであ
る。なお、室温でのエネルギーギャップＥ_gの値は、７
７ＫでのエネルギーギャップＥ_gの値から０．１ｅＶを
引くことにより求めることができる。

【００４４】この場合、ｎ型Ｚｎ_1-pＭｇ_pＳ_qＳｅ
_1-qクラッド層１３の厚さは例えば０．８μｍであり、
不純物濃度はＮ_D−Ｎ_Aで例えば５×１０¹⁷ｃｍ^-3であ
る。ｎ型ＺｎＳｅ光導波層１４の厚さは例えば６０ｎｍ
であり、不純物濃度はＮ_D−Ｎ_Aで例えば５×１０¹⁷ｃ
ｍ^-3である。また、ｐ型ＺｎＳｅ光導波層１６の厚さは
例えば６０ｎｍであり、不純物濃度はＮ_A−Ｎ_Dで例え
ば５×１０¹⁷ｃｍ^-3である。ｐ型Ｚｎ_1-pＭｇ_pＳ_qＳ
ｅ_1-qクラッド層１７の厚さは例えば０．６μｍであ
り、不純物濃度はＮ_A−Ｎ_Dで例えば２×１０¹⁷ｃｍ^-3
である。ｐ型ＺｎＳ_vＳｅ_1-v層１８の厚さは例えば
０．６μｍであり、不純物濃度はＮ_A−Ｎ_Dで例えば８
×１０¹⁷ｃｍ^-3である。ｐ型ＺｎＳｅコンタクト層１９
の厚さは例えば４５ｎｍであり、不純物濃度はＮ_A−Ｎ
_Dで例えば８×１０¹⁷ｃｍ^-3である。ｐ型ＺｎＴｅコン
タクト層２１の厚さは例えば７０ｎｍであり、不純物濃
度はＮ_A−Ｎ_Dで例えば１×１０¹⁹ｃｍ^-3である。

【００４５】また、ｎ型ＺｎＳｅバッファ層１２の厚さ
は、ＺｎＳｅとＧａＡｓとの間にはわずかではあるが格
子不整合が存在することから、この格子不整合に起因し
てこのｎ型ＺｎＳｅバッファ層１２およびその上の各層
のエピタキシャル成長時に転位が発生するのを防止する
ために、ＺｎＳｅの臨界膜厚（〜１００ｎｍ）よりも十
分に小さく選ばれるが、ここでは例えば３３ｎｍに選ば
れる。

【００４６】なお、ｐ型Ｚｎ_1-pＭｇ_pＳ_qＳｅ_1-qク
ラッド層１７上に積層されたｐ型ＺｎＳ_vＳｅ_1-v層１
８は、場合に応じて、ｐ型Ｚｎ_1-pＭｇ_pＳ_qＳｅ_1-q
クラッド層１７に加えた第２のｐ型クラッド層としての
機能、ｐ型Ｚｎ_1-pＭｇ_pＳ_qＳｅ_1-qクラッド層１７
との格子整合をとる機能、ヒートシンク上へのレーザー
チップのマウントの際のチップ端面におけるはんだの這
い上がりによる短絡を防止するためのスペーサ層として
の機能などのうちの一または二以上の機能を有する。ｐ
型Ｚｎ_1-pＭｇ_pＳ_qＳｅ_1-qクラッド層１７のＭｇ組
成比ｐおよびＳ組成比ｑとの兼ね合いもあるが、このｐ
型ＺｎＳ_vＳｅ_1-v層１８のＳ組成比ｖは、０＜ｖ≦
０．１、好ましくは０．０６≦ｖ≦０．０８の範囲内に
選ばれ、特に、ｐ型Ｚｎ_1-pＭｇ_pＳ_qＳｅ_1-qクラッ
ド層１７との格子整合をとるために最適なＳ組成比ｖは
０．０６である。次に、上述のように構成された図１０
および図１１に示す半導体レーザーの製造方法について
説明する。

【００４７】すなわち、図１０および図１１に示す半導
体レーザーを製造するには、まず、ｎ型ＧａＡｓ基板１
１上に、後述のような成長原料を用いたＭＢＥ法によ
り、ｎ型ＺｎＳｅバッファ層１２、ｎ型Ｚｎ_1-pＭｇ_p
Ｓ_qＳｅ_1-qクラッド層１３、ｎ型ＺｎＳｅ光導波層１
４、ｉ型Ｚｎ_1-zＣｄ_zＳｅ量子井戸層から成る活性層
１５、ｐ型ＺｎＳｅ光導波層１６、ｐ型Ｚｎ_1-pＭｇ_p
Ｓ_qＳｅ_1-qクラッド層１７、ｐ型ＺｎＳ_vＳｅ_1-v層
１８、ｐ型ＺｎＳｅコンタクト層１９、ｉ型ＺｎＴｅコ
ンタクト層２０およびｐ型ＺｎＴｅコンタクト層２１を
順次エピタキシャル成長させる。

【００４８】上述のＭＢＥ法によるエピタキシャル成長
においては、例えば、Ｚｎ原料としては純度９９．９９
９９％のＺｎを用い、Ｍｇ原料としては純度９９．９％
のＭｇを用い、Ｓ原料としては９９．９９９９％のＺｎ
Ｓを用い、Ｓｅ原料としては純度９９．９９９９％のＳ
ｅを用いる。また、ｎ型ＺｎＳｅバッファ層１２、ｎ型
Ｚｎ_1-pＭｇ_pＳ_qＳｅ_1-qクラッド層１３およびｎ型
ＺｎＳｅ光導波層１４のｎ型不純物としてのＣｌのドー
ピングは、例えば純度９９．９９９９％のＺｎＣｌ₂を
ドーパントとして用いて行う。一方、ｐ型ＺｎＳｅ光導
波層１６、ｐ型Ｚｎ_1-pＭｇ_pＳ_qＳｅ_1-qクラッド層
１７、ｐ型ＺｎＳ_vＳｅ_1-v層１８、ｐ型ＺｎＳｅコン
タクト層１９およびｐ型ＺｎＴｅコンタクト層２１のｐ
型不純物としてのＮのドーピングは、電子サイクロトロ
ン共鳴（ＥＣＲ）により発生されたＮ₂プラズマを照射
することにより行う。

【００４９】次に、ｐ型ＺｎＴｅコンタクト層２１上に
所定幅のストライプ形状のレジストパターン（図示せ
ず）を形成した後、このレジストパターンをマスクとし
て、ｐ型ＺｎＳ_vＳｅ_1-v層１８の厚さ方向の途中まで
ウエットエッチング法によりエッチングする。これによ
って、ｐ型ＺｎＳ_vＳｅ_1-v層１８の上層部、ｐ型Ｚｎ
Ｓｅコンタクト層１９、ｉ型ＺｎＴｅコンタクト層２０
およびｐ型ＺｎＴｅコンタクト層２１がストライプ形状
にパターニングされる。

【００５０】次に、上述のエッチングに用いたレジスト
パターンを残したまま全面にＡｌ₂Ｏ₃膜を真空蒸着し
た後、このレジストパターンを、その上に形成されたＡ
ｌ₂Ｏ₃膜とともに除去する（リフトオフ）。これによ
って、ストライプ部以外の部分のｐ型ＺｎＳ_vＳｅ_1-v
層１８上にのみＡｌ₂Ｏ₃膜から成る絶縁層２２が形成
される。

【００５１】次に、ストライプ形状のｐ型ＺｎＴｅコン
タクト層２１および絶縁層２２の全面にＰｄ膜、Ｐｔ膜
およびＡｕ膜を順次真空蒸着してＰｄ／Ｐｔ／Ａｕ電極
から成るｐ側電極２３を形成し、その後必要に応じて熱
処理を行って、このｐ側電極２３をｐ型ＺｎＴｅコンタ
クト層２１にオーミックコンタクトさせる。一方、ｎ型
ＧａＡｓ基板１１の裏面にはＩｎ電極のようなｎ側電極
２４を形成する。

【００５２】この後、以上のようにしてレーザー構造が
形成されたｎ型ＧａＡｓ基板１１をバー状に劈開して両
共振器端面を形成した後、真空蒸着法により、フロント
側の端面にＡｌ₂Ｏ₃膜２５とＳｉ膜２６とから成る多
層膜を形成するとともに、リア側の端面にＡｌ₂Ｏ₃膜
２５とＳｉ膜２６とを２周期繰り返した多層膜を形成す
る。このように端面コーティングを施した後、このバー
を劈開してチップ化し、パッケージングを行う。

【００５３】以上のように、この第４実施例によれば、
ｐ型ＺｎＳｅコンタクト層１９とｐ型ＺｎＴｅコンタク
ト層２１との間にｉ型ＺｎＴｅコンタクト層２０が設け
られていることにより、第１実施例で述べたと同様の理
由で、ｐ型ＺｎＴｅコンタクト層２１とｐ型ＺｎＳｅコ
ンタクト層１９との間に電圧が印加されたときにｐ型Ｚ
ｎＴｅコンタクト層２１とｐ型ＺｎＳｅコンタクト層１
９との間に大きな電流を流すことができる。これによっ
て、低い動作電圧でｐ側電極２３とｎ側電極２４との
間、すなわち半導体レーザーに大きな電流を流すことが
でき、半導体レーザーのしきい値電流密度の低減を図る
ことができる。

【００５４】そして、この第４実施例によれば、短波長
で発光可能でしかも低しきい値電流密度の半導体レーザ
ーを実現することが可能である。より具体的には、例え
ば、室温において連続発振可能な緑色発光の半導体レー
ザーを実現することが可能である。また、レーザー発振
に必要な印加電圧の低減を図ることも可能である。

【００５５】図１２はこの発明の第５実施例による半導
体レーザーを示す。図１２に示すように、この第５実施
例による半導体レーザーにおいては、ｐ型ＺｎＳｅコン
タクト層１９とｉ型ＺｎＴｅコンタクト層２０との間に
第２実施例におけるｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層７
と同様なｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層２７が設けら
れている。その他の構成は第４実施例による半導体レー
ザーと同様であるので、説明を省略する。

【００５６】この第５実施例によれば、ｐ型ＺｎＳｅコ
ンタクト層１９とｉ型ＺｎＴｅコンタクト層２０との間
にｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層２７が設けられてい
ることにより、第２実施例と同様に、ｐ型ＺｎＴｅコン
タクト層２１とｐ型ＺｎＳｅコンタクト層１９との間に
より大きな電流を流すことができ、低い動作電圧で半導
体レーザーにより大きな電流を流すことができる。これ
によって、半導体レーザーのしきい値電流密度のより一
層の低減を図ることができる。

【００５７】図１３はこの発明の第６実施例による半導
体レーザーを示す。図１３に示すように、この第６実施
例による半導体レーザーにおいては、ｐ型ＺｎＳｅコン
タクト層１９とｉ型ＺｎＴｅコンタクト層２０との間に
第３実施例におけるｐ型Ｚｎ（Ｓｅ、Ｔｅ）グレーディ
ッド層８と同様なｐ型Ｚｎ（Ｓｅ、Ｔｅ）グレーディッ
ド層２８が設けられている。その他の構成は第４実施例
による半導体レーザーと同様であるので、説明を省略す
る。

【００５８】この第６実施例によれば、ｐ型ＺｎＳｅコ
ンタクト層１９とｉ型ＺｎＴｅコンタクト層２０との間
にｐ型Ｚｎ（Ｓｅ、Ｔｅ）グレーディッド層２８が設け
られていることにより、第３実施例と同様に、ｐ型Ｚｎ
Ｔｅコンタクト層２１とｐ型ＺｎＳｅコンタクト層１９
との間により大きな電流を流すことができ、低い動作電
圧で半導体レーザーにより大きな電流を流すことができ
る。これによって、半導体レーザーのしきい値電流密度
のより一層の低減を図ることができる。

【００５９】以上、この発明の実施例について具体的に
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。

【００６０】例えば、上述の第４実施例〜第６実施例に
おいては、この発明をＳＣＨ構造を有する半導体レーザ
ーに適用した場合について説明したが、この発明は、Ｄ
Ｈ（Double Heterostructure）構造を有する半導体レー
ザーに適用することができることは勿論、発光ダイオー
ドに適用することもできる。さらに、この発明は、発光
素子以外の各種の半導体装置に適用することもできる。

【００６１】また、上述の第４実施例〜第６実施例にお
いては、クラッド層の材料としてＺｎＭｇＳＳｅ系化合
物半導体を用いているが、クラッド層の材料としてはＺ
ｎＭｇＳＳｅ系化合物半導体以外の各種のＺｎＭｇＣｄ
ＳＳｅＴｅ系化合物半導体を用いてもよいことは言うま
でもない。

【００６２】また、例えば、上述の第４実施例〜第６実
施例において用いられているｎ型ＺｎＳｅ光導波層１４
およびｐ型ＺｎＳｅ光導波層１６の代わりにｉ型ＺｎＳ
ｅ光導波層を用いてもよい。格子整合をとる見地から
は、これらのｎ型ＺｎＳｅ光導波層１４およびｐ型Ｚｎ
Ｓｅ光導波層１６の代わりに、特にｕ＝０．０６のｎ型
ＺｎＳ_uＳｅ_1-u層およびｐ型ＺｎＳ_uＳｅ_1-u層ある
いはｉ型ＺｎＳ_uＳｅ_1-u層を用いるのが望ましい。

【００６３】さらに、上述の第４実施例〜第６実施例に
おいては、ｐ型ＺｎＳｅ光導波層１６、ｐ型Ｚｎ_1-pＭ
ｇ_pＳ_qＳｅ_1-qクラッド層１７、ｐ型ＺｎＳ_vＳｅ
_1-v層１８およびｐ型ＺｎＳｅコンタクト層１９のｐ型
不純物としてのＮのドーピングは、ＥＣＲを利用して発
生されたＮ₂プラズマを照射することにより行っている
が、このＮのドーピングは、例えば、高周波プラズマに
より発生されたＮ₂を照射することにより行うようにし
てもよい。

【００６４】また、上述の第４実施例〜第６実施例にお
いては、基板としてＧａＡｓ基板を用いているが、この
基板としては、例えばＧａＰ基板などを用いてもよい。

【００６５】

【発明の効果】以上述べたように、この発明によれば、
第１の半導体と第２の半導体との間に真性またはほぼ真
性の第３の半導体が設けられていることにより、接合界
面において価電子帯または伝導帯に大きな不連続が存在
するｐ−ｐ接合またはｎ−ｎ接合を有する場合に、接合
に電圧を印加したときに、接合に大きな電流を流すこと
ができる

【図面の簡単な説明】

【図１】この発明の第１実施例によるｐｎ接合ダイオー
ドを示す断面図である。

【図２】この発明の第１実施例によるｐｎ接合ダイオー
ドを説明するためのエネルギーバンド図である。

【図３】この発明の第１実施例によるｐｎ接合ダイオー
ドを説明するためのエネルギーバンド図である。

【図４】この発明の第１実施例によるｐｎ接合ダイオー
ドを説明するためのエネルギーバンド図である。

【図５】この発明の第１実施例によるｐｎ接合ダイオー
ドのｐ型ＺｎＳｅ層とｉ型ＺｎＴｅ層とｐ型ＺｎＴｅ層
との接合のＩ−Ｖ特性の一例を示すグラフである。

【図６】この発明の第２実施例によるｐｎ接合ダイオー
ドを示す断面図である。

【図７】この発明の第２実施例によるｐｎ接合ダイオー
ドを説明するためのエネルギーバンド図である。

【図８】この発明の第３実施例によるｐｎ接合ダイオー
ドを示す断面図である。

【図９】この発明の第３実施例によるｐｎ接合ダイオー
ドを説明するためのエネルギーバンド図である。

【図１０】この発明の第４実施例による半導体レーザー
を示す断面図である。

【図１１】この発明の第４実施例による半導体レーザー
を示す断面図である。

【図１２】この発明の第５実施例による半導体レーザー
を示す断面図である。

【図１３】この発明の第６実施例による半導体レーザー
を示す断面図である。

【図１４】ｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ接合の価電子帯
を示すエネルギーバンド図である。

【図１５】ｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ接合に電圧を印
加したときのエネルギーバンド図である。

【図１６】ｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ接合に電圧を印
加したときのエネルギーバンド図である。

【図１７】ｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ接合に電圧を印
加したときのエネルギーバンド図である。

【図１８】ｐ型ＺｎＳｅ／（ｐ型ＺｎＴｅ／ＺｎＳｅＭ
ＱＷ）／ｐ型ＺｎＴｅ接合の価電子帯を示すエネルギー
バンド図である。

【図１９】ｐ型ＺｎＳｅ／（ｐ型ＺｎＴｅ／ＺｎＳｅＭ
ＱＷ）／ｐ型ＺｎＴｅ接合に電圧を印加したときのエネ
ルギーバンド図である。

【図２０】ｐ型ＺｎＳｅ／（ｐ型ＺｎＴｅ／ＺｎＳｅＭ
ＱＷ）／ｐ型ＺｎＴｅ接合に電圧を印加したときのエネ
ルギーバンド図である。

【図２１】ｐ型ＺｎＳｅ／（ｐ型ＺｎＴｅ／ＺｎＳｅＭ
ＱＷ）／ｐ型ＺｎＴｅ接合に電圧を印加したときのエネ
ルギーバンド図である。

【図２２】ｐ型ＺｎＳｅ／ｐ型ＺｎＴｅのＩ−Ｖ特性の
一例およびｐ型ＺｎＳｅ／（ｐ型ＺｎＴｅ／ＺｎＳｅＭ
ＱＷ）／ｐ型ＺｎＴｅ接合のＩ−Ｖ特性の一例を示すグ
ラフである。

【符号の説明】１ｎ型ＺｎＳｅ層２ｐ型ＺｎＳｅ層３ｉ型ＺｎＴｅ層４ｐ型ＺｎＴｅ層５、２３ｐ側電極６、２４ｎ側電極７、２７ｐ型ＺｎＴｅ／ＺｎＳｅＭＱＷ層８、２８ｐ型Ｚｎ（Ｓｅ、Ｔｅ）グレーディッド層１１ｎ型ＧａＡｓ基板１２ｎ型ＺｎＳｅバッファ層１３ｎ型Ｍｇ_pＺｎ_1-pＳ_qＳｅ_1-qクラッド層１４ｎ型ＺｎＳｅ光導波層１５活性層１６ｐ型ＺｎＳｅ光導波層１７ｐ型Ｍｇ_pＺｎ_1-pＳ_qＳｅ_1-qクラッド層１９ｐ型ＺｎＳｅコンタクト層２０ｉ型ＺｎＴｅコンタクト層２１ｐ型ＺｎＴｅコンタクト層

Claims

【特許請求の範囲】

【請求項１】互いに導電型が同一の第１の半導体と第
２の半導体との接合を有し、上記第１の半導体および上
記第２の半導体がｐ型である場合には上記第１の半導体
と上記第２の半導体との接合の界面において上記第１の
半導体の価電子帯の頂上のエネルギーは上記第２の半導
体の価電子帯の頂上のエネルギーよりも低く、上記第１
の半導体および上記第２の半導体がｎ型である場合には
上記第１の半導体と上記第２の半導体との接合の界面に
おいて上記第１の半導体の伝導帯の底のエネルギーは上
記第２の半導体の伝導帯の底のエネルギーよりも高い半
導体装置において、上記第１の半導体と上記第２の半導体との間に真性また
はほぼ真性の第３の半導体が設けられており、上記第１
の半導体および上記第２の半導体がｐ型である場合には
上記第１の半導体と上記第３の半導体との接合の界面に
おいて上記第３の半導体の価電子帯の頂上のエネルギー
は上記第１の半導体の価電子帯の頂上のエネルギーより
も高く、上記第１の半導体および上記第２の半導体がｎ
型である場合には上記第１の半導体と上記第３の半導体
との接合の界面において上記第３の半導体の伝導帯の底
のエネルギーは上記第１の半導体の伝導帯の底のエネル
ギーよりも低いことを特徴とする半導体装置。
【請求項２】上記第３の半導体は、上記第１の半導体
および上記第２の半導体がｐ型である場合には上記第１
の半導体と上記第３の半導体との接合の界面における上
記第１の半導体の価電子帯の頂上のエネルギーと上記第
３の半導体の価電子帯の頂上のエネルギーとの差が上記
第１の半導体と上記第２の半導体との接合の界面におけ
る上記第１の半導体の価電子帯の頂上のエネルギーと上
記第２の半導体の価電子帯の頂上のエネルギーとの差以
下である半導体であり、上記第１の半導体および上記第
２の半導体がｎ型である場合には上記第１の半導体と上
記第３の半導体との接合の界面における上記第１の半導
体の伝導帯の底のエネルギーと上記第３の半導体の伝導
帯の底のエネルギーとの差が上記第１の半導体と上記第
２の半導体との接合の界面における上記第１の半導体の
伝導帯の底のエネルギーと上記第２の半導体の伝導帯の
底のエネルギーとの差以下である半導体であることを特
徴とする請求項１記載の半導体装置。
【請求項３】上記第３の半導体は上記第２の半導体と
同一の半導体であることを特徴とする請求項１記載の半
導体装置。
【請求項４】上記第１の半導体と上記第３の半導体と
の間に、上記第１の半導体から成る障壁層と上記第３の
半導体から成る量子井戸層とが交互に積層された多重量
子井戸層が設けられていることを特徴とする請求項１、
２または３記載の半導体装置。
【請求項５】上記量子井戸層の量子準位は、上記第１
の半導体と上記第２の半導体との間に電圧が印加された
ときに、上記第１の半導体および上記第２の半導体がｐ
型である場合には上記多重量子井戸層を正孔が共鳴トン
ネリングにより透過し、上記第１の半導体および上記第
２の半導体がｎ型である場合には上記多重量子井戸層を
電子が共鳴トンネリングにより透過するように設定され
ていることを特徴とする請求項４記載の半導体装置。
【請求項６】上記第１の半導体と上記第３の半導体と
の間に、上記第１の半導体から上記第３の半導体に向か
ってエネルギーギャップが連続的に変化するように組成
が変化しているグレーディッド層が設けられていること
を特徴とする請求項１、２または３記載の半導体装置。
【請求項７】上記第１の半導体、上記第２の半導体お
よび上記第３の半導体はＩＩ−ＶＩ族化合物半導体であ
ることを特徴とする請求項１、２、３、４、５または６
記載の半導体装置。
【請求項８】上記第１の半導体はｐ型ＺｎＳｅであ
り、上記第２の半導体はｐ型ＺｎＴｅであり、上記第３
の半導体はｉ型ＺｎＴｅまたはｐ^-型ＺｎＴｅであるこ
とを特徴とする請求項１、２、３、４、５または６記載
の半導体装置。
【請求項９】上記半導体装置は発光素子であることを
特徴とする請求項１〜８のいずれか一項記載の半導体装
置。