JPH0720206A - 発振回路用出力回路 - Google Patents
発振回路用出力回路Info
- Publication number
- JPH0720206A JPH0720206A JP5151880A JP15188093A JPH0720206A JP H0720206 A JPH0720206 A JP H0720206A JP 5151880 A JP5151880 A JP 5151880A JP 15188093 A JP15188093 A JP 15188093A JP H0720206 A JPH0720206 A JP H0720206A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation circuit
- buffer
- semiconductor switch
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】
【目的】 テスト時に外部から直接クロック信号を入力
する際に、テスタの容量によって内部回路が遅延するの
を防止する。 【構成】 発振回路用バッファ１２と、その出力端子Ｘ
int の間に、半導体スイッチ４０、５１、５２、５３を
設け、内部回路を外部負荷容量から切離し可能とする。
する際に、テスタの容量によって内部回路が遅延するの
を防止する。 【構成】 発振回路用バッファ１２と、その出力端子Ｘ
int の間に、半導体スイッチ４０、５１、５２、５３を
設け、内部回路を外部負荷容量から切離し可能とする。
Description
【０００１】
【産業上の利用分野】本発明は、外付け振動子と内部回
路を接続するための、発振回路用バッファを含む発振回
路用出力回路に係り、特に、発振回路用バッファの出力
端子に接触するテスタ（プローブピン）の負荷容量に拘
らず、内部回路の正常動作が可能な発振回路用出力回路
に関するものである。
路を接続するための、発振回路用バッファを含む発振回
路用出力回路に係り、特に、発振回路用バッファの出力
端子に接触するテスタ（プローブピン）の負荷容量に拘
らず、内部回路の正常動作が可能な発振回路用出力回路
に関するものである。
【０００２】
【従来の技術】水晶又はセラミック振動子等の外付け振
動子を用いて構成される発振回路のチップ１０には、図
１に示す如く、出力端子Ｘin、Ｘint と、例えば反転ゲ
ートで構成される発振回路用バッファ１２と、が備えら
れている。
動子を用いて構成される発振回路のチップ１０には、図
１に示す如く、出力端子Ｘin、Ｘint と、例えば反転ゲ
ートで構成される発振回路用バッファ１２と、が備えら
れている。
【０００３】前記出力端子Ｘin、Ｘint には、水晶又は
セラミックの振動子２０と、例えば１ＭΩ程度の帰還抵
抗２２と、バッファ１２のゲインを抑えて、高調波等の
異常発振を防止するための、例えば数百Ω〜数百ＫΩの
制限抵抗２４と、例えば１０〜３０p Ｆのコンデンサ２
６、２８が接続される。
セラミックの振動子２０と、例えば１ＭΩ程度の帰還抵
抗２２と、バッファ１２のゲインを抑えて、高調波等の
異常発振を防止するための、例えば数百Ω〜数百ＫΩの
制限抵抗２４と、例えば１０〜３０p Ｆのコンデンサ２
６、２８が接続される。
【０００４】このような発振回路をテストする際に、発
振回路を構成せず、図２に示す如く、出力端子Ｘinに接
続した外部発振器３０から直接クロック信号を入力する
場合、本来は、信号を取り出す必要がなく、解放してお
くべき他方の出力端子Ｘintにも、テスタのプローブピ
ンが接触してしまい、例えば７０〜１００p Ｆ程度のテ
スタ等の容量３２が接続されてしまうことがある。する
と、この容量３２は、発振回路用バッファ１２の出力側
に存在することになる。
振回路を構成せず、図２に示す如く、出力端子Ｘinに接
続した外部発振器３０から直接クロック信号を入力する
場合、本来は、信号を取り出す必要がなく、解放してお
くべき他方の出力端子Ｘintにも、テスタのプローブピ
ンが接触してしまい、例えば７０〜１００p Ｆ程度のテ
スタ等の容量３２が接続されてしまうことがある。する
と、この容量３２は、発振回路用バッファ１２の出力側
に存在することになる。
【０００５】
【発明が解決しようとする課題】通常、発振回路用バッ
ファ１２の反転ゲートは１段構成であるため、駆動能力
が弱いにも拘らず、テスタ等の容量３２がかなり大きい
ため、端子ＸinとＺ間で相当の遅延を生じ、内部回路が
規定周波数で機能しなくなることがあるという問題点を
有していた。
ファ１２の反転ゲートは１段構成であるため、駆動能力
が弱いにも拘らず、テスタ等の容量３２がかなり大きい
ため、端子ＸinとＺ間で相当の遅延を生じ、内部回路が
規定周波数で機能しなくなることがあるという問題点を
有していた。
【０００６】又、図１から明らかなように、従来の発振
回路は、振動子２０の他に、帰還抵抗２２、制限抵抗２
４等の外付け部品が多いという問題点も有していた。
回路は、振動子２０の他に、帰還抵抗２２、制限抵抗２
４等の外付け部品が多いという問題点も有していた。
【０００７】本発明は、前記従来の問題点を解消するべ
くなされたもので、テスト時等に、発振回路を構成せ
ず、外部から直接信号を入力する際にも、内部回路の正
常動作が可能な発振回路用出力回路を提供することを目
的とする。
くなされたもので、テスト時等に、発振回路を構成せ
ず、外部から直接信号を入力する際にも、内部回路の正
常動作が可能な発振回路用出力回路を提供することを目
的とする。
【０００８】
【問題点を解決するための手段】本発明は、外付け振動
子と内部回路を接続するための、発振回路用バッファを
含む発振回路用出力回路において、前記発振回路用バッ
ファと、その出力端子の間に半導体スイッチを設け、内
部回路を外部負荷容量から切離し可能とすることによ
り、前記目的を達成したものである。
子と内部回路を接続するための、発振回路用バッファを
含む発振回路用出力回路において、前記発振回路用バッ
ファと、その出力端子の間に半導体スイッチを設け、内
部回路を外部負荷容量から切離し可能とすることによ
り、前記目的を達成したものである。
【０００９】又、前記半導体スイッチのオン抵抗を、発
振回路の制限抵抗として利用したものである。
振回路の制限抵抗として利用したものである。
【００１０】又、前記半導体スイッチを複数個並列接続
し、制限抵抗の値を切換え可能としたものである。
し、制限抵抗の値を切換え可能としたものである。
【００１１】
【作用】本発明においては、発振回路用バッファと、そ
の出力端子の間に半導体スイッチを設けたので、例えば
テスト時には、該半導体スイッチをオフとして、内部回
路を外部負荷容量から切離すことが可能となり、出力端
子に接触するテスタ等の容量が大きくても、これによる
遅延等の悪影響を受けることがなく、内部回路は規定周
波数で正常に機能することができる。
の出力端子の間に半導体スイッチを設けたので、例えば
テスト時には、該半導体スイッチをオフとして、内部回
路を外部負荷容量から切離すことが可能となり、出力端
子に接触するテスタ等の容量が大きくても、これによる
遅延等の悪影響を受けることがなく、内部回路は規定周
波数で正常に機能することができる。
【００１２】特に、前記半導体スイッチのオン抵抗を、
発振回路の制限抵抗として利用した場合には、外付け部
品の数を削減することができる。
発振回路の制限抵抗として利用した場合には、外付け部
品の数を削減することができる。
【００１３】更に、前記半導体スイッチを複数個並列接
続し、制限抵抗の値を切換え可能とした場合には、実製
品で制限抵抗の値を最適化することができる。
続し、制限抵抗の値を切換え可能とした場合には、実製
品で制限抵抗の値を最適化することができる。
【００１４】
【実施例】以下図面を参照して、本発明の実施例を詳細
に説明する。
に説明する。
【００１５】本発明の第１実施例は、図３に示す如く、
発振回路用バッファ１２と、その出力端子Ｘint の間
に、例えばトランスファゲートからなるＭＯＳの半導体
スイッチ４０を設け、外部から直接信号を入力する際に
は、この半導体スイッチ４０をオフとして、内部回路
と、出力端子Ｘint に接触するテスタ等の外部負荷容量
との経路を遮断できるようにしたものである。
発振回路用バッファ１２と、その出力端子Ｘint の間
に、例えばトランスファゲートからなるＭＯＳの半導体
スイッチ４０を設け、外部から直接信号を入力する際に
は、この半導体スイッチ４０をオフとして、内部回路
と、出力端子Ｘint に接触するテスタ等の外部負荷容量
との経路を遮断できるようにしたものである。
【００１６】図において、ＴＥ、ＴＥバーは、半導体ス
イッチ４０のオンオフ状態を制御するための信号であ
る。
イッチ４０のオンオフ状態を制御するための信号であ
る。
【００１７】前記半導体スイッチ４０を構成するトラン
スファゲートは、図４に等価回路を示す如く、スイッチ
４０Ｓとオン抵抗４０Ｒから構成されると等価的に考え
ることができるので、このオン抵抗４０Ｒを、例えば２
２０Ω〜２．２ＫΩの値とし、発振回路の制限抵抗（図
１の２４）として利用することができる。そのため、本
実施例においては、従来は外付けされていた帰還抵抗２
２を、チップ内部に設けており、外付け部品の数が一層
削減されている。
スファゲートは、図４に等価回路を示す如く、スイッチ
４０Ｓとオン抵抗４０Ｒから構成されると等価的に考え
ることができるので、このオン抵抗４０Ｒを、例えば２
２０Ω〜２．２ＫΩの値とし、発振回路の制限抵抗（図
１の２４）として利用することができる。そのため、本
実施例においては、従来は外付けされていた帰還抵抗２
２を、チップ内部に設けており、外付け部品の数が一層
削減されている。
【００１８】本実施例において、テスタを接続する際に
は、前記半導体スイッチ４０をオフとする。すると、出
力端子Ｘint を介して外部負荷容量に接続する経路が遮
断され、出力端子Ｘinに外部から入力されたクロック信
号の遅延が小さくなり、外部からの信号でチップ１０を
動作することが可能となり、テストが容易になる。更
に、外部から入力されるクロック信号の遅延が小さくな
るため、クロックバッファとしても利用できる。
は、前記半導体スイッチ４０をオフとする。すると、出
力端子Ｘint を介して外部負荷容量に接続する経路が遮
断され、出力端子Ｘinに外部から入力されたクロック信
号の遅延が小さくなり、外部からの信号でチップ１０を
動作することが可能となり、テストが容易になる。更
に、外部から入力されるクロック信号の遅延が小さくな
るため、クロックバッファとしても利用できる。
【００１９】次に、本発明の第２実施例を詳細に説明す
る。
る。
【００２０】この第２実施例は、図５に示す如く、前記
第１実施例と同様の発振回路用出力回路において、半導
体スイッチを複数個、例えば５１、５２、５３の３個設
けたものである。
第１実施例と同様の発振回路用出力回路において、半導
体スイッチを複数個、例えば５１、５２、５３の３個設
けたものである。
【００２１】本実施例においては、前記半導体スイッチ
５１、５２、５３を構成するトランスファゲートのオン
抵抗を適宜選定しておくことにより、該半導体スイッチ
５１、５２、５３のいずれか１つ、任意の２つ、又は３
つ全てをオンとすることによって、制限抵抗値を自在に
切換えることができ、実製品での制限抵抗値の最適化を
実現できる。
５１、５２、５３を構成するトランスファゲートのオン
抵抗を適宜選定しておくことにより、該半導体スイッチ
５１、５２、５３のいずれか１つ、任意の２つ、又は３
つ全てをオンとすることによって、制限抵抗値を自在に
切換えることができ、実製品での制限抵抗値の最適化を
実現できる。
【００２２】テスタを接続する際には、前記半導体スイ
ッチ５１、５２、５３を全てオフとする。
ッチ５１、５２、５３を全てオフとする。
【００２３】なお、前記第２実施例においては、並列接
続される半導体スイッチの数が３個とされていたが、半
導体スイッチの個数はこれに限定されない。
続される半導体スイッチの数が３個とされていたが、半
導体スイッチの個数はこれに限定されない。
【００２４】
【発明の効果】以上説明した通り、本発明によれば、発
振回路用バッファの出力端子にテスタのプローブピン等
が接触する場合でも、このテスタ等による外部負荷容量
を内部回路から切離すことができるので、外部から入力
されたクロック信号の遅延が小さくなり、外部からの信
号で内部回路を正常に動作させることが可能となり、テ
ストが容易になる。又、遅延が小さくなるため、クロッ
クバッファとしても利用できる等の優れた効果を有す
る。
振回路用バッファの出力端子にテスタのプローブピン等
が接触する場合でも、このテスタ等による外部負荷容量
を内部回路から切離すことができるので、外部から入力
されたクロック信号の遅延が小さくなり、外部からの信
号で内部回路を正常に動作させることが可能となり、テ
ストが容易になる。又、遅延が小さくなるため、クロッ
クバッファとしても利用できる等の優れた効果を有す
る。
【００２５】更に、前記半導体スイッチのオン抵抗を、
発振回路の制限抵抗として利用した場合には、外付け部
品数を削減できるという効果もある。
発振回路の制限抵抗として利用した場合には、外付け部
品数を削減できるという効果もある。
【図１】従来の発振回路チップと外付け部品の接続状態
を示す回路図
を示す回路図
【図２】図１の発振回路チップにテスタを接続して外部
信号を入力している状態を示す回路図
信号を入力している状態を示す回路図
【図３】本発明の第１実施例の構成を示す回路図
【図４】図３の等価回路を示す回路図
【図５】本発明の第２実施例の構成を示す回路図
１０…発振回路チップ １２…発振回路用バッファ Ｘin、Ｘint …出力端子 ４０、５１、５２、５３…半導体スイッチ ４０Ｓ…スイッチ ４０Ｒ…オン抵抗
Claims (3)
- 【請求項１】外付け振動子と内部回路を接続するため
の、発振回路用バッファを含む発振回路用出力回路にお
いて、 前記発振回路用バッファと、その出力端子の間に半導体
スイッチを設け、 内部回路を外部負荷容量から切離し可能としたことを特
徴とする発振回路用出力回路。 - 【請求項２】請求項１において、前記半導体スイッチの
オン抵抗を、発振回路の制限抵抗として利用したことを
特徴とする発振回路用出力回路。 - 【請求項３】請求項２において、前記半導体スイッチを
複数個並列接続し、制限抵抗の値を切換え可能としたこ
とを特徴とする発振回路用出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5151880A JPH0720206A (ja) | 1993-06-23 | 1993-06-23 | 発振回路用出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5151880A JPH0720206A (ja) | 1993-06-23 | 1993-06-23 | 発振回路用出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0720206A true JPH0720206A (ja) | 1995-01-24 |
Family
ID=15528226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5151880A Pending JPH0720206A (ja) | 1993-06-23 | 1993-06-23 | 発振回路用出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0720206A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008512682A (ja) * | 2004-09-09 | 2008-04-24 | フォームファクター， インコーポレイテッド | 遠隔でテストチャンネルをバッファリングする方法および装置 |
-
1993
- 1993-06-23 JP JP5151880A patent/JPH0720206A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008512682A (ja) * | 2004-09-09 | 2008-04-24 | フォームファクター， インコーポレイテッド | 遠隔でテストチャンネルをバッファリングする方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860006837A (ko) | 내부회로 검사용 검사회로를 갖는 반도체 집적회로 | |
| KR920015385A (ko) | 쌍방향 입출력단자용 바운더리 스캔셀 | |
| JPH0720206A (ja) | 発振回路用出力回路 | |
| JPH05196659A (ja) | チョッパ型比較器 | |
| JP2008187578A (ja) | 半導体集積回路、圧電発振器、および特性測定方法 | |
| JP3293260B2 (ja) | 発振能力制御回路内臓半導体集積回路装置の外付部品の選定方法 | |
| SU1095411A2 (ru) | Трехканальный релейный усилитель | |
| US3027520A (en) | Switching circuit | |
| JP2001339267A (ja) | アッテネータ回路 | |
| JP2002171187A (ja) | フィルタ回路 | |
| JPS62222708A (ja) | プログラマブルアツテネ−タ | |
| JP2531643B2 (ja) | 半導体集積装置 | |
| KR930000385Y1 (ko) | Ic측정장치 | |
| JP3138565B2 (ja) | 半導体集積回路 | |
| JPH05235640A (ja) | 半導体装置 | |
| JPS5965444A (ja) | 半導体集積回路装置 | |
| JPH0533831B2 (ja) | ||
| JPH0444248A (ja) | 半導体回路 | |
| JPS62230040A (ja) | 半導体集積回路 | |
| JPS6179167A (ja) | トリガ検出装置 | |
| JPH07105661B2 (ja) | 水晶発振回路 | |
| JPH098641A (ja) | 双方向入出力バッファ | |
| JPH0677731A (ja) | 発振制御回路および発振回路 | |
| JPS59160776A (ja) | 半導体集積回路 | |
| JPS6166460A (ja) | デ−タ端末装置 |