JPH0720204B2 - 水平位相同期回路 - Google Patents
水平位相同期回路Info
- Publication number
- JPH0720204B2 JPH0720204B2 JP2141143A JP14114390A JPH0720204B2 JP H0720204 B2 JPH0720204 B2 JP H0720204B2 JP 2141143 A JP2141143 A JP 2141143A JP 14114390 A JP14114390 A JP 14114390A JP H0720204 B2 JPH0720204 B2 JP H0720204B2
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- output
- circuit
- synchronization
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronizing For Television (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の詳細な説明】 （イ） 産業上の利用分野 本発明は液晶テレビや液晶プロジェクタに用いて好適な
水平位相同期回路に関する。
水平位相同期回路に関する。
（ロ） 従来の技術 液晶テレビや液晶プロジェクタに使用される液晶パネル
の駆動回路としては例えば第３図に示すものがある。
の駆動回路としては例えば第３図に示すものがある。
同図は液晶TV装置に用いられるアクティブマトリクス液
晶パネルによる液晶表示装置の駆動回路を示す図であ
り、この様な回路は例えば特開昭57−41078号公報に記
載されている。
晶パネルによる液晶表示装置の駆動回路を示す図であ
り、この様な回路は例えば特開昭57−41078号公報に記
載されている。
同図において、アクティブマトリクス型の液晶パネル
（１）は×方向にｎ列、Ｙ方向にｍ行の画素を有し、ｍ
×ｎ個のアモルファスシリコン（ａ−si）よりなるTFT
（薄膜トランジスタ）（1a）及び液晶電極（1b）が図示
の如くマトリクス状に接続され、各行（G1、G2…Gm）及
び各列（D1、D2…Dn）は夫々、行ドライバ（２）及び列
ドライバ（３）に接続されている。前記行ドライバはｍ
段のシフトレジスタ（2a）及び出力回路（2b）により構
成され、前記列ドライバはｎ段のシフトレジスタ（3
a）、サンプルホールド回路（3b）及び出力回路（3c）
により構成される。（４）は同期制御回路であり、水平
同期信号（Hp）及び垂直同期信号（Vp）に基づいて、第
１、第２スタートパルス（ST1）（ST2）及び第１、第２
クロックパルス（CP1）（CP2）を作成する。
（１）は×方向にｎ列、Ｙ方向にｍ行の画素を有し、ｍ
×ｎ個のアモルファスシリコン（ａ−si）よりなるTFT
（薄膜トランジスタ）（1a）及び液晶電極（1b）が図示
の如くマトリクス状に接続され、各行（G1、G2…Gm）及
び各列（D1、D2…Dn）は夫々、行ドライバ（２）及び列
ドライバ（３）に接続されている。前記行ドライバはｍ
段のシフトレジスタ（2a）及び出力回路（2b）により構
成され、前記列ドライバはｎ段のシフトレジスタ（3
a）、サンプルホールド回路（3b）及び出力回路（3c）
により構成される。（４）は同期制御回路であり、水平
同期信号（Hp）及び垂直同期信号（Vp）に基づいて、第
１、第２スタートパルス（ST1）（ST2）及び第１、第２
クロックパルス（CP1）（CP2）を作成する。
第４図は行ドライバの各波形を示す図であり同図（ａ）
は映像信号を表わし、垂直同期信号（Vp）及び水平同期
信号（Hp）が重畳されている。図中、T1は垂直同期信号
区間、T2は垂直帰線区間、T3は映像信号区間である。
は映像信号を表わし、垂直同期信号（Vp）及び水平同期
信号（Hp）が重畳されている。図中、T1は垂直同期信号
区間、T2は垂直帰線区間、T3は映像信号区間である。
シフトレジスタ（2a）には第４図（ｂ）（ｃ）に示す垂
直同期信号に同期した第１スタートパルス（ST1）及び
水平同期信号に同期した第１クロックパルス（CP1）が
与えられ、各行G1、G2…には（ｄ）（ｅ）（ｆ）に示す
如く1H（１水平期間）づつずらされた電圧波形が印加さ
れる。この電圧波形により水平線区間において各行のTF
T（1a）を順次オンさせ各画素に液晶駆動電圧を印加す
る。
直同期信号に同期した第１スタートパルス（ST1）及び
水平同期信号に同期した第１クロックパルス（CP1）が
与えられ、各行G1、G2…には（ｄ）（ｅ）（ｆ）に示す
如く1H（１水平期間）づつずらされた電圧波形が印加さ
れる。この電圧波形により水平線区間において各行のTF
T（1a）を順次オンさせ各画素に液晶駆動電圧を印加す
る。
一方、列ドライバ（３）の各部波形は第５図に示すよう
になる。列ドライブは各1H区間において同じ動作をくり
かえす。第５図（ａ）はT3における1H区間を引き延ばし
て描いた映像信号である。図中、T4は水平同期信号区間
及び水平帰線区間、T5は映像情報の含まれる区間であ
る。
になる。列ドライブは各1H区間において同じ動作をくり
かえす。第５図（ａ）はT3における1H区間を引き延ばし
て描いた映像信号である。図中、T4は水平同期信号区間
及び水平帰線区間、T5は映像情報の含まれる区間であ
る。
シフトレジスタ（3a）には第５図（ｂ）（ｃ）に示す水
平同期信号に同期した第２スタートパルス（ST2）及び
その周期τ＝T5/nの周波数の第２クロックパルスが与え
られ、シフトレジスタ（3a）の各段の出力には同図
（ｄ）（ｅ）（ｆ）に示すように順次τづつずらされた
パルスが出力される。サンプルホールド回路（3b）の各
段は対応する各段の前記シフトレジスタの出力により制
御され、該出力の立下がりにより映像信号の電圧値をサ
ンプルし次のサンプル時まで（1Hの間）ホールドする。
出力回路（3c）はサンプルホールド回路の出力を受けて
緩衝増巾し列電極を駆動する。
平同期信号に同期した第２スタートパルス（ST2）及び
その周期τ＝T5/nの周波数の第２クロックパルスが与え
られ、シフトレジスタ（3a）の各段の出力には同図
（ｄ）（ｅ）（ｆ）に示すように順次τづつずらされた
パルスが出力される。サンプルホールド回路（3b）の各
段は対応する各段の前記シフトレジスタの出力により制
御され、該出力の立下がりにより映像信号の電圧値をサ
ンプルし次のサンプル時まで（1Hの間）ホールドする。
出力回路（3c）はサンプルホールド回路の出力を受けて
緩衝増巾し列電極を駆動する。
上述の回路において列ドライバ（３）に供給される第２
クロックパルスは受信した水平同期信号に位相同期した
ｎ倍のfH（fHは水平周波数）とする必要があり、この様
なクロック発生のための回路は、特公昭63−46636号公
報（H04N5/66）にも示されるように、入力映像信号の水
平同期信号にPLLループにより位相同期する水平位相同
期回路が使用される。
クロックパルスは受信した水平同期信号に位相同期した
ｎ倍のfH（fHは水平周波数）とする必要があり、この様
なクロック発生のための回路は、特公昭63−46636号公
報（H04N5/66）にも示されるように、入力映像信号の水
平同期信号にPLLループにより位相同期する水平位相同
期回路が使用される。
また、上述の水平位相同期回路の出力によりオンスクリ
ーン表示の位置制御信号等が作成される。
ーン表示の位置制御信号等が作成される。
しかしながら、上述の水平位相同期回路では、無信号入
力時にはPLLループが水平同期信号にロックすることが
できない。従って、無信号時にオンスクリーン表示をし
た場合、文字信号の像がゆれてしまい、良好な表示が行
なえないという欠点があった。
力時にはPLLループが水平同期信号にロックすることが
できない。従って、無信号時にオンスクリーン表示をし
た場合、文字信号の像がゆれてしまい、良好な表示が行
なえないという欠点があった。
（ハ） 発明が解決しようとする課題 本発明は上述の点に鑑み為されたものであり、無信号入
力時にオンスクリーン表示を行っても表示がゆれること
のない水平位相同期回路を提供するものである。
力時にオンスクリーン表示を行っても表示がゆれること
のない水平位相同期回路を提供するものである。
（ニ） 課題を解決するための手段 本発明は少なくとも水平同期信号を取り出す同期分離回
路と、電圧制御型発振器と、 この電圧制御型発振器の出力を分周する分周器と、 前記水平同期信号と前記分周器出力とを比較する位相比
較器と、 入力されるクロックをカウントし水平周波数の水平駆動
パルスを作成する水平カウンタと、 前記電圧制御型発振器の基本発振周波数と略等しい周波
数で発振する固定発振器と、 前記水平同期信号と前記分周器出力とを入力とし同期状
態を検出する同期検出回路と、 この同期検出回路出力により前記電圧制御型発振器出力
若しくは前記固定発振器出力を選択して前記水平カウン
タのクロック入力とする第１切換スイッチとからなる水
平位相同期回路である。
路と、電圧制御型発振器と、 この電圧制御型発振器の出力を分周する分周器と、 前記水平同期信号と前記分周器出力とを比較する位相比
較器と、 入力されるクロックをカウントし水平周波数の水平駆動
パルスを作成する水平カウンタと、 前記電圧制御型発振器の基本発振周波数と略等しい周波
数で発振する固定発振器と、 前記水平同期信号と前記分周器出力とを入力とし同期状
態を検出する同期検出回路と、 この同期検出回路出力により前記電圧制御型発振器出力
若しくは前記固定発振器出力を選択して前記水平カウン
タのクロック入力とする第１切換スイッチとからなる水
平位相同期回路である。
（ホ） 作用 本発明では、水平カウンタのクロック入力を同期信号検
出時には電圧制御型発振器出力とし、同期信号非検出時
には固定発振器出力とする様に作用する。
出時には電圧制御型発振器出力とし、同期信号非検出時
には固定発振器出力とする様に作用する。
（ヘ） 実施例 以下、図面に従い本発明の一実施例を説明する。
第１図は本実施例における水平位相同期回路のブロック
図、第２図は同タイムチャートであり、図中、（５）は
映像信号入力端子、（６）は映像信号から水平同期信号
を分離する同期分離回路である。（７）は基本発振周波
数がnfHの電圧制御型発振器、（８）はこの発振器出力
を1/n分周する分周器、（９）はこの分周器出力と前記
水平同期信号とを位相比較する位相比較器、（10）はこ
の位相比較器出力を平滑して前記電圧制御型発振器
（７）を制御するローパスフィルタであり、これらによ
りPLL回路が構成される。
図、第２図は同タイムチャートであり、図中、（５）は
映像信号入力端子、（６）は映像信号から水平同期信号
を分離する同期分離回路である。（７）は基本発振周波
数がnfHの電圧制御型発振器、（８）はこの発振器出力
を1/n分周する分周器、（９）はこの分周器出力と前記
水平同期信号とを位相比較する位相比較器、（10）はこ
の位相比較器出力を平滑して前記電圧制御型発振器
（７）を制御するローパスフィルタであり、これらによ
りPLL回路が構成される。
また、（11）は前記水平同期信号と前記分周器出力とを
比較し前記分周器出力が正規の水平周波数になっている
か否かを検出する同期検出回路、（12）は前記電圧制御
型発振器の基本発振周波数と略等しい発振周波数を有す
る固定発振器、（13）は入力されるクロックをカウント
し、水平周波数の水平駆動パルスを作成する水平カウン
タ、（15）は前記同期検出回路（11）からの同期検出信
号により制御され、同期時、前記電圧制御型発振器出力
を、非同期時、前記固定発振器出力を選択して前記水平
カウンタのクロック入力とする第１切換スイッチ、（1
6）は同じく前記同期検出信号により制御され、同期
時、前記分周器（８）で作成される水平周期のリセット
パルスを、非同期時、前記水平カウンタのセルフリセッ
トパルスを選択して前記水平カウンタのリセット入力と
する第２切換スイッチである。
比較し前記分周器出力が正規の水平周波数になっている
か否かを検出する同期検出回路、（12）は前記電圧制御
型発振器の基本発振周波数と略等しい発振周波数を有す
る固定発振器、（13）は入力されるクロックをカウント
し、水平周波数の水平駆動パルスを作成する水平カウン
タ、（15）は前記同期検出回路（11）からの同期検出信
号により制御され、同期時、前記電圧制御型発振器出力
を、非同期時、前記固定発振器出力を選択して前記水平
カウンタのクロック入力とする第１切換スイッチ、（1
6）は同じく前記同期検出信号により制御され、同期
時、前記分周器（８）で作成される水平周期のリセット
パルスを、非同期時、前記水平カウンタのセルフリセッ
トパルスを選択して前記水平カウンタのリセット入力と
する第２切換スイッチである。
次に上記回路の動作について第２図と共に説明する。
まず、映像入力端子（５）に映像信号が入力されると、
同期分離回路（６）で水平同期信号（イ）が分離され、
位相比較器（９）及び同期検出回路（11）へ供給され
る。ここで、PLL回路が動作し前記電圧制御型発振器出
力は前記水平同期信号（イ）に位相が同期する。
同期分離回路（６）で水平同期信号（イ）が分離され、
位相比較器（９）及び同期検出回路（11）へ供給され
る。ここで、PLL回路が動作し前記電圧制御型発振器出
力は前記水平同期信号（イ）に位相が同期する。
また、前記同期検出回路では前記分周器（８）出力
（ロ）と前記水平同期信号（イ）とが比較され、“H"の
同期検出信号（ニ）が出力される。すると、第１切換ス
イッチ（15）は接点（ａ）側に切換わり前記電圧制御型
発振器出力が水平カウンタ（13）のクロック入力とされ
る。更に、第２切換スイッチ（16）は接点（ｃ）側に切
換わり前記分周器（８）のリセットパルス（ハ）が前記
水平カウンタのリセット入力となる。そして前記水平カ
ウンタでは前記水平同期信号と位相同期し、位相やパル
ス幅が異なる複数の水平駆動パルス（ヘ）（ト）（チ）
が作成され、オンスクリーン表示の表示位置制御や、列
ドライバ（図示省略）に供給されるクロックパルスに利
用される。
（ロ）と前記水平同期信号（イ）とが比較され、“H"の
同期検出信号（ニ）が出力される。すると、第１切換ス
イッチ（15）は接点（ａ）側に切換わり前記電圧制御型
発振器出力が水平カウンタ（13）のクロック入力とされ
る。更に、第２切換スイッチ（16）は接点（ｃ）側に切
換わり前記分周器（８）のリセットパルス（ハ）が前記
水平カウンタのリセット入力となる。そして前記水平カ
ウンタでは前記水平同期信号と位相同期し、位相やパル
ス幅が異なる複数の水平駆動パルス（ヘ）（ト）（チ）
が作成され、オンスクリーン表示の表示位置制御や、列
ドライバ（図示省略）に供給されるクロックパルスに利
用される。
次に映像入力端子（６）に映像信号が入力されない無信
号入力時、前記同期分離回路（６）からは水平同期信号
が得られなくなるためPLL回路は位相ロックがはずれる
と共に前記同期検出回路（11）は非同期状態を検出して
同期検出信号（ニ）は“L"となる。従って、前記第１切
換スイッチ（15）は接点（ｂ）側に切換わり前記固定発
振器（12）出力が前記水平カウンタ（13）のクロック入
力となる。更に、第２切換スッチ（16）は接点（ｄ）側
に切換わり前記水平カウンタ（13）のリセット入力には
この水平カウンタ内で作成されるセルフリセットパルス
（ホ）となる。
号入力時、前記同期分離回路（６）からは水平同期信号
が得られなくなるためPLL回路は位相ロックがはずれる
と共に前記同期検出回路（11）は非同期状態を検出して
同期検出信号（ニ）は“L"となる。従って、前記第１切
換スイッチ（15）は接点（ｂ）側に切換わり前記固定発
振器（12）出力が前記水平カウンタ（13）のクロック入
力となる。更に、第２切換スッチ（16）は接点（ｄ）側
に切換わり前記水平カウンタ（13）のリセット入力には
この水平カウンタ内で作成されるセルフリセットパルス
（ホ）となる。
よって、水平カウンタ（13）は固定発振器（12）からの
安定したnfHのクロックをカウントして前記水平駆動パ
ルスを作成するためこの状態でオンスクリーン表示を行
っても像ゆれが発生することなく安定な表示が得られ
る。
安定したnfHのクロックをカウントして前記水平駆動パ
ルスを作成するためこの状態でオンスクリーン表示を行
っても像ゆれが発生することなく安定な表示が得られ
る。
尚、この無信号入力時においてもPLL回路は常に動作し
ているため、次に映像信号が入力された時、瞬時に水平
同期をかけることができ、同期検出回路（11）にて同期
状態が検出されれば直ちに水平カウンタ（13）のクロッ
ク入力は電圧制御型発振器（７）出力に切換わり、入力
の水平同期信号に位相ロックした水平駆動パルスにより
オンスクリーン表示を行なうことができる。
ているため、次に映像信号が入力された時、瞬時に水平
同期をかけることができ、同期検出回路（11）にて同期
状態が検出されれば直ちに水平カウンタ（13）のクロッ
ク入力は電圧制御型発振器（７）出力に切換わり、入力
の水平同期信号に位相ロックした水平駆動パルスにより
オンスクリーン表示を行なうことができる。
（ト） 発明の効果 上述の如く本発明に依れば、無信号入力時にオンスクリ
ーン表示を行っても像がゆれることなく安定した表示を
得ることができる。
ーン表示を行っても像がゆれることなく安定した表示を
得ることができる。
第１図は本発明の一実施例における水平位相同期回路の
ブロック図、第２図は同タイムチャートである。 また、第３図は従来の液晶パネルの駆動回路を示す図、
第４図及び第５図は同タイムチャートである。 （７）……電圧制御型発振器、（11）……同期検出回
路、（12）……固定発振器、（13）……水平カウンタ、
（15）（16）……第１、第２切換スイッチ。
ブロック図、第２図は同タイムチャートである。 また、第３図は従来の液晶パネルの駆動回路を示す図、
第４図及び第５図は同タイムチャートである。 （７）……電圧制御型発振器、（11）……同期検出回
路、（12）……固定発振器、（13）……水平カウンタ、
（15）（16）……第１、第２切換スイッチ。
Claims (2)
- 【請求項１】少なくとも水平同期信号を取り出す同期分
離回路と、電圧制御型発振器と、この電圧制御型発振器
の出力を分周する分周器と、前記水平同期信号と前記分
周器出力とを比較し比較出力を前記電圧制御型発振器に
供給する位相比較器と、入力されるクロックをカウント
し水平周波数の水平駆動パルスを作成する水平カウンタ
と、前記電圧制御型発振器の基本発振周波数と略等しい
周波数で発振する固定発振器と、前記水平同期信号と前
記分周器出力とを入力とし同期状態を検出する同期検出
回路と、この同期検出回路出力により前記電圧制御型発
振器出力若しくは前記固定発振器出力を選択して前記水
平カウンタのクロック入力とする第１切換スイッチとか
らなる水平位相同期回路。 - 【請求項２】前記同期検出回路出力により前記分周器で
作成されるリセットパルス若しくは前記水平カウンタの
セルフリセットパルスを選択して前記水平カウンタのリ
セット入力とする第２切換スイッチを備える請求項１記
載の水平位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2141143A JPH0720204B2 (ja) | 1990-05-29 | 1990-05-29 | 水平位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2141143A JPH0720204B2 (ja) | 1990-05-29 | 1990-05-29 | 水平位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0433475A JPH0433475A (ja) | 1992-02-04 |
| JPH0720204B2 true JPH0720204B2 (ja) | 1995-03-06 |
Family
ID=15285168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2141143A Expired - Lifetime JPH0720204B2 (ja) | 1990-05-29 | 1990-05-29 | 水平位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0720204B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7974193B2 (en) | 2005-04-08 | 2011-07-05 | Qualcomm Incorporated | Methods and systems for resizing multimedia content based on quality and rate information |
-
1990
- 1990-05-29 JP JP2141143A patent/JPH0720204B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0433475A (ja) | 1992-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4660030A (en) | Liquid crystal video display device | |
| US5898328A (en) | PLL circuit having a switched charge pump for charging a loop filter up or down and signal processing apparatus using the same | |
| JPH057719B2 (ja) | ||
| JPH10319932A (ja) | ディスプレイ装置 | |
| US6011534A (en) | Driving circuit for image display device including signal generator which generates at least two types of sampling pulse timing signals having phases that differ from each other | |
| EP0369481B1 (en) | Video signal display apparatus with a liquid crystal display unit | |
| US5060066A (en) | Integrating-phase lock method and circuit for synchronizing overlay displays on cathode-ray-tube monitors of digital graphic information and video image information and the like | |
| US20010012003A1 (en) | Liquid crystal driving device | |
| JPH0720204B2 (ja) | 水平位相同期回路 | |
| JPS6346636B2 (ja) | ||
| JP3245918B2 (ja) | 画像表示装置 | |
| JPH08331486A (ja) | 画像表示装置 | |
| JP2564088Y2 (ja) | 液晶テレビジョン受像機 | |
| JP3311632B2 (ja) | 信号波形整形回路 | |
| JP3421987B2 (ja) | クロック調整回路及びそれを用いた画像表示装置 | |
| JPH0537909A (ja) | 液晶映像表示装置 | |
| JP2001296842A (ja) | 信号生成装置 | |
| JPH10239661A (ja) | 液晶表示装置 | |
| JP3179215B2 (ja) | 表示制御回路 | |
| JPH07219486A (ja) | 液晶表示装置 | |
| JPH03163586A (ja) | マトリクス表示装置の画素クロック信号の発生回路 | |
| JPH1049103A (ja) | 表示制御装置 | |
| JPH04351083A (ja) | マルチダウンコンバータ用同期信号発生回路 | |
| JP2645039B2 (ja) | 位相同期ループ回路 | |
| JPH1115428A (ja) | 水平表示幅調整回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110306 Year of fee payment: 16 |